CN87103170A - 莫来石基陶瓷材料 - Google Patents

莫来石基陶瓷材料 Download PDF

Info

Publication number
CN87103170A
CN87103170A CN198787103170A CN87103170A CN87103170A CN 87103170 A CN87103170 A CN 87103170A CN 198787103170 A CN198787103170 A CN 198787103170A CN 87103170 A CN87103170 A CN 87103170A CN 87103170 A CN87103170 A CN 87103170A
Authority
CN
China
Prior art keywords
weight
mullite
sintered product
oxide compound
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN198787103170A
Other languages
English (en)
Inventor
永山更成
牛房信之
篠原浩一
荻原觉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN87103170A publication Critical patent/CN87103170A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/16—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on silicates other than clay
    • C04B35/18—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on silicates other than clay rich in aluminium oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Abstract

一种莫来石基材料，其中含有0.1～10％重量的至少一种元素周期表中IIIa族元素的氧化物，其余为莫来石以及伴随杂质。在室温下该材料的介电常数不超过9.5(1MHz)，抗弯强度不低于150MPa，可用作功能组件的绝缘陶瓷基片或用作半导体封装上密封部位的热膨胀隔片。

Description

本发明涉及莫来石基陶瓷材料，这种材料可用作绝缘陶瓷基片，通过在该基片上组装电信号输入或输出管脚或半导体元件使之宜构成功能组件，或用于制作半导体封装上密封部分的热膨胀隔片。
为适应目前对LSI等集成电路的高速和高密度要求，已直接在电路基片上组装了芯片以达到高速热辐射或制得高速元件。迄今为止，这种基片是用氧化铝制成的，因为氧化铝强度高，因而在它上面组装管脚等元件时不会出现裂纹等问题。但由于需求大尺寸LSI等集成电路，那么在电路基片上直接组装芯片会带来这样的问题，即在LSI等集成电路材料和电路板材料之间因电路基片上直接组装芯片时的温度变化而会出现相当大的应力。也就是说氧化铝（Al2O3）本身目前主要用作陶瓷多层电路基片的材料，其热膨胀系数至少比作LSI等集成电路的硅的热膨胀系数，即30×10-7/℃高两倍（室温～500℃）。因此当LSI等的硅半导体芯片用焊接等方法直接与氧化铝基多层电路基片相连时，焊接部位会因热膨胀系数不同而出现热应力，因此而出现裂纹等缺陷，即直接连接的芯片的寿命不可能长，特别是因尺寸大以及LSI芯片的密度高而对细微焊接的要求又倾向于更加缩短直接连接芯片的寿命。
而且氧化铝还有介电常数高以及电信号传播速度低等缺点。
为了解决这些问题，必须开发介电常数低强度又高的基片材料以使多层电路基片的热膨胀系数接近于硅的热膨胀系数并使通过多层电路基片的传播速度更高。可采用莫来石基陶瓷来满足这些要求，因为其热膨胀系数为40-50×10-7/℃（室温～500℃），接近于硅的热膨胀系数，且其介电常数低至约6.7（1MHz）。
但仅用莫来石制作多层电路基片时，在对氧化铝基多层电路基片迄今适用的约1600℃下的烧结不充分，只能获得多孔低强度烧结产物。因此为了获得致密的莫来石烧结产物，就必须在高温下烧结，但目前可达到的最高烧结温度为约1650℃且没有可供大批量生产进行烧结的炉子。
所以必须开发在高达氧化铝基陶瓷的烧结温度下烧结而得的高强度莫来石基陶瓷材料。已用过由莫来石和玻璃组成的复合材料作这种莫来石基材料〔见日本公开特许公报No57-115895〕，其玻璃成分例如由堇青石（2MgO·2Al2O3·5SiO2）组成。
在这种已知的莫来石基材料中，莫来石晶体用玻璃或由玻璃形成的晶体结合在一起，所以其强度取决于使莫来石晶体结合在一起的玻璃或由玻璃形成的晶体，但其最大强度为约150MPa。也就是说，已有技术建立在莫来石的介电常数低且其热膨胀系数接近于硅的热膨胀系数的基础上，旨在开发适于莫来石并可在高达氧化铝的烧结温度下进行烧结的玻璃组成，因此这完全不涉及莫来石的高强度问题，即完全没有考虑到莫来石的高强度问题。
这就是说，在用低强度莫来石基材料制作多层电路基片且电信号输入或输出管脚以焊接等方法与其连接时，会因焊接料与多层电路基片之间的热膨胀系数差而产生应力，因此而导致电路板上出现裂纹等缺陷，即不可能获得可靠性高的电路板。
本发明旨在解决上述问题并提出高强度莫来石陶瓷材料以及用其制成的半导体器件。
本发明人研究了常规含玻璃料莫来石基材料中玻璃的量、玻璃料的组成等之后发现玻璃料对提高强度的影响不大。而且本发明人在研究了各种氧化物和烧结产品的收缩比之后发现含至少一种Ⅲa族元素的氧化物的莫来石基陶瓷材料完全可在氧化铝的烧结温度1600℃下进行烧结。
本发明基于这种发现，因而提供了莫来石基陶瓷材料，它包括0.1～10%（重量）的至少一种元素周期表中Ⅲa族元素的氧化物，其余为莫来石（Al2O3·SiO2-2Al2O3·SiO2）及伴随杂质。本发明莫来石基陶瓷材料还可含0.1～5.0%（重量）的氧化镁和氧化钙中的至少一种，当包括这两种氧化物时，最好是每种均含0.1～5.0%（重量）。Ⅲa族元素限于非放射性元素，其中包括Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Th、Dy、Ho、Er、Tm、Yb和Lu。锕系元素有放射性问题但可在消除放射性之后使用。本发明莫来石基陶瓷材料包含作为主要成分的莫来石，以及0.1～10%（重量）的至少一种Ⅲa族元素氧化物，与常规含30%（重量）玻璃成分的莫来石基材料相比，它基本上没有将莫来石晶粒结合起来的玻璃相并可以固相进行烧结，因而使莫来石晶粒长大放慢了。而且由于至少一种Ⅲa族元素氧化物的用量少至0.1～10%（重量），它与莫来石反应形成的产物量得到了降低，因此使莫来石晶粒间的反应产物成稳定晶相，这似可达到高强度。
本发明中作为烧结助剂而添加的至少一种Ⅲa族元素氧化物的总量限于0.1～10%（重量）的理由如下。
如低于0.1%，则在氧化铝基陶瓷材料的烧结温度1600℃下得到的是多孔的而不是致密的烧结产物，即达不到满意的强度，似乎在更高温度下才能得到致密的烧结产物，但问题是实际上没有适宜的烧结炉可用。氧化物量不高于10%（重量）的原因是因为莫来石晶粒在氧化物含量10%（重量）以上时会不断长大，强度反而会降低。氧化钇的优选用量为0.1～3.0%。
本发明陶瓷材料优选为在1MHz下介电常数不大于9.5且在室温下的抗弯强度（deflective    strength）不低于150MPa的烧结产物。
本发明陶瓷材料用作陶瓷多层电路板的陶瓷层材料，电路板包括交替叠合在一起的陶瓷层和导电层，导电层用通孔导体相互电连接起来;而且还可作半导体组件的陶瓷层，组件中包括通过陶瓷载体装在所说电路板上并装有冷却半导体器件后部的冷却设施的半导体器件。
本发明的半导体组件中，陶瓷载体基片和半导体器件用焊块（solderbumps）相互连接起来，焊块上涂有一种有机树脂，该树脂包括100份有机树脂和5～10份橡胶颗粒并且以有机树脂和橡胶颗粒总量为基础还含有35～60%（体积）的陶瓷粉。
优选的是橡胶颗粒由聚丁二烯和硅橡胶中的至少一种组成，而陶瓷粉由石英，碳化硅，氮化硅，碳酸钙和含铍的碳化硅中的至少一种组成。
载体基片用本发明陶瓷材料制成且优选的是具有与多层电路板的陶瓷层完全相同或基本相同的组成并具有基本相同的热膨胀系数。
如上所述，本发明可用作陶瓷多层电路板的材料并可用于计算机结构，计算机结构中带有管脚的电路板通过管脚与印刷电路板电连接起来，而印刷电路板再与接线板（plater）电连接起来。
所说冷却装置可为间接冷却半导体器件的水冷系统，使半导体器件与热传导盘接触并通过用热传导盘和冷却剂冷却的热传导块冷却。
图1和2为本发明半导体组件的剖面图。
图3为本发明中加装了冷却装置的半导体组件的部分剖面投影图。
图4为按照本发明半导体组件的计算机结构投影图。
下述实施例中，份数和%均为重量计。
实施例1
表1（1）和（2）中列出了以%（重量）计的莫来石基陶瓷材料的组成，其中不包括锕系元素氧化物，因为锕系元素有放射性。
可采用莫来石粉（平均粒径：2μm）。
表1（1）和（2）里的每一种组成中都加有5.9份聚合度为1，000的聚乙烯醇缩丁醛，124份三氯乙烯，32份四氯乙烯，44份正丁醇，以及2份邻苯二甲酰甘醇酸丁酯，所得混合物用湿法混合20小时制成浆料并用真空脱气法消泡后用刮刀涂在聚酯膜上，厚度约为0.2mm，再于烘箱中干燥即得生片材。将此片材切成50×50（mm）的小片后再将其中30片叠合起来并进行热压后即得30层的叠层片。热压条件为40kg/cm2下120℃热压10分钟。之后于1200℃下将此叠层片脱脂1小时以从其表面上脱除树脂。再将脱脂叠层片于1600℃下烧结1小时得烧结产物。于1600℃下烧结的原因是W，Mo等必须同时进行烧结。将烧结产物切成小块以测定其介电常数和抗弯强度并用镶金刚石研磨石板抛光。表2表明表1（1）和（2）中各材料的特性，其中总评表明含元素周期表中Ⅲa族元素氧化物的莫来石基陶瓷材料是否可用作多层电路基片，标号“o”表明介电常数不高于9.5（1MHz）且抗弯强度不低于150MPa，而标号“x”表明介电常数高于9.5且抗弯强度低于150MPa。用作隔片等的材料要求抗弯强度必须不低于150MPa，而与介电常数无关。
为进行比较，包括作主要成分的莫来石和30%堇青石玻璃成分的已知莫来石基陶瓷材料和氧化铝基材料的组成和特性连同本发明材料列于表3。
下面将描述表2和表3所示的特性。如表1中第2号所示，当La2O3的含量高于10%时，得到较低的抗弯强度，例如120～140MPa。如表2中第20号、第33号和第40号所示，当不含有作为烧结助剂的Ⅲa族氧化物时，烧结产物变得多孔且不致密，因而介电常数低至6.0～6.5（1MHz），同时抗弯强度也低至50～110MPa。所以，实际上它们是不适用的。
另一方面，从表1（1）和（2）中的其它材料看，可获得介电常数不大于9.5（1MHz）且抗弯强度为150～280MPa的烧结产物，而且这种烧结产物可满意地用作多层电路基片，其中即使氧化物的量超过10%（重量），介电常数的最大值仍为9.5。
从表1（1）和（2）及表2可以看出，通过降低元素周期表中Ⅲa族元素的氧化物的含量，可得到具有较低介电常数的材料，而提高该氧化物含量，可得到具有较高抗弯强度的材料。
下面将描述表3的结果。从表3中可以看出，对比氧化铝基材料的介电常数是10（1MHz），抗弯强度是300MPa;而含有30%堇青石的对比莫来石基材料的介电常数是5.9（1MHz），抗弯强度是150MPa。这就是说，氧化铝基的材料具有高达300MPa的抗弯强度，这对强度来说是令人满意的，但其介电常数高达10，所以这是降低电讯号传播速度的原因。另一方面，含有30%堇青石的莫来石基材料具有较低的介电常数（如5.9），但其抗弯强度低至100～150MPa，因此，这对强度来说不令人满意。
表3所示的含钇的氧化物（即氧化钇）的本发明莫来石基材料，其介电常数略高于含有30%堇青石的对比莫来石基材料的介电常数〔即7.5（1MHz）〕，但含有0.1%氧化钇的本发明莫来石基材料具有与对比莫来石基材料基本相同的介电常数，而且具有150MPa的抗弯强度。因此，抗弯强度至少比含有30%堇青石的对比莫来石基材料高50%。尤其是对强度来说，当莫来石基材料含有3.0%氧化钇时可达到250MPa并且达到了对比氧化铝基材料的300MPa抗弯强度的大约80%以上。也就是说，业已发现这种莫来石基的陶瓷材料具有低介电常数和高强度。
Figure 87103170_IMG1
Figure 87103170_IMG2
Figure 87103170_IMG3
Figure 87103170_IMG4
Figure 87103170_IMG5
Figure 87103170_IMG6
下面描述烧结产物的X-射线分析结果。
通过对表1中第8号烧结产物进行X-射线分析，已经发现：除了含有莫来石以外，它由硅酸钇（Y2SiO5）和氧化铝钇（Al2Y4O9）的稳定单晶体组成并且基本上没有非晶相。另一方面，通过对含有30%作为堇青石的玻璃的对比烧结莫来石材料进行X-射线分析，已经发现它由许多复杂相诸如尖晶石（Al2MgO4）、假蓝宝石（Mg3Al9Si1.5O20）、堇青石（Mg2Al4Si5O18）、夕线石（Al2SiO5）等组成，作为结晶相除莫来石外，至少是由Al2O3、SiO2和MgO中的两种构成的。这是由于所含的玻璃组分发生反应以致在莫来石间的界面上煅烧莫来石基材料并形成反应产物造成的，从而导致强度变差。
在上述实施例中，通过向莫来石基材料中加入0.1～10%重量的元素周期表Ⅲa族元素的至少一种氧化物和煅烧该混合物以获得烧结产物可得到对于多层电路基片具有较低的介电常数和较高的强度的材料。当本发明材料用作隔片材料时，可不考虑介电常数。
使用所述的元素周期表Ⅲa族元素的氧化物-莫来石的陶瓷制作多层电路板，由此制得的多层电路板的竖直剖视图示于图1，其中数标1是由本发明材料构成的表面层，2是导电附近提供的绝缘层（如由氧化硅构成的中间层），3是由本发明材料构成的底面层。通过金-锗焊部位8用焊接法在底面层的底部组装管脚4以进行外连接，而通过焊块5在表面层的顶部组装硅片6。数标7表示导电。
按下述方法制备图1的多层电路板。
按前述实施例制备莫来石一元素周期表Ⅲa族元素的氧化物的陶瓷生片材和介电常数不超过6（1MHz）的氧化硅基材料的生片材用打孔器打出许多小孔（直径100μm）并填入钨胶。通过丝网印刷法形成钨胶线导体。用本发明材料制作图1的表面层1和底面层3，而用氧化硅基材料制作导电附近的绝缘层2。在导电形成后，通过层压法制备层压片。将层压片作侧面切削以调节圆周面，然后放入烘箱。为除去其中的树脂，在含蒸汽的N2+H2气氛下，将层压片以50℃小时的速率加热到高达1200℃，然后在N2+H2气氛下以100℃/小时的速率加热到最高温度1600℃，并在此温度下保温一小时以制得陶瓷多层电路板。
然后，对由此制成的陶瓷多层电路板进行无电镀镍和镀金，而后按照常规方法用碳夹具通过金-锗钎料将科伐（Koval）管脚4与之连接。通过钎料5再把硅片6直接组装在其上面。
由于表面层1和底面层3及钎料之间的热膨胀系数差而产生的应力的作用，使由此得到的多层电路板没有出现裂纹。也就是说可得到可靠性高的完整的多层电路板。即使在输出电讯号的管脚通过焊接被连接到表面层1的顶部和底面层3的底部时，也可防止多层电路基片由于钎料和多层电路基片之间的热膨胀系数差造成的裂纹扩展，因而，多层电路基片可具有较长的寿命。
实施例2
图2表明了半导体组件的剖视图，该组件包括实施例1中制得的第4、8、18、19、21、24、25和28号陶瓷多层电路基片。
按用于所述陶瓷多层电路基片相似的方法，由同样的组成制作载体基片12，不同的是穿孔的位置、导电图型和7层层压片，煅烧后的载体基片的尺寸是11mm×11mm见方，1mm厚。在所说的组成范围内，多层板的陶瓷层载体基片每种可具有相同或不同的组成。
用95%铅-5%锡的钎料5将半导体器件（硅）6（10mm×10mm见方）连接到载体基片12上，所述的钎料5与多层电路板上的钎料5相比具有更高的熔点。
在载体基片12和半导体器件16之间注入一种有机混合物。该混合物的组成是100份环氧树脂（EP-828）、5-10份的聚丁二烯（CTBN1300×9）、另外含平均粒径为1μm的35-60%（体积）（以树脂和聚丁二烯的总量为基础）的石英粉，其热膨胀系数与钎料5相近。然后，通过金-锗钎料8将81个（＝9×9）载体基片12（各个连接到相应的半导体器件上并且在各个载体基片和各个半导体器件之间注入所述的有机化合物）连接到装有科伐管脚4的陶瓷多层电路板13以制得半导体组件。
在这个实施例中，陶瓷多层电路板13具有由聚酰亚胺树脂层14和电路层15构成的上层。数标16是通孔导体，17是线导体，18是陶瓷绝缘层。
图3是半导体组件结构24的部分剖视投影图，其中半导体器件6组装在实施例1中制得的多层电路基片13上，将热传导盘11与半导体器件6接触，通过金属外壳19密封半导体器件6和热传导盘11。
室19内充入He气。热传导盘11由陶瓷材料组成，最好由在室温下具有至少0.1卡/厘米·秒·℃的导热率的烧结产物组成。作为烧结产物，含有0.1～3%（重量）Be尤其是BeO的SiC最为理想。由于作为集成电路的半导体器件6放热很大，因此可用来自冷却水内管20的水将其冷却。也可以使用图2所示的作为半导体组件结构。
图4示出了一种计算机结构的简图，其中图1或2的半导体组件制成图3的结构24，该结构24通过管脚组装在多层印刷电路板25上，而多层印刷电路板25通过板25上组装的端部结构23固定在接线板26上的连接件27上，从而得到三维组装成的半导体组件24。有了这种结构，计算机结构可作得更紧凑，而且由于如上所述具有较低的介电常数，所以可进行高速信号处理。

Claims (20)

1、一种莫来石基陶瓷材料，该材料包括0.1～10%(重量)的至少一种元素周期表中Ⅲa族元素的氧化物，其余量为莫来石和伴随杂质。
2、如权利要求1所述的莫来石基陶瓷材料，其中包括一种烧结产物，该烧结产物含有0.1～10%（重量）的至少一种作为元素周期表中Ⅲa族元素的氧化物的Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Ac、Th、Er、Dy、Ho、Tm、Yb和Lu的氧化物，其余为由Al2O3·SiO2-2Al2O3·SiO2化合物组成的莫来石。
3、如权利要求1所述的莫来石基陶瓷材料，其中包括一种烧结产物，该烧结产物含有0.1～10%（重量）的至少一种除锕系元素的氧化物之外的元素周期表中Ⅲa族元素的氧化物，其余为莫来石，其中的烧结产物的介电常数在1MHz下不大于9.5，它的抗弯强度在室温下不低于150MPa。
4、如权利要求1所述的莫来石基陶瓷材料，其中包括0.1～10%（重量）的至少一种元素周期表中Ⅲa族元素的氧化物、0.1～5.0%（重量）的氧化镁和0.1～5.0%（重量）的氧化钙中的至少一种，其余为莫来石和伴随杂质。
5、如权利要求1所述的莫来石基陶瓷材料，其中包括一种烧结产物，该烧结产物含有0.1～10%（重量）的至少一种作为元素周期表中Ⅲa族元素的氧化物的Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Ac、Th、Er、Dy、Ho、Tm、Yb和Lu的氧化物，以及0.1～5.0%（重量）的氧化镁和0.1～5.0%（重量）的氧化钙中的至少一种，其余为由为Al2O3·SiO2-2Al2O3·SiO2化合物组成的莫来石。
6、如权利要求4所述的莫来石基陶瓷材料，其中的烧结产物在1MHz下的介电常数不大于9.5，并且在室温下的抗弯强度不低于150MPa。
7、一种陶瓷多层电路板，该板包括交替叠合在一起的陶瓷层和导电层，其中导电层通过通孔异体相互连接，其中的陶瓷层包括0.1～10%（重量）的至少一种元素周期表中Ⅲa族元素的氧化物，其余为莫来石和伴随杂质，或者包括一种烧结产物，该烧结产物含有0.1～10%（重量）的至少一种除锕系元素的氧化物以外的元素周期表中Ⅲa族元素的氧化物，其余为莫来石，这种烧结产物的介电常数在1MHz下不大于9.5，并且在室温下的抗弯强度不低于150MPa，或者包括一种烧结产物，该烧结产物含有0.1～10%（重量）的至少一种作为元素周期表中Ⅲa族元素的氧化物的Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Ac、Th、Er、Dy、Ho、Tm、Yb和Lu的氧化物，其余为由Al2O3·SiO2-2Al2O3·SiO2化合物组成的莫来石。
8、如权利要求7所述的陶瓷多层电路板，其中的导电层由Mo和W中的至少一种制成。
9、如权利要求7或8所述的陶瓷多层电路板，其中的陶瓷多层电路板装有与印刷电路板电连接的管脚。
10、如权利要求7所述的陶瓷多层电路板，其中包括交替叠合在一起的陶瓷层和导电层，其中的导电层通过通孔导体相互电连接，其中的陶瓷层包括0.1～10%（重量）的至少一种元素周期表中Ⅲa族元素的氧化物、0.1～5.0%（重量）的氧化镁和0.1～5.0%（重量）的氧化钙中的至少一种，其余为莫来石和伴随杂质，或者包括一种烧结产物，该烧结产物含有0.1～10%（重量）的至少一种作为元素周期表中Ⅲa族元素的氧化物的Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Ac、Th、Er、Dy、Ho、Tm、Yb和Lu的氧化物，0.1～5.0%（重量）的氧化镁和0.1～5.0%（重量）的氧化钙中的至少一种，其余为由Al2O3·SiO2-2Al2O3·SiO2化合物组成的莫来石。
11、如权利要求10所述的陶瓷多层电路板，其中的烧结产物在1MHz下的介电常数不大于9.5，并且在室温下的抗弯强度不低于150MPa。
12、如权利要求10或11所述的陶瓷多层电路板，其中的导电层由Mo和W中的至少一种组成。
13、一种半导体组件，该组件包括装在陶瓷多层电路板上的半导体器件，其中的陶瓷多层电路板包括交替叠合在一起的陶瓷层和导电层，其中的导电层通过孔导体相互电连接，其中的陶瓷层包括0.1～10%（重量）的至少一种元素周期表中Ⅲa族元素的氧化物，其余为莫来石和伴随杂质，或者包括一种烧结产物，该烧结产物含有0.1～10%（重量）的至少一种除锕系元素的氧化物之外的元素周期表中Ⅲa族元素的氧化物，其余为莫来石，该烧结产物在1MHz下的介电常数不大于9.5，在室温下的抗弯强度不低于150MPa，或者包括一种烧结产物，该烧结产物含有0.1～10%（重量）的至少一种作为元素周期表中Ⅲa族元素的氧化物的Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Ac、Th、Er、Dy、Ho、Tm、Yb和Lu的氧化物，其余为由Al2O3·SiO2-2Al2O3·SiO2化合物组成的莫来石，其中的导电层由Mo和W中的至少一种组成，并且其中的陶瓷多层电路板装有与印刷电路板电连接的管脚。
14、如权利要求13所述的半导体组件，其中包括装在陶瓷多层电路板上的半导体器件，其中的陶瓷多层电路板包括交替叠合在一起的陶瓷层和导电层，其中的导电层通过通孔导体相互电连接，其中的陶瓷层包括0.1～10%（重量）的至少一种元素周期表中Ⅲa族元素的氧化物，以及0.1～5.0%（重量）的氧化镁和0.1～5.0%（重量）的氧化钙中的至少一种，其余为莫来石和伴随杂质，或者包括一种烧结产物，该烧结产物含有0.1～10%（重量）的至少一种作为元素周期表中Ⅲa族元素的氧化物的Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Ac、Th、Er、Dy、Ho、Tm、Yb和Lu的氧化物，以及0.1～5.0%（重量）的氧化镁和0.1～5.0%（重量）的氧化钙中的至少一种，其余为由Al2O3·SiO2-2Al2O3·SiO2化合物组成的莫来石，其中的导电层由Mo和W中的至少一种组成，并且其中的陶瓷多层电路板装有与印刷电路板电连接的管脚。
15、如权利要求13所述的半导体组件，其中包括在陶瓷多层电路板上通过陶瓷载体基片组装的半导体器件，其中的陶瓷多层电路板包括交替叠合在一起的陶瓷层和导电层，其中的导电层通过通孔导体相互电连接，还装有用于冷却半导体器件后部的冷却设施，其中的陶瓷层包括0.1～10%（重量）的至少一种元素周期表中Ⅲa族元素的氧化物，其余为莫来石和伴随杂质，或包括一种烧结产物，该烧结产物含有0.1～10%（重量）的至少一种除锕系元素的氧化物之外的元素周期表中Ⅲa族元素的氧化物，其余为莫来石，其中的烧结产物的介电常数在1MHz下不大于9.5，在室温下的抗弯强度不低于150MPa，或者包括一种烧结产物，该烧结产物含有0.1～10%（重量）的至少一种作为元素周期表中Ⅲa族元素的氧化物的Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Ac、Th、Er、Dy、Ho、Tm、Yb和Lu的氧化物，其余为由Al2O3·SiO2-2Al2O3·SiO2化合物组成的莫来石，其中的导电层由Mo和W中的至少一种组成，并且其中的陶瓷多层电路板装有与印刷电路板电连接的管脚。
16、如权利要求15所述的半导体组件，其中的陶瓷载体基片和半导体器件通过焊块相互连接，其中的焊块涂有有机混合物，该有机混合物含有100重量份的有机树脂和5～10重量份的橡胶颗粒，还含有35～60%（体积）（以有机树脂和橡胶颗粒的总量为基础）的陶瓷粉，其中的橡胶颗粒由聚丁二烯和硅橡胶中的至少一种组成，其中的陶瓷粉由石英、碳化硅、氮化硅、碳酸钙和含铍的碳化硅中的至少一种组成。
17、如权利要求13所述的半导体组件，其中包括在陶瓷多层电路板上通过陶瓷载体基片组装的半导体器件，其中的陶瓷多层电路板包括交替叠合在一起的陶瓷层和导电层，其中的导电层通过通孔导体相互电连接，还装有用于冷却半导体器件后部的冷却设施，其中的陶瓷层包括0.1～10%（重量）的至少一种元素周期表中Ⅲa元素的氧化物以及0.1～5.0%（重量）氧化镁和0.1～5.0%（重量）氧化钙中的至少一种，其余为莫来石和伴随杂质，或者包括一种烧结产物，该烧结产物含有0.1～10%（重量）的至少一种作为元素周期表中Ⅲa族元素的氧化物的Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Ac、Th、Er、Dy、Ho、Tm、Yb和Lu，以及0.1～5.0%（重量）的氧化镁和0.1～5.0%（重量）的氧化钙中的至少一种，其余为由Al2O3·SiO2-2Al2O3·SiO2组成的莫来石，其中的导电层是由Mo和W中的至少一种组成，并且陶瓷多层电路板装有与印刷电路板连接的管脚。
18、如权利要求17所述的半导体组件，其中的陶瓷载体基片和半导体器件是通过焊块相互连接的，其中焊块涂有一种有机混合物，该混合物含有100重量份的有机树脂和5～10重量份的橡胶颗粒，还含有35～60%（体积）（以有机树脂和橡胶颗粒的总量为基础）的陶瓷粉，其中的橡胶颗粒是由聚丁二烯和硅橡胶中的至少一种组成，而其中陶瓷粉由石英、碳化硅、氮化硅、碳酸钙和含铍的碳化硅中的至少一种组成。
19、一种计算机结构，该结构包括在陶瓷多层电路板上通过陶瓷载体基片组装的半导体器件，其中的陶瓷多层电路板包括交替叠合在一起的陶瓷层和导电层，其中的导电层通过通孔导体相互电连接，并在该电路板上组装用于冷却半导体器件后部的冷却设施，其中的多层电路板通过装在多层电路板上的管脚与印刷电路板电连接，其中的印刷电路板与连接板电连接，其中的陶瓷层包括0.1～10%（重量）的至少一种元素周期表中Ⅲa族元素的氧化物，其余为莫来石和伴随杂质，或者包括一种烧结产物，该烧结产物含有0.1～10%（重量）的至少一种除锕系元素的氧化物之外的元素周期表中Ⅲa族元素的氧化物，其余为莫来石，该烧结产物的介电常数在1MHz下不大于9.5，在室温下的抗弯强度不低于150MPa，或者包括一种烧结产物，该烧结产物含有0.1～10%（重量）的至少一种作为元素周期表中Ⅲa族元素的氧化物的Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Ac、Th、Er、Dy、Ho、Tm、Yb和Lu的氧化物，其余为由Al2O3·SiO2-2Al2O3·SiO2化合物组成的莫来石，其中的导电层由Mo和W中的至少一种组成，其中的陶瓷载体基片和半导体器件通过焊块相互连接，该焊块涂有有机混合物，该氧基混合物含有100重量份的有机树脂和5～10重量份的橡胶颗粒，还含有35～60%（体积）（以有机树脂和橡胶颗粒的总量为基础）的陶瓷粉，其中的橡胶颗粒由聚丁二烯和硅橡胶中的至少一种组成，其中的陶瓷粉由石英、碳化硅、氮化硅、碳酸钙和含铍的碳化硅中的至少一种组成，并且陶瓷载体基片具有与陶瓷层相同或基本相同的组成。
20、一种计算机结构，该结构包括在陶瓷多层电路板上通过陶瓷载体基片组装的半导体器件，其中的陶瓷多层电路板包括交替叠合在一起的陶瓷层和导电层，其中的导电层通过通孔导体相互电连接，并在该电路板上组装用于冷却半导体器件后部的冷却设施，其中的多层电路板通过装在多层电路板上的管脚与印刷电路电连接，其中的印刷电路板与接线板电连接，其中的陶瓷层包括0.1～10%（重量）的至少一种元素周期表中Ⅲa族元素的氧化物，以及0.1～5.0%（重量）的氧化镁和0.1～5.0%（重量）的氧化钙中的至少一种，其余为莫来石和伴随杂质，或者包括一种烧结产物，该烧结产物含有0.1～10%（重量）的至少一种作为元素周期表中Ⅲa族元素的氧化物的Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Ac、Th、Er、Dy、Ho、Tm、Yb和Lu的氧化物，以及0.1～5.0%（重量）氧化镁和0.1～5.0%（重量）氧化钙中的至少一种，其中的导电层由Mo和W中的至少一种组成，其中的陶瓷载体基片和半导体器件通过焊块相互连接，其中的焊块涂有有机混合物，该有机混合物含有100重量份的有机树脂和5～10重量份的橡胶颗粒，还含有35～60（体积）（以有机树脂和橡胶颗粒的总量为基础）的陶瓷粉，其中的陶瓷颗粒由聚丁二烯和硅橡胶中的至少一种组成，其中的陶瓷粉由石英、碳化硅、氮化硅、碳酸钙和含铍的碳化硅中的至少一种组成，并且其中的陶瓷载体基片具有与陶瓷层相同或基本相同的组成。
CN198787103170A 1986-05-02 1987-04-29 莫来石基陶瓷材料 Pending CN87103170A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP102559/86 1986-05-02
JP61102559A JPS62260769A (ja) 1986-05-02 1986-05-02 ムライト系セラミツク材料

Publications (1)

Publication Number Publication Date
CN87103170A true CN87103170A (zh) 1987-11-25

Family

ID=14330589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN198787103170A Pending CN87103170A (zh) 1986-05-02 1987-04-29 莫来石基陶瓷材料

Country Status (3)

Country Link
JP (1) JPS62260769A (zh)
KR (1) KR900006115B1 (zh)
CN (1) CN87103170A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1047772C (zh) * 1997-01-30 1999-12-29 淄博工业陶瓷厂 烧结锆莫来石砖及其制备方法
CN106795056A (zh) * 2014-08-06 2017-05-31 费德罗-莫格尔点火公司 用于点火装置绝缘体的、具有低的相对介电常数的陶瓷
CN106977207A (zh) * 2015-04-15 2017-07-25 张琴 医用硅化锆基复合陶瓷材料及其制备方法
CN107226690A (zh) * 2016-03-23 2017-10-03 日本碍子株式会社 含有多铝红柱石的烧结体、其制法及复合基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1047772C (zh) * 1997-01-30 1999-12-29 淄博工业陶瓷厂 烧结锆莫来石砖及其制备方法
CN106795056A (zh) * 2014-08-06 2017-05-31 费德罗-莫格尔点火公司 用于点火装置绝缘体的、具有低的相对介电常数的陶瓷
CN106977207A (zh) * 2015-04-15 2017-07-25 张琴 医用硅化锆基复合陶瓷材料及其制备方法
CN107226690A (zh) * 2016-03-23 2017-10-03 日本碍子株式会社 含有多铝红柱石的烧结体、其制法及复合基板
CN107226690B (zh) * 2016-03-23 2021-06-29 日本碍子株式会社 含有多铝红柱石的烧结体、其制法及复合基板

Also Published As

Publication number Publication date
KR870011820A (ko) 1987-12-26
JPS62260769A (ja) 1987-11-13
KR900006115B1 (ko) 1990-08-22

Similar Documents

Publication Publication Date Title
Tummala Ceramic and glass‐ceramic packaging in the 1990s
CN100378974C (zh) 散热器和使用了该散热器的半导体元件和半导体封装体
EP0281220B1 (en) Composite substrate for integrated circuits
JPH0634452B2 (ja) セラミツクス回路基板
JP2567491B2 (ja) 高熱伝導性着色窒化アルミニウム焼結体およびその製造方法
US6579818B2 (en) Glass ceramic sintered product
CN86102992A (zh) 微电子线路用陶瓷基片及其制作方法
CN87103170A (zh) 莫来石基陶瓷材料
JP4748904B2 (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP2001342063A (ja) 低温焼成磁器組成物、低温焼成磁器とその製造方法、並びにそれを用いた配線基板とその製造方法
Horiuchi et al. New mullite ceramic packages and substrates
Tummala et al. Ceramic packaging
US5641718A (en) Sintered aluminum nitride and circuit substrate using sintered aluminum nitride
JP3527038B2 (ja) 低温焼成セラミックス、該セラミックスから成る配線基板
JP3523590B2 (ja) 低温焼成磁器組成物および低温焼成磁器並びにそれを用いた配線基板
US5346751A (en) Electronic package using closed pore composites
JP3441924B2 (ja) 配線基板およびその実装構造
Suryanarayana Thermally conductive ceramics for electronic packaging
JPH09121004A (ja) 複合セラミックス基板
JPH0997862A (ja) 高強度回路基板およびその製造方法
JP3059658B2 (ja) 高密度回路配線基板、その製造方法及び高密度回路配線基板を用いたマルチチップモジュール
JP2523266B2 (ja) 配線回路用セラミック基板の製造方法
JP3323043B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3450167B2 (ja) 半導体素子収納用パッケージ
CN116410001A (zh) 一种基板、制备方法及应用

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication