CN86105498A - 数字传输互连信号 - Google Patents

Abstract

本发明通过201采用一种独特的公共通道帧格式和通过202采用一步多路复合处理，把许多具有一种或多种传输速率的数字信号综合成为一个单独的传输信号(IS)，该通道帧格式包括许多数据字位置和许多附加字位置，所用的数据字的位置取决于特定的输入信号，在一个特定的公共帧区间期间产生的帧数取决于特定信号的传输位速率。附加位分布在通道帧格式中。图2中的通道帧中的数据字1-84被插入一个单独的传输信号(IS)的连续帧中的数据位位置的预定组中。

Description

本发明涉及数字传输体制，更详细地说，是涉及把具有一种或多种传输位速率的若干个数字信号综合成一个单一的传输信号，以及从一个单一的传输信号重现出若干个具有一种或多种传输位速率的数字信号。

信号的数字传输已得到广泛的应用，现在已有多种数字传输媒介，它们的传输特性和信息容量各不相同。为了充分利用这些多种多样的传输媒介，人们已研制出一种分层结构传输体制，它能在不同的传输位速率下工作。在北美州，该分层结构包括以1.544兆比特/秒传输的DS1信号，以3.152兆比特/秒传输的DS1C信号，以6.312兆比特/秒传输的DS2信号和以44.736兆比特/秒传输的DS3信号。在欧洲采用一种与此相似但有所区别的分层结构。

所有待传输的数字信号都通过某种信号变换终端进入或者离开数字分层结构，此外，为了从一个数字传输率转向其它数字传输率，还需要一个或多个多路复合步骤。例如，在一个MlC多路复合器中把两个DS1信号进行复合即可得到DS1C传输信号;在Ml2多路复合器中把四个DS1信号加以复合即可得到DS2传输信号;而DS3传输信号可通过把28个DS1信号按下列二个步骤进行复合而得到：先用DS1信号复合成7个DS2信号，再通过一个Ml3多路复合器把这7个DS2信号复合成DS3信号。

在所谓的MX3多路复合器中，DS1、DS1C和DS2信号的混合信号被复合成DS3形式。为此，首先把四个DS1信号在一个DS1至DS2多路复合器中加以复合以得到一个6.312兆比特/秒的DS2信号。与此相似，把二个DS1C信号加以分解，从每个DS1C信号中分解出二个1.544兆比特/秒的信号;然后在一个DS1至DS2复合器中把四个这样形成的1.544兆比特/秒的信号复合成一个6.812兆比特/秒的DS2信号。这个DS2信号只为系统的定时而调整，使MX3系统具有6.312兆比特/秒的定时。然后把6.312兆比特/秒的信号适当地复合，才可得到44.736兆比特/秒的DS3级信号。这样就需要多个多路复合步骤，而对DS1C信号而言，还需先多路分解后多路复合。从DS3形式中重现这些信号需要相似的多路分解步骤。这些多次的多路复合和多路分解需要附加设备，从而使在中间位置减掉或添加信号时费用昂贵。

对高容量传输而言，人们希望无需中间多路复合器（多路分解器）级或者几个不同的多路复合（多路分解）电路，便能很容易地在分层结构中把许多单个或多个的数字信号进行综合。此外，人们同样希望能方便地添加和/或减掉具有一种或多种数字传输位速率的一个或多个数字信号，而无需进行多次的多路复合和/或多路分解处理。

在本发明的传输方案中，采用下列方法把具有一个或多个不同数字传输位速率的许多输入数字传输信号合成为单一的一个传输信号：采用独特的公用通道帧格式和一步复合处理，把来自待合成的特定数字信号的通道帧的数字字插入到与上述待合成的特定信号有关的传输信号的数据字的规定的组中。

特别要指出的是，来自各个输入数字信号形成的通道帧的数字字以一种规定的形式提供，它们以一种规定的顺序插入到具有规定的信号格式的单个的传输信号的重复帧中，传输信号格式包括具有预定数目的数据字和以规定形式交错的预定数目的附加位字的重复帧。这种传输信号格式的按排使得来自每个输入数字信号的公共帧的数字字被进行编组，或者说被置入在重复传输信号帧中预先确定模式的一个或多个数据字中。对一特定的输入数字信号而言，一“组”中数据字的数量（也就是上面说的一个或多个数据字）取决于上述的特定数字信号的数字传输位速率和预定的一组数字信号中某一个信号的传输位速率之间预定的关系。

根据本发明的一个具体方面，一组数据字的数量，由包括在上述的特定输入信号中的预定的一组信号中最低传输位速率数字信号中等效的数据字重复数来决定，因此输入信号的数字字在一步复合操作中被插入在适输信号重复帧中适当的数据字组中，这些单独的“组”很容易辨认相应的数字信号。

已被合成为一个单一的传输信号的具有一种或多种传输位速率的许多数字信号中的各个信号，都可以通过在重复传输信号帧的数据字位置上取出预定数量的数字字的方法来重现。为重现每个特定的数字信号而从传输信号帧中取出的数字字的数量取决于要重现的特定数字信号的传输位速率和一组预定的数字信号中的某个数字信号的传输位速率间预定的关系。被重现的数字信号可以这样得到：在取出的数字字中按一成帧模式来成帧，由此辨别通道帧，然后在与待再现的特定数字信号有关的通道帧中从数据位位置上取出数据位，这些数据位是在一个先前决定的间隔内许多通道帧中取出的，上面的间隔取决于待重现的特定数字信号的数字传据位速率和预定的一组数字信号中的一个数字信号的传输位速率间的预定的关系。

下面结合附图对本发明作出详细的描述，就能完全理解本发明，附图中：

图1示出本发明的一个实施例的传输系统装置的简化框图。

图2描绘了图1中的数字行模块（DLM）（Digtal    line    Module）和交错和反交错模式（IDM）（Interleaver    and    Disinterleaver    Module）的简化框图。

图3表示了在图2的DLM中使用的本发明的通用通道帧格式。

图4表示了用于处理图2的DS1信号在数字行单元（也就是DLU-1中使用的本发明的通道帧格式。

图5表示了在图2的DLU-1C中处理DS1C信号所用的本发明的通道帧格式。

图6表示了在图2的DLU-2中处理DS2信号而用的本发明的通道帧格式。

图7表示了在图2的DLU-3中处理DS3信号所用的本发明的通道帧格式。

图8表示由图2中的IDM产生的本发明的互连信号（IS）的格式。

图9以简化框图的形式示出图2中DLM中使用的DLU-1的细节。

图10以简化框图的形式表示出图9中SYFR同步-失同步器中使用的SYFR同步器的细节。

图11以简化框图的形式表示的图10中SYFR同步器中使用的帧格式器的细节。

图12以简化框图的形式表示了图9中的SYFR同步-失同步器使用的SYFR矢同步器的细节。

图13以简化框图的形式表示了图12中SYFR同步-失同步器使用的多路分解器的细节。

图14以简化框图的形式表示了图9的DLU-1中使用的多路复合器/多路分解器和切换电路（MS-1）的细节。

图15以简化框图的形式表示了图2中DLM中使用的DLU-1C的细节。

图16以简化框图的形式表示了图15的DLU-1C中使用的MS-1C的细节。

图17以简化框图的形式表示了图2的DLM中使用的DLU-2的细节。

图18以简化框图的形式表示了图17的DLU-2中使用的MS-2的细节。

图19以简化框图的形式表示了图2的DLM中使用的DLU-3的细节。

图20以简化框图的形式表示了图19的DLU-3中使用的MS-3的细节。

图21以简化框图的形式表示了图2中使用的IDM的细节。

图22以简化框图的形式表示了在图2中使用的添加/减掉单元的细节。

图23以简化框图的形式表示了在图22的添加/减掉单元中使用的添加/减掉模块的细节。

本发明预计用于综合大量的一种或多种数字信号（例如DS1、DS1C、DS2或DS3或它们的组合）以便于高容量传输。图1中示出的仅是一个传输方案的实例，这种传输方案可以很方便地采用本发明的一个实施例，为此，图中示出了所谓的近端信息终端（near-en    d    bank    terminol）101-1至101-M和所谓的远端信息终端（far-end    bank    terminal）102-1至102-M。信息终端101和102中的每一个都包括一个数字行模块（DLM）和一个交错和反交错模块（IDM），都能把大量的具有一种或多种传输位速率的一种或多种数字信号（如DS1、DS1C、DS2或DS3或它们的组合），加以组合，以形成一个互连信号（IS）。这个IS传输信号以终端101送入传输系统103以及以终端102送入传输系统104。与此相反，IS传输信号也分别从传输系统103和104送至信息终端101和102。信息终端101和102象后面将要解释的那样将输入的IS信号转换成上述的数字信号中合适的几个。传输系统103输出的IS信号被送至添加/减掉终端105-1至105-M。从添加/减掉终端105输出的IS信号通过传输系统107送至添加/减掉终端106-1至106-N中的合适的几个上。同样添加/减掉终端106的IS输出也通过传输系统107送至添加/减掉终端中相应的终端上。

虽然画出了N个添加/减掉终端，但是，可以理解：某些传输通路可能不包括中间添加/减掉终端，而其他一些传输通路则可能包括几个添加/减掉终端。这也就是说，某些信息终端可能通过传输系统直接和其他信息终端相连;而另外一些信息终端则可能通过一个包括一个或多个添加/减掉终端的传输通路连接。在每个添加/减掉终端中，可在所希望的独特的一步多路复合方案中很方便地添加和/或减掉一个预定集合中的一个或多个数字信号（即DS1、DS1C、DS2或DS3或它们的任何组合），这在以后将加以叙述。

使信息终端和/或添加/减掉终端互连的传输系统可以是能把几个较高容量传输的IS信号加以多路复合（如需要这样做的话）的任何现有方案，最好采用光波系统以便于传输大量复合后的IS信号。

图2以简化框图的形式表示出一个数字行模块DLM（即DLM201）以及它与交错和反交错模块（即IDM202）关系的实例。如上所述，根据本发明的样式，采用DLM把具有一种或多种数字传输位速率的一个或多个数字信号设置入一个公共帧格式中，以便把这些信号组合成一个用于传输的所谓的IS信号。

图8示出了IS信号帧格式的一个例子。这个IS信号的帧格式包括许多数据字（本例中是84个）和许多以规定的模式交错设置的其他字（本例中是4个所谓的附加字）。每个字包括预定位数（本例中为16）和规定形式（本例中为并行字形式）。但是应该理解到，可以使用不同的位数和/或也可使用串形字形式，IS格式中的每一数据字和将要组合的最低传输位速率信号（本例中是DS1信号）具有预定的关系。这也就是说，一个数据包含着一个等效的DS1信号的数据。这样，本例中的IS信号格式可以包含最多达84个等效的DS1信号，因此，与84个等效的DS1信号相等的任何待综合的数字信号的组合，都可以用一个DLM很方便地来实现。待组合的信号可以是全部DS1信号，全部DS1C信号，全部DS2信号或者全部DS3信号，或是等于84个等效DS1信号的这些信号的任何组合。众所周知，DS1C信号包括二个DS1信号，DS2包括四个DS1信号，而DS3信号则包括28个DS1信号。提出等效DS1信号的原因是因为DS1C、DS2和DS3信号除数据外还包括另加位，通常称之为附加位。

现在回到图2上来，在本例中，DLM201包括203、204和205三个单元，其中每个单元可接纳28个等效DS1信号。在本例中，203单元包括接纳DS1信号的数字行单元DLU-1;接纳DS1C信号的DLU-1C;接纳DS2信号的DLU-2。每个DLU-1单元接纳四个DS1信号，每个DLU-1C单元接纳两个DS1C信号，而每个DLU-2单元则接纳1个DS2信号。这样，在本例中，203单元包括可接口12个DS1信号的3个DLU-1单元，可接口6个DS1C信号（相当于12个DS1信号）的3个DLU-1C单元以及可接口1个DS2信号（相当于4个DS1信号）的1个DLU2单元。204和205单元都包括接口一个DS3信号的一个DLU-3单元。DS3信号相当于28个DS1信号，因此在本例中，DLM201将相当于84个DS1信号的数字信号与IDM202接口。

根据本发明的样式，每个DLU将相应的数字信号设置在一个独特而单一的公共帧格式中。基本的帧格式称为通道帧，它在图3中得到了更详细的表示。从图中可以看出，为了不把它看作限制本发明的范围，这个通道帧包括许多个位的群，也就是群Ⅰ、群Ⅱ、群Ⅲ和群Ⅳ，每一群有208位。群Ⅰ、群Ⅱ、群Ⅲ和群Ⅳ中的每一群都包括预定数量的数据位位置和预定数量的其它位（一般称为附加位）位置。这样，在群Ⅰ中，有197个数据位位置，10个帧位位置和1个奇偶校验位位置;在群Ⅱ和群Ⅲ中，各有201个数据位置，2个填充校验位位置（C₁和C₂），4个通讯位位置和1个奇偶校验位位置;最后;在群Ⅳ中，也有201个可能的数据位位置，2个填充校验位位置（C₁和C₂），4个保留位位置和1个奇偶校验位位置。对DS3信号不用填充校验位C2，群Ⅳ中的2个可能的数据位位置被用来作为填充位位置，它们可以是数据，也可以是为DS1、DS1C和DS2信号设置的填充位。对DS3信号，只用了1个填充位位置。这样在本例中，公共通道帧包括832个位位置，从而有足够的数据位位置来接纳具有最高传输位速率的数字信号（即DS3信号）。应该指出的是，附加位分布在通道帧格式的各群中且在每群的第一个字中，这样便于恢复附加位和数据位。但对本技术技术领域内的熟练人员来说，很显然，其它的附加字分布方式也是可以采用的。通道帧中所使用的数据取决于待格式化的特定信号。本例中，DSI信使用了773个数据位位置，DSIC信号用了789个数据位位置，DS2信号用了790个数据位位置，而DS3信号则用了79个数据位位置。未用的数据位可根据需要用于其它目的，例如，可用它们提高一条数据通道或者一条附加的端到端通信道。

在所谓的公共通道帧区间中使用的通道帧的帧数，根据在特定信号中等效DS1信号的个数的预定关系来决定。在本例中，DS1信号在每个公共通道帧区间中使帧一个公共通道帧，本例中这个公共通道帧区间为0.5毫秒（它是DS1信号的通道帧重复频率的倒数，该重复频率是DS1正常帧重复频率8KH或2KH的倍数）。应该指出的是，其它的DS1信号通道帧重复频率（如4KH，或8KH）同样可以采用，实际上，如果需要或者方便的话，通道帧重复频率还可以选为非整数值。如果选用的重复频率不是2KH，则DS1C、DS2和DS3信号的通道帧重复频率也得相应地加以调整。DS1C信号在每个公共通道帧区间中使用二个通道帧，DS2信号在每个公共通道帧区间使用四个通道帧，而且DS3信号在每个公共通道帧区间中使用28个通道帧。正象下面将要解释的那样，在本实施例中，每个公共帧区间中的通道帧数可通过使用每种信号的不同但相关的帧重复频率来获得，特定信号的重复频率由该特定信号中等效DS1信号的数量和DS1信号的通道帧重复频率来确定。这样，在本例中DS1信号的通道帧重复频率为帧KH（2KH×1等效DS1信号）;DS1C的通道帧重复频率为4KH（2KH×2等效DS1信号）;DS2信号的通道帧重复频率为8KH（2KH×4等效DS1信号）;DS3信号的通道帧重复频率为56KH（2KH×28等效DS1信号）。每个通道帧可以认为包含许多数字字。每个数字字有预定数量的比特位（本例中为16位）。这样，每群有13个字，每帧有52个字，总共就有832位。虽然在本例中通道帧包括832个位置，但很显然，如果需要的话可以使用具有不同位数的其它设置方式。还需提出的是通道帧中的位的数量与通道帧的重复频率有关。举个例子来说，如果通道帧中位的数量减半，则通道帧重复频率可以加倍。

再回到图2上来，从待组合的数字信号形成的通道帧中的信息，以规定的顺序送至IDM202，它们被交错成图8所示的IS帧格式。本实施例中，16位的数字字以6.656兆位/秒的规定位速率在许多电路通路上以串行方式传送。203、204和205单元中的每一个单元提供7条电路通路（这样总数为21条），每条电路通路为每个IS帧提供4个16位字。对与4条DS1线接口的DLU-1来说，它是以图示的顺序来从4个DS1帧的每帧中提供16位字的。这样，来自与DS1（1）、DS1（2）、DS1（3）和DS1（4）相对应的各通道帧的每帧的数字字被以6.656兆位/秒的位速率串行送至IDM202。对DLU-1    C而言，在本例中，16位的数字字是以下列一种顺序以与两个接口的DS1C信号相对应的帧中提供的，即数字字先取自DS1（1），然后取自DS1C（2）、DS1C（1）、DS1C（2），直到来自相应的帧中的所有字均转送至IDM202中为止。还有一种办法可以是先从DS1C（1）取2个字，然后从DS1C（2）取2个字。对DLU2而言，16位的字以6.656兆位/秒的位速率从相应的通道帧中提供的如图所示。与此相似，对DLU-3而言，16位的字是通过7条电路通路以图2所示的从一条通路到另一条通路的顺序从相应的通道帧中提供的。这也就是说，一个字依次送至7条电路通路中的每一条（即图2中的29-35），然后，另一个字依次送至7条电路通路中的每一条（即36-42），等等，直到在互接信号帧区间所有28个字全被送入1DM202中为止。为DS3提供的另一种方法是向每个电路依次送入4个字，即字29-32送至第一条电路通路，字33-36送至第二条电路通路，字37-40送至第三条电路通路，等等。

在本例中，IDM202将来自DLM201的串行数据字转换成并行字格式，并把它们插入图8所示的IS帧格式中的数据字位置上，这在下面图21的关系中将要进一步说明。

数据字被插入IS帧格式中，以便把来自特定输入信号的通道帧的数据字以规定的形式“编组”。在本例中，IS帧格式包括数据字1-12，每个字对应一个独立的DS1信号，还包括对应着一个特定的DS1C信号的数据字13和15，14和16，17和19，18和20，21和23，23和24，对应着一个特定的DS2信号的数据字25-28，对应着一个特定的DS3信号的29-56和对应着另一个特定的DS3信号的数据字57-84。这样，在IS帧格式中的数据字1是对应于1个特定的DS1信号的一个“组”，独立数据字2-12也是如此;同样，数据字13和15是对应于一个特定的DS1C信号的一个“组”，数据字14和16、17和19、21和23、22和24也是那样，数据字25-28是对应着一个DS2信号的一个“组”，数据字29-56是对应着一个特定的DS3信号的一个“组”，数据字57-84是对应着另一个特定的DS3信号的一个组。在本例中，IS帧重复频率为104KHz，从IDM202输出的IS信号为进行所期望的传输而以146.432兆位/秒的位速率送入一个传输系统，这样IS信号的重复间隔大约为9.615微秒。

在接收方面，1DM202接收一个IS信号（比方说）与上面描述过的传送方面相同的IS信号对所收到的IS信号的数据字进行反交错，即从IS信号的数据字位置上取出，并以6.656兆位/秒的位速率按图2所示的顺序送入DLM201中相应的DLU中。各个DLU使6.656兆位/秒的信号去同步（分析），并把相应的DS1、DS1C、DS2和DS3信号送至下面叙述的传送系统。

图9以简化框图的形式表示了图2中的DLU-1的细节。虽然为描述的简单明了起见所有的电路通路被画成双向的，但是本技术领域内的熟练人员应该能理解的是在每个传输方向上可以使用分离的电路通路并可进行适当的连接以便于双向传输。如图9所示DLU-1可以很方便地用来接口最高可达4个独立的DS1信号，因此，图中还画出了接口输入的和输出的DS1信号的数字信号接口单元（DSI）901-1、901-2、901-3和901-4。每个DSI901包括：一个用来重现1.544兆位/秒DS1时钟信号的锁相环路，一个双极至单极的转换器，反过来也一样，一个用来均衡增益与/或延迟失真的均衡器，性能监视设备，和维持DS1回路的设备，等等。这种接口输入的和输出的DS1数字信号的DS1单元在本技术领域内是众所周知的。DS1901-1至901-4中的每一个均向对应的同步失同步单元（SYFR）（902-1至902-4）提供一个DS1单极信号和一个重现的1.544兆位/秒时钟信号。与此相似，来自SYFR902-1至902-4的重建的单极DS1信号被送到DSI901-1至901-4中相应的单元，以便转换成双极性的PCM信号并被送至DS1的输出传输线。

正象下面将要指出的那样，每个SYFR902包括一个同步装置（它按照本发明的情况把DS1信号编制在图4所示的独特的DLU-1通道帧格式中）和一个失同步装置（它从图4中的独特的DLU-1通道帧格式中与DS1信号相对的IS帧格式中拆出数据字来）。

多路复合/多路分解器和切换单元（MS-1）903把来自SYFR902-1至902-4的数据字以规定的顺序送至IDM202（图2）。在本例中，依次从每个SYFR902中取出一个16位字，并以6.656兆位/秒的位速率，以串形方式送至IDM202。与此类似，MS-1903把IDM202中接收到的16位的数字字送至SYFR902-1至902-4中的合适的单元中以便从通道帧格式中进行分解。

图10以简化框图的形式表示了图9中的SYFR902中使用的SYFR同步器的细节。值得注意的是在每个DLU单元，即DLDLU-1、DLU-2、DLU-3和DLU-4中，SYFR同步器基本上是相同的，除了时钟频率、通道帧格式中使用的数据位的位数和这个格式中填充位S₁和S₂的位置有所不同。

因此，图10所示的是缓冲存贮器1001，一个输入的单极性数字信号和有关的时钟信号从相应的一个DSI送入其中。这个输入时钟信号还送至写入计数器1002。写入计数器1002向缓冲存贮器1001提供写入地址，以便把输入的数字信号以输入行速率（对一个DLU-1中的DS1而言位速率为1.544兆位/秒）写入存贮器中。送入缓冲存贮器1001的还有SYS    CLOCK（SYS时钟），这个时钟是从相应的MS单元得到的。读出计数器1003向缓冲存贮器1001提供读出地址，目的是以SYS    CLOCK频率（对DLU-1的DS1而言，这个频率为1.604兆位/秒）读出存贮信息。较高的SYS    CLOCK频率便于附加位的插入和位填充，进行位填充是为了防止缓冲存贮器出现所谓的漏失。为此，相位检测器1004响应于写入计数器1002和读出计数器1003的相位输出，以便根据写入地址和读出地址与一个众所周知的预定阀值的关系;产生一个所谓的填充请出信号，这个填充请求信号被送入帧格式器1005和可编程帧定时发生器1006中。

简略地参照图4，填充位是S1位和S2位，至于它们究竟是数据位还是填充位的指示分别包含在C1位和C2位中。在本例中，至于究竟是数据位还是填充位要作出一个多数决定，这样，填充位由图4中群Ⅱ、Ⅲ和Ⅳ中相应的C-位（C1位或C2位）位置上的2个或者全部逻辑“1”来表示，而数据位则用二个或者全部逻辑“0”来表示。正常工作时，S1是填充位，由群Ⅱ、Ⅲ和Ⅳ中的C2位中为逻辑“1”的2个或者全部位来表示，S2是数据位由群Ⅱ，Ⅲ和Ⅳ中的C2位中为逻辑“0”的2个和全部位来表示。当大于写入和读出部分间的预定阀值的数据要写入缓冲存贮器1001时，S1和S2均为数据位（C1和C2有两个0或全为0），当小于预定阀值的数据要写入时，S1和S2均为填充位（C1和C2有2个1或全为1）。

可编程帧定时信号发生器1006对于来自相应的MS单元的SYS    CLOCK和SYFR    CLOCK信号和预置的DLU型信号是敏感的，以便产生定时信号以获得所期望的通道帧格式。为此当读入帧格式器1005的是另外的数据时，一个禁读信号被送至读入计数器1003，以禁止从缓冲存贮器1001中读出数据。帧格式器1005装有来自缓冲存贮器的数据、通过电路通路1008送来的端到端通信位和通过电路通路1009送来的保留位信息。帧格式器1005响应来自可编程帧定时发生器1006的定时信号和来自相位检测器1004的填充请求信号的要求，产生独特的公共通道帧格式。

帧格式器1005的细节以简化框图的形式示于图11中。图中画出的有多路复合器1101，成帧格式寄存器1102，端到端通信寄存器1103，保留位信息寄存器1104，C位寄存器1105和C位发生器1106。C位发生器1106响应于填充请求信号的要求，根据相应的填充位（即S1或S2）是填充位还是数据位，产生适当的C位格式。多路复合器1101根据图10中的定时发生器1006送来的定时信号把帧格式位，端到端通讯位，保留位、C位和数据一起，象图4所示的那样进行多路复合，即插入。

回到图10中来，1007单元进行奇偶计算并象图4所示的那样在可编程帧定时发生器1006的控制之下插入奇偶校验位。在本例中，奇偶性是从通道帧格式中的前一位群的第17位算至后续位群的第15位。汇编在这种独特的公共通道帧格式中的数据被送入相应的MS。

DS1信号的通道帧格式示于图4中，它是在帧定时发生器1006的控制下取得的。因此，当来自寄存器1102（图11）的成帧格式被插入第1-10位期间，读出计数器1003被禁止读出Ⅰ位群的第1-14位和第16位。任何所期望的成帧格式均可以使用。在本例中，这个格式为1111010000。位位置11-14未被使用。在第15位上扦入-DS1数据位，在第16位上插入一个奇偶校验位。群Ⅰ中的第17-208位均为DS1数据在群Ⅱ和群Ⅲ中，在第1位和第2位分别插入填充指示位C1和C2以及在第3-6位上插入端到端通讯位期间，计算器1003在经过1-14位和16位时也被禁止读出数据。第7-14位未被使用。第16位上插上一个奇偶校验位，此外，DS1数据也插入第15位和第17-208位中。在群Ⅳ中，读出计数器1003至少被禁止读出第1-13位，第14和15位是否禁止取决于填充指示。如果第14位和/或第15位为填充位，则读出计数器1003被适当加以禁止。填充指示位C1和C2分别插入第1和2位中，保留位的信息被插入第3-6位中。第7-13位未被使用。此外，第16位是奇偶校验位，第17-208位是DS1数据。这样，如果两个填充位均为数据位，DS1信号使用通道帧中773个可用的数据位。

本例中，DLU-1通道帧的重复频率为2KHz，它是从相应的MS送入可编程帧定时发生器1006的SYFR    SYNO信号。

图12以简化框图的形式表示了用在图9的SYFR902的SYFR失同步装置的细节。于是，通道帧格式中的DS1信号的输入数据从IDM202（图2）送至MS-1（图9），然后再送至成帧器1201。SYS CLOCK也从MS-1送至成帧器1201、定时发生器1202，写入计数器1203和缓冲存贮器1204。在本例中，对DS1信号而言SYS CLOCK的频率为1.664兆位/秒。与此相似，SYFR SYNC信号（对于DLU-1的应用来说为2KH₂）也从成帧器1201送至定时发生器1202。

成帧器1201在每个通道帧的起始以众所周知的形式形成10位帧格式（在本例中，这10位是1111010000），见图4。奇偶校验单元1205对已成帧数据的奇偶性进行计算并检查是否有误码。此外，奇偶性是从通道帧格式中的前一群中的第17位算至后续群中的第15位。如果检测到的奇偶误差高于一个预定的误差阀值，就表明奇偶出错了。如果奇偶出错的状况比规定的阀值频繁，将发出警报和/或触发一个保护开关。通道帧数据在多路分解单元1206中被分解，即被抽出，以获得DS1信号端到端通信位，保留位和C位。多路分解单元1206的细节如图13所示，将在下面进行描述。指示着填充位位置（即S1和S2，见图4）究竟包括一个数据位还是一个填充位的填充指示信号从多路分解单元1206送至定时发生器1202。定时发生器1202对于SYFR    SYNC和SYS    CLOCK是敏感的，以产生控制多路分解单元1206的信号，它还对填充指示器信号敏感，以便在填充位位置上包括填充位时产生一个禁止写入信号。定时发生器1202在其他附加位期间，即成帧位、奇偶校验位、端到端通信位、C位和保留位期间，也产生禁止写入信号。写入计数器1203在SYS    CLOCK的控制下和定时发生器1202一起产生地址，这些地址用于将已多路分解的数据（对DLU-1而言）以1.644兆位/和的SYS    CLOCK速率（对DLU-1而言）写入缓冲存贮器1204中。与此类似，读出计数器1207在重现行时钟的控制之上产生用于以1.544兆位/秒的频率（对DLU-1而言）从缓冲计数器1204中读出存贮数据的地址。写入计数器1203和读出计数器1207的相位输出被送至相位检测器1208。相位检测器1208产生一个表示读、写计数器输出间相位差的一个信号。这个相位差信号被送至锁相回路（PLL）1209，这个回路以众所周知的方式产生所需的1.544兆位/秒的行时钟。经失同步的数据和行时钟信号被送入一个有关的DS1单元中以转换成传输用的双极性DS1信号。

图13以简化框图的形式示出了多路分解单元1206的细节，为此，图中画出了一个多路分解器1301，送入这个分解器的有通道帧格式（在本例中，对DLU-1而言，其格式如图4所示）的输入信号。图中还画出了存贮端到通信位的寄存器1302，存贮保留位的寄存器1303，存贮C位的寄存器1304和C位检查逻辑1305。多路分解器1301由来自定时发生器1202的定时信号所控制，把输入的通道帧中的位进行多路分解。这样，根据图4中用在DLU-1中的DS1信号的通道帧格式，端到端通讯位（即群Ⅱ和群Ⅲ中的第3-b位）被送入寄存器1302中，存贮起来，以备后用，与此相似，群Ⅳ中的保留位第3-6位被送入寄存器1303中存贮起来以备后用，目前，这些保留位未被使用，把它们保存起来是以备后用。C位（即群Ⅱ、Ⅲ和Ⅳ中的C1和C2位）被送入寄存器1304中存贮起来。在逻辑电路1305中对这些C1和C2位进行校验，以确定相应的填充位S1和S2分别是填充位还是数据位。正如上面指出的那样，如果C1位和C2位中有3位或2位全为逻辑“0”，相应的填充位即为数据位;如果C1位和C2位中有3位或2位全为逻辑“1”相应的填充位即为一填充位。数据位/填充位的指示信号被送入定时发生器1202中，以便象上述的那样使用。

再次参照图12和图4中的通道帧格式，定时发生器1202以下述方法控制写计数器1203去掉附加位和其它未使用的位，就是在这些位间区间内禁止将这些位从多路分路单元1206写入缓冲存贮单元1204中。这样，当相应的C位指示出填充位时，写计数器1203被禁止写入第Ⅰ，Ⅱ，Ⅲ群中的第1-14位和第16位，第Ⅳ群中的第1-13位和第Ⅳ群中的S1和S2。结果，只有DS1数据才被写入缓冲存贮器1204中。而后，DS1数据在读出计数器1207的控制之下以1.544兆位/秒的码率被从缓冲存贮器1204中读出。

图14以简化框图的形式描述了图9中使用了MS-1的细节。为此，图中画出的有先进先出（FIFO）寄存器1401、14021403和1404转换器1405和定时单元1406。此外，虽然来自和通向FIFO1401-1404和转换器1405的电路通路都画成是双向的，但本技术领域内的熟练人员可以明显地看出：适当的连接对电路的输入和输出来说是必要的。

在MS-1的发送部分中，16位的数据字取自暂存在FIFO1401-1404中的一个相应的SYPR    902同步单元。而后，转换器1405按预定的顺序从PIFO1401-1404中切换出，或者说选出一个16位的数据字。也就是说，第一个16位字选自FIFO    1401，后一个选自FIFO    1402，再后面一个选自FIFO1403，最后一个选自FIFO    1404。这个顺序连续地重复数据字就以这个顺序以预定的码率（本例中为6.656兆位/秒）串行输入IDM    202。

在MS-1的接收部分中，16位的数据字以图4所示的通道帧格式从IDM202（图2）由切换电路1405串行输入至FIFO1401-1404的相应单元中。FIFO    1401-1404的输出以1.664兆位/秒的DLU-1SYS    CLOCK速率传送到SYFR    902（图9）失同步单元的适当单元中。

定时单元1406响应于1DM CLOCK信号（本例中为6.656兆位/秒）和通道帧同步信号CF SYNC（本例中为2KH2），产生1.664兆位/秒的DLU-1 SYS CLOCK信号和SYFR SYNC信号，后一信号是CF SYNC的改进型信号，对DLU-1来说它的频率为2KH₂。

图15以简化框图的形式示出了在图2的DLM    201中用来接口可达两个DSIC信号的DLU-1C的细节。为描述的简单明了起见，电路通路也被画成是反向的，本技术领域内的熟练人员可很明显地看出：在发送和接收部分需要合适的电路连接。因此，图中画出的有数字信号接口（DSI）单元1501和1502，SYFR1503和1504，以及多路复合/分解器和转换器（MS-1C）1505。DLU-1C用来接口多达二个DS1C输入信号至1DM202（图2）。DS1    1501和1502中每一个均包括一个用来重现3.152兆位/秒的DS1C时钟信号的锁相回路，一个双极至单极转换器，反过来也一样，一个用来均衡增益和/或延迟失真的均衡器，性能监视设备和维护DS1C回路的设备等等。这样的数字信号接口在本技术领域内是众所周知的。在接收部分，DS1    1501和1502用来把DS1C    PCM信号转换成单极性信号和重现3.152兆位/秒的DS1C时钟信号。单极性DS1C信号和时钟信号分别从DS1    1501和1502送至SYFR    1503和1504。在发送部分中，每个DSI把单极性的重现DS1C信号转换成双极性，并把DS1C信号以3.152兆位/秒的位速率送到一根适当的引出传输线上。

SYFR    1503和1504的每一个均包括一个同步器和一个失同步器，它们的结构和工作情况与图10-13示出的并在上面DLU-1描述中的那些基本相同。唯一的不同是这里的同步器把DDSIC信号编制在图5所示的通道帧格式中，这里的失同步器对图5所示的通道帧格式进行分离，以便得到重现的单极性DS1C信号，SYS    CLOCK信号和SYFR    SYNC信号。从图5中应该注意：与DS1信号相比，DSC数据要求在通道帧格式中使用附加数据位位置;填充位位置S1和S2是群Ⅳ的第10和11位。此外如果填充位包括了数据位，DS1C信号在通道帧格式中使用789个数据位位置。

在本例中，DLU-1C的SYS    CLOCK信号为3.328兆位/秒，而SYFR    SYNC则为4KHz，这样可以看出：DLUIC的SYS    CLOCK和SYFR    SYNC信号速率为DLU-1的两倍，其结果，在0.5毫秒的公共通道帧间隔期间每条DS1C线将产生二个通道帧。

发送部分中的MS-1C    1505把来自SYFA    1503和1504的16位数字字以预定的顺序送到IDM202（见图2）。为此，先传送一个来自SYPR    1503的16位数字字，而后再传送一个来自SYFR    1504的16位数字字。这个顺序不断被重复，16位的数字字就从DLU-1C以6.656兆位/秒的码率串行送入IDM202（图2）中。另一种顺序是先传送两个来自SYFR1503的16位数字字，再传送两个来自SYFR    1504的16位数字字，然而，其条件是接收部分中也要采用这样一种顺序。

在接收部分中，MS-1C    1505向SYFR    1503和1504传送从图5所示的DLU-1C通道帧格式中IDM202接收到的16位的数据字。这里的重复顺序还是一个16位字送至SYFR    1503，而后一个16位字送至SYFR    1504。这也就是说，这两个16位字传送给与分配给一个DLU-1C的两个DS1C信号相关的SYFR中。同样，另外一种顺序是先送二个16位字至SYFR    1503，然后送二个16位字至SYFR1504。

图16以简化框图的形式示出了图15中的MS-1C    1505的细节，因此，图中画出了FIFO    1601和1602，切换电路1603和定时单元1604。在发送方向，具有图5所示的DLU-1C的通道帧格式的16位数据字被分别从SYFR    1503和1504（见图15）送至FIFO    1601和1602。切换电路1603把16位数据以预定的重复顺序送至1DM202（见图2），这种顺序的一个例子是一个字取自FIFO    1601，下一字取自FIFO    1602这些字被以6.656兆位/秒的IDM    CLOCK频率串行传送。

在接收方向，赋给这二个DS1C信号和这个特定的DLU-1C的IS格式（见图8）中的，数据字被以串行形式从IDM202（见图2）送至切换电路1603中。切换电路1603再把数据字依次送入FIFO    1601和1602中，然后，由FIFO1601和1602送出的数据字分别被送入SYFR    1503和1504中（见图15），目的是对DLU-1C的通道帧进行分拆拆。

定时单元1604响应于来自IDM 202的IDM CLOCK和CR SYNC，为DLU-1C产生SYS CLOCK和SYFR SYNC等信号。在本例中，DLU-1C SYS CLOCK的频率为3.328兆位/秒，SYFR SYNC的频率为4KH_z。

对每个DSIC信号除使用一个SYFR电路以4KH₂的频率产生通道帧的方法外，另一种替代方法是用二个SYFR电路，其中每个均以2KH₂的频率产生通道帧。

图17以简化框图的格式表示出了DLU-2的细节，DLU-2为DS2信号产生通道帧格式并把它接口至IDM    202（见图2）。为描述的简单明了起见，画出的电路通路是双向的，本技术领域内的熟练人员可以明显看出：对于发送和接收方向还需合适的电路连接。图中画出的有数字信号接口（DSI）1701，SYFR    1702和多路复合/分解器（MS-2）1703。DSI    1701对DS2信号的输入线和输出线进行接口，它包括一个重现6.312兆位/秒的DS2时钟信号的锁相回路，一个双极至单极转换器，反过来也一样，一个用于均衡增益和/或延迟失真前均衡器，运行监视设备等等。这样的数字接口在本技术领域内是公知的。在输入方向上，DSI1701响应于B6ZS双极格式中的输入DS2信号，产生一个6.312兆位/秒的输入DS2时钟信号并把输入双极信号转换成单极信号，然后，把这些单极DS2信号和时钟信号加至SYFR    1702。在输出方向上，DSI1701响应于-DS2时钟信号和来自SYFR1702的单数DS2数据，把数据转换成能在输入传输线上传输的B6ZS双极格式。

SYFR1702在结构上和工作情况上和图10-13所示的和上面联系DLU-1描述的SYFR基本相同。唯一的差别在于这个SYFR的同步器把输入的DS2信号编制成图6所示的通道帧格式，而这个SYFR的失步器把图6所示的帧通道格式进行分拆，从而得到重建的单极DS2信号，SYS    CLOCK信号和SYFR    SYNC信号。从图6的DLU-2通道帧应该注意到：与图4所示的DLU-1的DS1信号相比，DS2数据需要使用附加数据位位置;填充位的位置在群Ⅳ中的第9和10位（见图6）。如果填充位被包括作为据位的话，DS2信号在通道帧格式中使用790个数据位位置。

在本例中，DLU-2    SYS    CLOCK为6.656兆位/秒，SYFR    SYNC为8KHz这些频率是DS1信号的DLU-1频率的四倍。因此，在每个公共通道帧间隙期间的0.5毫秒内产生4个DS2数据的通道帧，这相当于四个DS1通道帧。

在发送状态下，MS-2    1703以6.656兆位/秒的IS码率把16位的数据字以串行形式送至IDM202（见图2）。在接收状态下，MS-2    1703把从IDM202接收到的16位数据字串行送至SYFR1702，以便根据以IS格式赋予这个DLU-Z的字位置来进行分拆。

图18以简化框图的格式显示了图17中的MS-2 1703的细节，为此，图中画出了FIFO1801和定时单元1802。在传输方向上，图6所示的DLN-2通道帧格式中的16位数据字是以SYFR1702（图17）中获得的，并被以6.656兆位/秒的码率经过FIFO1801送入IDM202（图2）中。在接收方向上，16位的数据字是从IDM202（图2）得到的，这些数据字以6.656兆位/秒的IS频率串行送入PIPO 1801，然后再送入SYF2 1702（图7）中进行分析。定时单元1802响应于IDMCLOCK和CF SYNC信号产生6.65兆位/秒的DLU-2 SYS CLOCK信号和8KH₂的SYFR SYNC信号。

对DS2信号除使用一个以8KH₂的频率产生通道帧的SYFR电路外，另一种替代方法是用四个SYFR电路，每个SYFR电路以2KH₂的频率产生通道帧。

图19以简化框图的形式表示了图2中可未把DS3信号接口至DM202（见图2）中的DLU-3的细节，为此，图中画出了DSI1901，SYFR1902和多路分解/多路复合器切换电路（MS-3）1903。象其他DLU一样，DSI1901将输入DS3信号接口至SYFR1902，并将SYFR1902的输出DS3信号接口至一根传输线上。DSI1901包括一个用来重现44.736兆位/秒的DS3时钟信号的锁相环路，一个双极至单极转换器，反过来也一样，一个用来均衡增益和/或延迟失真的均衡器和运行监视设备等等。这样的数字接口在本技术领域内是众所周知的。在输入方向上，DS1    1901把具有D3ZS编码双极格式的DS3信号转换成单极信号并取出44.736兆位/秒的DS3时钟信号。这个DS3单极数据的时钟被送至SYFR1902。在输出方向上，DSI1901将来自SYFR1902的DS3单极数据转换成B3ZS编码双极格式并将重建的DS3信号以44.736兆位/秒的码率送至一根合适的传输线上。

SYFR1902和图10-13中显示的和上面涉及DLU-1时所揭述的SYFR基本相同。唯一的差别在于SYFR1902同步器把输入的DS3单极数据编制成图7所示的DLU-3通道帧格式，而SYFR的失步器把图7所示的DLU-3通道帧格式进行分析，以获得重建的单极DS3数据，SYS    CLOCK信号和SYFR    SYNC信号。从图7中应该注意到：与DS1、DS1C和DS2信号相比DS3数据需使用附加数据位位置，只在群Ⅳ中的第8位中（见图7）用了一个填充位S，此外，还只用了5位填充指示位。这样，当5个C位（3个C1和2个C2）中的3位或3位以上为逻辑“1”时，S位即为填充位;当C位中3位或3位以上为逻辑“0”时，填充位S即为一数据位。未用的C位（群Ⅳ中的C2）和未用的群Ⅳ中的第7位可以用作附加数据通道或附加通讯通道或者根据希望并入在群Ⅳ的备用位空间中。五个C位和正填充的使用，保证了码率较高的DS2信号的较高准确度。如果这个填充位被包括作为一个数据位。DS3信号在通道帧格式中使用了799个数据位位置。

在本例中，DLU-3    SYS    CLOCK信号的频率为46.592兆位/秒，SYFR    SYNC的频率为56KHz因此，在0.5毫秒的每个尤其通道帧间隔期间，将产生28个DS3数据的通道帧，相当于28个DS1通道帧。

在传输方向上，MS-3    1903把来自SYFR1902的16位的数据字经7条电路通路送至IDM202（见图2）。7条电路通路中的每一条约以6.656兆位/秒的IDM    CLOCK频率提供数据字，这些16位的数据字以图2所示的规定顺序径MS-3    1903传送。在接收方向上，根据以IS格式（图8）赋给DLU-3的字位置送入MS-3    1903的是以规定的顺序经7条电路通路串行送来的从IDM202接收到的16位的数据字。MS-3    1903把来自7条通路的16位数据字加以多路复合，形成一个串行信号，这个信号以46.592兆位/秒的SYS    CLOCK频率送入SYFR    1702进行分拆，如果不用7条道路，也可用另一种替代方法：只用一条电路通路，这条通路以46.592兆位/秒的频率把16位的数据字转送入MS-3    1903中，或者从MS-3    1903中转送出来。

图20以简化框图的格式显示了图19中MS-3    1903的细节，图中画出了切换电路2001，FIFO2002至2008和定时单元2009。在发送方向上，在SYFR1902中形成的通道帧（图7）中的16位的数据字被送入切换电路2001中，切换电路2001又将这些16位字依项送入FIFO2002至2008。这样，就象本例中那样，来自DLU-3通道帧的第一个16位字被送入FIFO2002，第2个字送入FIFO2003，第3个字送入FIFO2004，第4个字送入FIFO2005，第6个字送入FIFO2006，最后，第7个字送入FIFO2008。这个顺序（即自FIFO2002-2008中每个FIFO输送数据的顺序）在公共通道帧期间对所有DLU-3通道帧中的其余数据字被不断重复。数据字被以6.656兆位/秒的1DM    CLOCK频率从FIFO2002-2008送入IDM202（图2）中。

在接收方向上，DLU-3通道帧中的16位数据字按照以IS格式赋给DLU-3的字位置经1DM202（图2）以5.656兆位/秒的IDM    CLOCK频率被传送到FIFO2002至2008中合适的单元中，切换电路2001依次把FIFO    2002至2008输出的数据字以46.592兆位/秒的SYS    CLOCK频率串行送入SYFR1902失步器进行分拆，切换顺序是从FIFO2002开始至FIFO2008以预定的顺序取出16位的数据字。

定时单元2009响应于IDM    CLOCK和CF    SYNC信号，产生46.592兆位/秒的DLU-3    SYS    CLOCK信号和56KHz的SYFR    SYNC信号。IDM    CLOCK信号作为FIFO2002至2008的时钟，DLU-3SYS    CLOCK作为切换电路2001的时钟。

虽然本例中DLU-3的输入输出顺序是依次向7条电路通路中的1条提供一个16位的字，另一种方法即依次向每条线输送4个字也可以采用。此外，如果需要的话，所以利用7个SYFR电路，这些电路以同DLU-2相似的方式设置用以在每个0.5毫秒的公共通道帧期间产生4个通道帧，另外一种方法是使用28个SYFR电路，在公共通道帧期间产生28个分离的DLU-3通道帧，这样，与28个SYFR中每个SYFR有关的通道帧重复频率将为2KH_Z。还有一个选择是只用一条电路通路向IDM202提供16位的数据字和把数据字从IDM202中传送出来（图2），在这一例子中，数据字则将以46.592兆位/秒的频率来传送。应该指出的是：如果采用了DLU-3单元，每个单元各经一条电路通路提供数据（共有3条电路通路），一种顺序可以是先从（向）每个DLU提供第一个字，然后从（向）每个DLU提供第二个字，…等等，直到48个字全部提供完。

IDM202（图2）的细节用简化框图的形式被表示在图21中，为此，图中画出了串/并（S/P）（并/串（P/S））转换器2101至2121，双时隙交换器（TSI）2122及控制和定时单元2123。虽然为描述的简单清楚起见，电路通路被画成双向的，但本技术领域内的熟练人员可以很清楚地看出：对于发送和接收方向需使用适当的电路连接和器件。

在传输方向上，来自DLM201（图2）中的DLU单元中的数据字被以6.656兆位/秒的IDM    CLOCK频率经电路通路送到串/并（S/P）转换器2101至2121中合适的转换器中。对DLU-3而言，来自DS3通道帧的数据字经7条通路送至7个S/P转换器中。在本例中，S/P转换器2101-2121把串行字转换成并行形式，然后这些数据被送到时隙交换器（TSI）2122。注意，如果DLU-3只用一条电路通路，S/P转换器的数目就会不同，与DLU-3单元相关的S/P转换器的定时信号的频率将是46.592兆位/秒而不是IDM    CLOCK    6.656兆位/秒。TSI2122包括许多RAM寄存单元，来自S/P转换器2101至2121的16位的数据字在控制和定时单元2123的控制之下，以预定的映射格式写入上述的RAM寄存单元中，上面说到的映射格式取决于来自DLM201（在图2中）的几个信号之和。从TSI2122读出具有图8所示的IS格式的数据字，这也是在控制和定时单元2123的控制之下进行的。来自DLM201（在图2中）的数据字被写入TSI2122中，然后被以一种由DLM201中的DLU单元的类型决定的预定方式读出。TSI的使用便于在IS格式中期望的数据位位置上插入数据字。然而在本例中，TSI2122仅进行了简单的线性映射，即，来自DLM201的第一个字插在IS格式中的第一个数据字位置上，并一直这样进行下去，直至数据字位置84。这样的TSI单元，把数据字写入存贮器以及以一预定的映射格式读出数据字在本技术领域内是熟知的，举个例子来说，可参阅1981年11月3日颁布给R.P.Abbot等人的第4，298，977号美国专利和1977年7月12日颁布给J.W.Lurtz的第4，035，584号美国专利。

在本例中，DLM201包括3个DLU-1单元，3个DLU-1C单元。1个DLU-2单元和2个DLU-3单元。这样，在图8的IS格式中（参阅图2），1第1-12号IS数据字的每一个均包括一个来自12个相应DS1信号的数据字，第13-24号IS数据字包括来自6个相应的DS1C信号的数据字，第25-28号IS数据字包括来自相应的DS2信号的数据字，第29-56号IS数据字包括可从一个DS3信号来的数据字，而第57-84号IS数据字则包括可从另一个DS3信号来的数据字。四个IS附加字位置必要时被传输系统用作为成帧信息，保护切换信号、警报及类似的信息。成帧信息在传输系统中通常用来对接收到的信号进行帧对准处理。这样，输入IDM202（在图2中）的IS信号被认为是帧对准的，各个数据字位置是很容易分辨的。IS帧重复频率为104KH₂，IS信号以146.432兆位/秒的码率输出。

图22以简化框图的形式表示了一个添加/减掉单元的细节，图1的传输系统中使用这种单元可以很方便地在传输系统中添加或减掉一个或多个数字信号，即DS1、DS1C、DS2或DS3信号。为此，图中画出了添加/减掉模块2201，IDM2202和DLM2203。添加/减掉器2201的细节示于图23中，将在以后加以描述。添加/减掉器2201用来分别从和向IDM2202提供和接收具有图8的IS格式的适当的几个数字信号，IDM2202的结构和与上述的IDM202（在图2中）基本相同。差别仅与包括在IS信号中的数据字和将送入DLM2203在结构和将从DLM2203接收的数据字有关。DLM2203在结构和工作上和上面描述的DLM201（见图2）基本相同，差别仅在于DLU单元上，该单元的使用取决于某一特定端口上待添加或减掉的信号的和。举个例子来说，如果要添加或减掉的是DS1信号，将使用数目合适的DLU-1单元。如上所述，一个DLU-1单元最多可接口4个DS1信号至IDM;与此相似，如果要添加或减掉的是DS1C信号，则要使用适当数量的DLU-1C单元，每个DLU-1C单元最多可接口两个DS1C信号至IDM;如果要增减的是DS2信号，就要使用数量合适的DLU-2单元。每个DLU-2单元可接口一个DS2信号。如果要增减的是DS3信号，就要使用数目合适的DLU-3单元。每个DLU-3单元接口一个DS3信号。要再次指出的是：包括对每个数字信号的IS数据字进行“编组”的独特的IS帧格式，根据本发明的一方面，允许在中间端口上很容易地进行添加和/或减掉。最多可达84个DS1等效信号的任何数字信号的混合都可以被添加或减掉。不过，如果全部84个等效DS1信号都被添加或减掉，上述的端口将认为是一个信息终端而不是一个添加/减掉端口。由于采用了独特的与产生IS帧格式有关的一步多路复合/多路分解以及对与数字信号有关的IS数据进行编组，因此，在某一特定端口上添加和/或减掉的添定的信号或信号的组合很容易进行更改。DLM2203只需装有适当的DLU单元和添加/减掉模块2201单元，模块2201用来控制IS数据字分别添加或减掉输入或输出IS帧的合适字隙中。

图23以简化框图的格式显示了添加/减掉模块2201的细节节，为此，图中画出了控制单元2301，时隙交换器（TSI）2302、2303、2304、2305、2306和2307以及数字选择器2308、2309和2310。TS1    2704、2305和2307及数字选择器2309和2310在控制单元2301的控制下在第一传输方向上分别向和/或从IS信号中添加/减掉数据字，为此类似，TS12302，2303和2306以及数字选择器2308和2310也在控制单元2301的控制之下在第二传输方向上分别向和/或从IS信号中添加/减掉数据字。数字选择器2310在控制单元2301的控制下选择（即获得）正被减掉的相应数字信号的IS数据字，这些数据字来自TS12306和2307也就是来自在第一和第二传输方向上传送的并将送入IDM2202的IS信号（图22）。与此相似，数字选择器2308从TS1    2303选择将与在第二传输方向上从TSI2302输出的那些信号迭加即组合的数字信号相应的IS数据字。此外，选择器2308被控制成不选被减掉的数字信号的IS信号中的数据字，数字选择器2309从TS12305选择对应于将来自TSI2304在第一传输方向上传送的信号进行合成（即迭加）的数字信号的IS数据字，此外，数字选择器2309被控制成不选被减去的数字信号的IS信号中的数据字。TSI2304用来交换第一传输方向上输入IS信号的数据字位置上的IS数据字，以便使减掉字剩在IS信号中的字处在可提供给数字选择器2309的合适的数据字位置上。以此相似，TSI2305用来交换将被添加字的数据字的位置，使它们处于将传送给2202的IS信号的适当字位置上（图22）。时隙交换是需要的，因为要添加到第一传输方向上的数字信号与已经在第一传输方向上传送的数字信号占据着相同的时隙或数据字位置，TSI2302和2303用来在第二传输方向上起同上面相同的作用。TSI2307和2306分别用来交换从第一和第二传输方向上减去的数据字的字位置。还有，从两个传输方向上减去的数据字在IS位置格式中占据着相同的数据字位置时，以及往送入IDM2202（图22）（它对应于包括在图22中的DLM2203中的DLU单元）的IS信号的数据字位置上插入数据字时，都需要时隙交换。TSI2302，和2305对被加的IS数据字执行着相似的功能，为了传到远处的端口上，这些数据字必须加在有可利用空间的IS信号格式中并加到赋给所加信号的相应的数据字位置组中。这些TSI还对IS信号进行时间校正，这种时间校正一般都是通过把在TSI2302至2307中的存贮单元使用作为缓冲存贮器来实现。进入和出自TSI2302至2307的数据字的映射是在控制单元2301的控制下用众所周知的方式来实现的。因为需成组地向IS信号重复帧中添加或从中减掉数据字，但它们正象上面所述取决于要加上或减去的特定数字信号具有不同数量的数据字，因此要用数字选择器。

在采用本发明的各方面的特定系统的操作中，为了与赋给端口的相应数字信号有良好的接口，所用的端口最初是由技工装设的，一旦建成之后，可以预见该系统将在一段很长的时间内保持某种特定的结构。如果需要的话，系统结构可以改变以满足不断变化和/或增加的服务需求;还可以预见在将来这种系统结构的建立和/或更改将在由操作支援系统和本地处理器提供的信息的控制之下自动实现，这里的自动系统建立和更改的控制信息可在IS信号格式的附加数据字位置中传输。

这里应该理解的是，前面的描述只是本发明一些原则的体现，本技术领域内的熟练人是可以进行许多修改或更改。

Claims (10)

1、用于把具有一种或多种传输位速率的许多数字信号综合成一个传输信号的设备，其特征在于：

·在上述传输信号的预定的帧区间期间提供来自待综合上述许多数字信号的预定数目的数据的装置；

·在上述的预定的传输信号帧区间期间，把每个待综合的特定信号的上述数量的数量字插入上述传输信号的连续帧中相应数目的数据字位置上的装置，为每个特定数字信号提供上述数据的数量和上述传输信号帧中数据字位置的数量取决于这个待综合的特定信号的数字传输位速率和一组预定的数字信号中的某个数字信号的传输位速率的预定关系。

2、权利1所述的发明，其特征在于：

上述插入装置把待综合的每个特定数字信号的预定数目的数据字插入与待综合的特定数字信号有关的传输信号帧中的一组数据字位置上。

3、权利要求2所述的发明，其特征在于：

上述的预定的一群数字信号中包括这样一个数字信号，它具有预定的第一传输位速率，并且在上述的预定传输信号帧区间期间对一个特定数字数字而言被上述插入装置插入到一组数据字位置上的数据字的数量直接取决于待综合的上述特定数字信号中每一传输位速率信号的等效字数。

4、如权利要求3所述的发明，其特征在于：上述提供装置用和待综合的信号中特定的几个相关的规定顺序把上述的数据字提供给上述的插入装置。

5、如权利要求书所述的发明，其特征在于：上述的第一传输位速率信号是上述预定的一组数字信号中传输位速率最低的一个信号。

6、如权利要求5所述的本发明，其特征在于：上述的预定的一组数字信号中至少包括1个DS1信号，DS1C信号，DS2信号和DS3信号。

7、如权利要求6所述的本发明，其特征在于：每个待综合的DS1信号插入到一组中的上述数据字数为1，对每个待综合的DS2信号则为2，对每个待综合的DS2信号为4，对每个待综合的DS3信号则为28。

8、权利要求3所述的发明，其特征在于：

上述传输信号的连续帧包括预定数目的数据字位置和预定数目的其它字位置，上述传输信号帧中数据字位置的上述预定数量为等于上述第一传输位速率信号的相应位数的预定数量;上述的插入装置包括这样的装置，它把送入其中的数字信号插入到最多可等于上述第一传输位速率信号的相应的预定数量的数据字位置中。

9、如权利要求8所述的发明，其特征在于：

上述第一传输位速率信号是上述的预定的一组数字信号中传输位速率最低的信号之一，上述传输信号帧中上述最低传输位速率信号的相应的上面所说的预定数量为84。

10、如权利要求5所述的发明，其特征在于：

上述插入装置包括为把数插字插入上述传输信号数据帧中的位置上而可控制地交换上述的输入数据字的位置的装置。

Images