CN86105195A - 包含加入/取出模块的数字传输 - Google Patents

包含加入/取出模块的数字传输 Download PDF

Info

Publication number
CN86105195A
CN86105195A CN198686105195A CN86105195A CN86105195A CN 86105195 A CN86105195 A CN 86105195A CN 198686105195 A CN198686105195 A CN 198686105195A CN 86105195 A CN86105195 A CN 86105195A CN 86105195 A CN86105195 A CN 86105195A
Authority
CN
China
Prior art keywords
signal
data word
transmission
bit
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN198686105195A
Other languages
English (en)
Inventor
埃里克·胡姆弗里·安盖尔
索马斯·约瑟夫·阿普里利
朱安·奥斯卡·阿萨里特
才荣琴
比昂格·吉·利
布伦·克里斯托夫·郎格维尔
克拉格·阿兰·夏普尔
詹迪特·斯帕林克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of CN86105195A publication Critical patent/CN86105195A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

用一种独特传输信号使传输系统中加入和/或取出任何一个或多个具有一种或多种数字传输比特率的复杂数字信号简化，此独特的传输信号中，与单个数字信号相联系的数据字安排在规定的组中。传输信号数据字组是这样得到的：将要组合的单个数字信号格式化成能为所有的数字信号所公用的一独特的信号帧格式，以及使用一独特的一步复用过程。因而，数字信号可以加入到传输信号中，也可以从传输信号中取出。

Description

此发明涉及数字传输系统，更具体地说，涉及加入一个或多个数字信号到传输信号中和/或从传输信号中取出一个或多个数字信号，此传输信号包含具有一个或多个传输比特率的许多数字信号。
信号的数字传输已很普遍。为了传输数字信号，可以用具有不同传输特性和信息容量的各种数字传输媒质。为有效地应用各种传输媒质，已发展了用于不同传输比特率的分级传输系统。在北美，分级传输系统包括传输速率为1.544Mb/秒的DSI信号，速率为3.152Mb/秒的DSIC信号，速率为6.312Mb/秒的DS2信号和速率为44.736Mb/秒的DS3信号。欧洲使用类似的但不同的分级结构。
传送的所有数字信号通过某种信号转换终端进入或离开某一数字级系统。此外，为从一种数字传输速率转入另一种数字传输速率，要求一步或多步复用。例如，DSIC信号是由在MIC复用器中将二个DSI信号复用而得的;DS2传输信号是由在M12复用器中将四个DSI信号复用而得的;DS3传输信号是由在M13复用器中通过二步复用操作将28个DSI信号复用而得的;其中第一步骤为将DS1信号复用为7路DS2信号，然后将7路DS2复用为DS3信号。
在一称为M×3的复用器中，混合的DS1，DS1C和DS2信号复用为DS3格式。为此目的，首先在DS1到DS2复用器中将四路DS1复用而得到6.312Mb/秒的DS2信号。类似地，将二路DSIC信号中每一个都先分为二路1.544Mb/秒信号。然后，所得到的四路1.544Mb/秒信号在DS1到DS2复用器中复用而获得一个6.312Mb/秒的DS2信号。DS2信号只是为了得到M×3系统的6.312Mb/秒定时的系统定时目的而安排的。然后适当地将6.312Mb/秒的信号复用得到44.736Mb/秒的DS3级信号。这样，就要求多次复用，而对DSIC还需先分离再复用。从DS3格式恢复为各种信号要求类似的分离过程。这样的多次复用和多次分离，要求附加的设备，因此，在中间位置进行加入和取出信号是昂贵的。
对高容易传输，希望能在一级中容易地组合复杂的一个或多个数字信号而不需要中间复用（分离）步骤或许多不同的复用（分离）方案。此外，同样希望能容易地对具有一种或多种数字传输比特速率的信号加入和/或取出一个或多个数字信号，而不需多次复用和/或分离过程。
在一传输系统中，加入和取出具有一个或多个不同数字传输比特率的任一个或多个复杂的数字信号，是通过使用一种独特的传输信号格式而简化的，该信号格式是通过下面的方法获得的：即将数字信号转换为一独特的公共帧格式并使用独特的一步复用过程将来之公共帧的数字字码以某一预定方式插入传输信号格式。传输信号格式包括一重复帧，此帧由预定数目的数据字和预定数目的额外字以某一预定模式交叉而成。传输信号格式是如此安排的以使由每个要传输的数字信号形成的公共帧中的数据字按予定方式被“编组”或被安排到传输信号格式中的一个或多个数据字中去。对一特定信号而言，一“组”中数据字的数目，即一个或多个数据字数，是按该信号中所包含的等价的最低传输比特率信号的数目决定的。
因此，通过如下二点而将数字信号容易地加入到传输信号中：即将数字信号编成独特的公共帧格式，然后经由独特的一步复用过程将该公共帧的数据字直接插入到该传输信号格式中的适当的数据字“组”中。还用一步分离处理取出数字信号，即选择适当“组”的数据字，然后反变换该字“组”以再构成特定的数字信号。
本发明将在下列图中和详细叙述中得到更充分地理解。
图1用简化的方框图的形式表示采用本发明的具体实施方案的传输系统安排;
图2用简化方框图形式描述在图1中示出的数据线路模块（DLM）和交叉器和去交叉器（IDM）模块;
图3示出在本发明所用的图2的DLM中的一般信道帧格式;
图4示出本发明用于DSI信号的数字线路单元（即图2中的DLU-1）中的信道帧格式;
图5示出本发明用于图2的DLU-1C中的DSIC信号的信道帧格式;
图6示出本发明用于图2的DLU-2中的DS2信号的信道帧格式;
图7示出本发明用于图2的DLU-3中的DS3信号的信道帧格式;
图8示出图2的IDM生成的本发明的互连信号（IS）格式;
图9用简化方框图形式表示在图2的DLM中用的DLU-1的细节;
图10用简化方框图形式描述图9中的SYFR同步器-去同步器中所用的SYFR同步器细节;
图11用简化的方框图形式表示出图10的SYFR同步器中所用的帧格式形成器的细节;
图12用简化的方框图形式描述图9的SYFR同步器-去同步器中所用的SYFR去同步器的细节;
图13用简化的方框图形式表示出图12的SYFR去同步器中所用的分离器的细节;
图14用简化方框图的形式表示出图9的DLU-1中用的复用器/分离器和开关（MS-1）的细节;
图15用简化方框图的形式表示出图2的DLM中用的DLU-1C的细节;
图16用简化的方框图形式描述图15的DLU-1C中所用的MS-1C的细节;
图17用简化方框图形式表示出图2的DLM中所用的DLU-2的细节;
图18用简化的方框图形式描述图17的DLU-2中所用的MS-2的细节;
图19用简化方框图形式表示出图2的DLM中所用的DLU-3的细节;
图20用简化的方框图形式描述图19的DLU-3中所用的MS-3;
图21用简化的方框图形式表示出图2中所用的IDM的细节;
图22用简化的方框图形式描述图2中所用的加入/取出单元的细节;
图23用简化的方框图形式表示出图22的加入/取出单元中所用的加入/取出模块的细节。
本发明试图用于组合许多一种或多种例如DS1，DSIC，DS2或DS3这样的数字信号，或者是其组合，以便简化高容量传输。据此，图1中所示的是一种传输安排的例子，在其中，可以很好地使用本发明的具体实施方案。为此目的，所示出的是称为近端组合终端的101-1到101-N和称为远端组合终端的102-1到102-N。组合终端101和102中的每一个都包括数字线路模块（DLM）和交叉器和去交叉器模块（IDM），并且能够组合具有一种或多种数字传输比特率的复杂的一个或多个例如DS1，DSIC，DS2或DS3的数字信号，或者它们的组合，以形成互连信号（IS）。该互连信号是从终端101供给传输系统103的以及从终端102供给传输系统104的。相反地，从传输系统103和104也分别地向组合终端101和102提供一个IS传输信号。组合终端101和102将进入的IS信号转换为一些适当的数字信号，这点将在下文叙述。从传输系统103输出的IS信号提供给加入/取出终端105-1到105-N。加入/取出终端105的IS信号输出通过传输系统107提供给相应的加入/取出终端106-1到106-N。类似地，加入/取出终端106的IS输出也通过传输系统107提供给相应的加入/取出终端105。
虽然示出了N个加入/取出终端，但应知道，某些传输路径可以不包括中间的加入/取出终端，而另一些路径可以包括若干个加入/取出终端。这就是说，某些组合终端可通过一个传输系统直接连到另外的组合终端，而某些终端可以通过一个包含一个或多个中间加入/取出终端的传输路径而互连。在每个加入/取出终端处，在一予定的集合中的一个或多个数字信号，即DS1，DSIC，DS2或DS3，或者他们的组合，可以按所要求的独特的一步复用方案而很好地加入和/或取出，这要在下文叙述。
组合终端和加入/取出终端相互连接起来的传输系统可以是能进行复用的一种已知的安排，如果需要的话，这种安排能够对更高容量传输复用若干个IS信号。更可取的是，光波系统更合用于传输复杂的组合的IS信号。
图2用简化的方框图的方式表示出一个数字线路模块（DLM）的例子，即DLM201，以及它和交叉器和去交叉器模块（即IDM202）的关系。如上指出，DLM用于把具有一个或多个数字传输比特率的许多一个或多个数字信号，按照本发明的方式安排到公共帧格式中，以便使将信号组合成传输用的IS信号的过程得以简化。
一个IS信号帧格式的例子示于图8中。该IS信号帧格式包括许多数据字（本例中为84）和一些其他字（本例中为4个称为额外的字），他们按一给定的形式交错在一起。每个字包括予定的比特数（本例中为16），并且是有一给定格式的（本例中是按并行字格式）。然而，应知道，也可以应用不同的比特数和/或应用串行字格式。在IS格式中，每个数据字与所要组合的最低传输比特率信号（本例中是DSI信号）有予先确定的关系。就是说，一个数据字包括等价于一个DS1信号的数据。这样，在这一例子中的IS信号格式，试图去包括直到84个等价的DS1信号。因此要组合的等于84个等价的DS1信号的任何组合的数字信号可以被DLM很好地接纳。要结合的信号可以全是DS1信号，全是DSIC信号，全是DS2或全是DS3或者它们的组合，但总是等于84个等价的DS1信号。如果已知的那样，DSIC包含二个DS1信号，DS2包含4个DS1信号，DS3包含28个DS1信号。指示等价的DS1信号的理由是因为DSIC，DS2和DS3信号也包括数据以外的其他比特，一般来说是额外比特。
返回到图2，本例中，DLM201包括203，204和205等单元，他们中的每一个能容纳28个等价的DS1信号。这样，在本例中，单元203包括一些所谓数字线路单元（DLU），以容纳DS1信号（即DLU-1），DSIC信号（即DLU-1C）和DS2信号（即DLU-2）。每一个DLU-1单元容纳4个DS1信号，每个DLU-1C容纳2个DSIC信号，而每个DLU-2容纳一个DS2信号。这样，在本例中，单元203包括3个DLU-1单元用以与12个DS1信号接口，3个DLU-1C单元用以与6个DSIC信号（等价于12个DS1信号）接口和1个DLU-2单元用以与一个DS2信号（等价于4个DS1信号）接口。单元204和205中每一个包括一个DLU-3单元，容纳单个DS3信号。DS3信号等价于28个DS1信号。因此，本例中DLM201是84个等价的DS1信号和IDM202的接口。
按照本发明的方式，每个DLU将相应的数字信号按排成独特的单个公共帧格式。该基本的帧格式称为信道帧，并在图3中广义地表示出。如图所示，在本例中（不应看作是本发明的有限范围），信道帧包括多个比特集合，即集合Ⅰ，Ⅱ，Ⅲ和Ⅳ，每个集合有208比特。集合Ⅰ，Ⅱ，Ⅲ和Ⅳ中每一个，包括予先确定的若干数据比特位置和予先确定的若干其他比特位置（一般来说是额外比特）。这样在集合Ⅰ中有197个数据比特位置，10个成帧比特位置和1个奇偶检验比特位置。在集合Ⅱ和Ⅲ中有201个数据比特位置，2个塞入检验比特位置（C1和C2），4个通信比特位置和1个奇偶检验比特位置。在集合Ⅳ中有201个可能的数据比特位置，2个塞入检验比特位置（C1和C2），4个保留比特位置和1个奇偶检验比特位置。塞入检验比特C2不用于DS3信号。集合Ⅳ中二个可解的比特位置用作塞入比特位置，它可以是数据或DS1，DSIC和DS2信号的塞入比特。对DS3信号只有一个塞入比特位置。这样在此例中，公共信道帧包括832比特位置，并有足够的数据比特位置去容纳具有最高传输比特率的数字信号（即DS3信号）。应注意到，额外比特分布在信道帧格式的各集合之中，而且是在每个集合的第一个字中。这就容易恢复额外比特和数据比特。然而，内行的人很显然会知道，同样可以使用其他的额外比特分布方案。在一信道帧中所用的数据比特位置数取决于要格式化的具体信号。在本例中，DS1信号使用773个数据比特位置，DSIC信号用789个数据比特位置DS2信号用790个数据比特位置，而DS3信号用799个数据比特位置。未使用的比特位置可按需要用于其他目的，如可用来提供一个数据信道或一个附加的端到端的通信信道。
在一个公共信道帧间隔中所使用的信道帧数，是根据特定信号中等价的DS1信号数目而予先确定的关系决定的。本例中，在每个公共信道帧间隔中，DS1信号使用一个公共信道帧。例中的公共信道帧间隔为0.5毫秒（此为用于DS1信号的信道帧重复率的倒数，而此重复率是DS1正常的8KHz或2KHE帧重复率的约数）。应注意到，同样可以对DS1信号使用其他的信道帧重复率如4KHz和8KHz。确实，如果需要或方便的说，信道帧重复率可选为非整数值。如果使用的重复率不是2KHz，DSIC，DS2和DS3信号用的信道帧重复率必须相应地调整。每个公共信道帧间隔中，DSIC信号使用2个信运帧，DS2使用4个信道帧，而DS3使用28个信道帧。在这中一具体实施方案，如此后所述，在每个公共信道帧间隔中的信道帧数目是用一不同的但与每个信号所用的有关的帧重复率获得的。特定信号的重复率是由该特定信号中等价的DS1信号数和DS1信号的信道帧重复率决定的。这样，例中DS1的信道帧重复率是2KHz（等价于2KHz×1DSI），DSIC是4KHz（等价于2KHz×2DS1），DS2是8KHz（等价于2KHz×4DS1），DS3是56KHz（等价于2KHz×28DS1）。每个信道帧可看作包含有多个数字字，而每个数字字有一予定数目比特，本例中，每个字有16比特。如此，每个集合有13个字，每个帧有52个字，即总共832比特。虽然在本例中信道帧包含832比特位置，如果需要的话，显然可以应用具有不同比特数的其他安排。然而应注意到，信道帧中的比特数是与信道帧重复率有关的。例如，如果信道帧中的比特数减半的话，则信道帧重复率应加倍。
返回到图2。从要组合的数字信号所形成的信道帧来的信息被按一规定顺序提供给IDM202，以便交错成图8的IS帧格式。在这个具体实施方案中，16比特数字字是通过许多电路路径按予定的6.656Mb/秒比特率串行提供的。203，204和205单元中的每一个提供7个电路路径，总共21个路径，每个电路路径在每个IS帧中提供4个16比特字。对于与4个DS1线接口的DLU-1，序列是从4个DS1帧中的每一个按所示顺序提供一个16比特字。这样，从相应于DS1（1），DS1（2），DS1（3）和DS1（4）的信道帧来的数字字是以6.656Mb/秒速率串行供给IDM202。对于DLU-1C，从相应于2个接口的DSIC信号的帧提供16比特的数字字，在本例中按先从DSIC（1），然后从DSIC（2），然后从DSIC（1），然后再从DSIC（2）取一个字的顺序取字，直到来自相应的信道帧的全部字都转送给IDM202为止。一种替换方案是先从DSIC（1）取二个字，然后再从DSIC（2）取二个字。对于DLU-2，从相应的信道帧以6.656Mb/秒的速率按所示提供16比特字。类似地，对于DLU-3，从相应的信道帧在7个电路路径上按图2所示的从一个电路路径到一个电路路径的顺序提供16比特字。就是说，按顺序将一个字供给7条电路路径中的每一个，即29-35（图2），然后按顺序将另一个字供给7条电路路径中的每一个，即36-42，如此等等，直到在互连信号帧间隔中将28个字供给IDM202为止。对DS3的一个替代方案是按顺序提供4个字给每条电路，即字29-32到第一个电路路径，字33-36到第二个电路路径，字37-40到第三个电路路径等等。
在此例中，IDM202将来自DCM201的半行数据字转换为并行字形式，并且将它们插入图8的IS帧格式中的数据字位置中。以后将结合图21加以说明。
将数据字插入IS帧格式中，以便将从一特定输入信号的信道来的数据字按一规定模式“编组”。在此例中，IS帧格式包括下列数据字：数据字1-12，其中每一个对应一个单独的DS1信号;数据字13和15，对应于一特定的DSIC信号，数据字14和16    17和19，18和20，21和23，22和24也分别对应于一特定DSIC信号;数据字25-28对应于一特定的DS2信号;数据字29-56对应于一特定的DS3信号;数据字57-84对应于另一个DS3信号。这样，在IS帧格式中的数据字1是一个对应于一特定的DS1信号的“组”，单独的数据字2-12也是如此。类似地，数据字13和15是对应于特定DSIC信号的“组”，数据字14和16，17和19，18和20，21和23，22和24也是如此。数据字25-28是对应于一个DS2信号的组。数据字29-56是对应于一特定的DS3信号的一个组。最后，数据字57-84是对应另一特定DS3信号的一个组。在本例中，IS帧重复率是104KHZ，而从IDM202输出的IS信号是按需要为发送目的而以146.332Mb/秒的速率供给一传输系统的。这样，IS信号重复的帧间隔大约是9.615微秒。
在接收方向，IDM202接收一例如类似于上述的用于发送方向的IS信号，接收的IS信号的数据字被去交叉，即从IS信号数据字位置提取出来，并按图2所示的顺序以6.656Mb/秒速率供给DLM201中相应的DLU。单独的DLU对6.656Mb/秒速率信号去同步（去格式化）并且按如下所述的将相应的DS1，DSIC，DS2和DS3信号供给发送级。
图9以简化的方框图形式表示出图2的DLU-1的细节。虽然为了叙述的简洁按双向表示了电路路径，但应知道，对每一个传输方向都可以使用分开的电路路径，并且为简化二个传输方向做出适当的连接，内行的人对这些是很清楚的。如图9所示，很有益处地使用DLU-1去对最多4个独立的DS1信号进行接口。相应地示出的是用于与进入和出去的DS1数字信号接口的数字信号接口（DST）单元901-1，901-2，901-3和901-4。DS1901中的每一个都包括：用于恢复1.544Mb/秒时钟信号的锁相环，双极到单极及单极到双极的转换器，用于均衡增益和/或迟延畸变的均衡器，性能监视设备，DS1环回维护设备等等。这种用于对进入和出去的DS1数字信号接口的DS1单元在技术上大家都是知道的。DSI901-1到DSI901-4每一个都提供一DSI单极信号和一恢复的1.544Mb/秒时钟信号相应的同步器和去同步器（SYFR）单元902-1到902-4。类似地，将从SYFR902-1到SYFR902-4来的重建的单极DS1信号加给相应的DSI901-1到DSI901-4，以便转换为双极PCM并加到一输出的DSI传输线上去。
如下将述，每个SYFR902包括一同步器和去步器，同步器用于按照本发明的方式将DS1信号格式化为图4所示的独特的DLU-1信道帧格式;去同步器用于对数据字去格式化，这些数据字是从与图4的独特的DLU-1信道帧格式中的DSI信号相对应的IS帧格式来的。
复用器/分离器和开关（MS-1）单元903按一预定的顺序将来自SYFR902-1到902-4数字字加到IDM202（图2）。在本例中，按顺序从每个SYFR902中取出16比特数字字并按串行方式，以6.656Mb/秒的速率加给IDM202。类似地，MS-1903将从IDM202按收的16比特数字字加给SYFR902-1到SYFR902-4中相应的一个用以从信道格式去除格式化。
图10以简化的方框图形式表示出图9的SYFR902中用的SYFR同步器的细节。应注意到，除开时钟速率，信号帧格式中用的数据比特数和格式中的塞入比特S1和S2的位置不同之外，在每个DLD单元中，即在DLU-1，DLU-1C，DLU-2和DLU-3中，SYFR同步器基本上是一样的。
相应地，图10表示的是缓冲存贮器1001，从相应的DSI向它提供进入的单极数字信号和联合时钟信号。进入的时钟信号也提供给写计数器1002。为将进入的数字信号以进入的线路速率（对DLU-1的DS1是1.544Mb/秒）写入存贮器，写计数器1002将写地址供给缓冲存贮器1001。同时加到缓冲存贮器1001的是从相应的MS单元获得的系统时钟（SYS    CLOCK）。为了以系统时钟速率（对DLU中的DS1为11.664Mb/秒）读出存贮的信息，该计数器1003将读地址送给缓冲存储1001。更高的系统时钟速率可供额外比特的插入和比特塞入。比特塞入是用于防止缓冲存贮器1001溢出。为此，相位检测器1004对从写计数器1002和该计数器1003的相位输出有响应，以便按众所周知的方式产生一塞入要求，该塞入要求依赖于写和读地址与一予定门限的关系。这一塞入要求提供给帧格式器1005和可编程序的帧时标发生器1006。
简单参照一下图4，塞入比特是S1和S2，至于他们是数据还是塞入比特的指示分别包含在比特C1和C2中。在本例中，对于此比特是塞入比特还是数据比特执行多数判决。这样，一个塞入比特是由图4的集合Ⅱ，Ⅲ和Ⅳ中相应的C比特（C1或C2）位置中的2个或全部逻辑“1”指出的。而数据比特是由2个或全部逻辑“0”指出的。对于正常工作，S1是一塞入比特，如同由集合Ⅱ，Ⅲ和Ⅳ中的2个或全部C1比特是逻辑1所指出的那样;而S2是数据比特，如同由集合Ⅱ，Ⅲ和Ⅳ中的2个或全部C2比特是逻辑0所指出的那样，当多于某一予定（写和读相位之间）门限的数据正写入缓冲存贮器1001时，S1和S2都是数据比特（C1和C2是2个或全部为逻辑0）。当少于门限的数据正被写入时，S1和S2都是塞入比特（C1和C2都是2个或全部为逻辑1）。
可编程序帧时标发生器1006对来自MS单元的系统时钟起响应，也对一预置的DLU型信号起反应，产生一个时标信号以便去获得所要求的信道帧格式。为此，一个禁止读信号被加到读计数器1003，用以在非数据要被读到帧格式器1005时，禁止从缓冲存储器1001中读取数据。将缓冲存贮器1001来的数据，经电路路径1008的端到端通信比特和经电路路径1009的保留比特的信息送到帧格式器1005。根据从可编程序帧时标发生器1006来的时标信号和从相位检测器1004来的塞入要求信号，帧格式器1005产生独特的公共信道帧格式。
帧格式器1005的细节以简化方框图形式示于图11。示出的是复用器1101，成帧型式寄存器1102，端到端通信寄存器1103，保留比特的信息寄存器1104，C比特寄存器1105和C比特发生器1106。C比特发生器1106对塞入要求信号起响应，根据相应的塞入比特，S1或S2是塞入比特还是数据比特而产生出适当的C比特模式。根据从时标发生器1006（图10）来的时标信号，复用器1101将成帧型式比特，端到端通信比特，保留比特和C比特与图4所示的数据复合（也即插入）到一起。
返回到图10，单元1007执行奇偶检验计算，并在图4所示的可编程序帧时标发生器1006控制下，插入奇偶校验位。在本例中，从信道帧格式中前一比特集合的比特17到后续比特集合的比特15计算奇偶校验位。将独特的公共信道帧格式中汇编的数据送给相应的MS。
对于DS1信号，信道帧格式如图4所示，它是在帧时标发生器1006控制下得到的。为此，在成帧型式被从寄存器1102（图11）插入到比特1-10期间，该计数器1003对集合Ⅰ中的比特1-14和16封住的。可以使用任何需要的成帧型式。在本例中，型式是1111010000。不使用比特位置11-14。一个DS1数据比特插入于比特15，一个奇偶校验位插入于比特16。集合Ⅰ的比特17-208是DS1数据。在集合Ⅱ和Ⅲ中，也禁止计数器1003在比特1-14和16时读数据，在此期间，塞入指示比特C1和C2分别插入于比特1和2，而端到端通信比特插入于比特3-6。不使用比特位置7-14。一奇偶校验位插入于比特16。DS1数据还是插入于比特15和17-208。在集合Ⅳ中，至少在比特1-13时封住该计数器1003，并且根据塞入指示而在比特14和15时封住它。如果比特14和/或15是塞入比特，应适当地封住该计数器1003。塞入指示比特C1和C2分别插入于比特1和2，保留比特信息插入于比特3-6。不使用比特7到13。同样，比特16是奇偶校验位，而比特17-208是DS1数据。这样，如果二个塞入比特都是数据比特的话，则DS1信号在信道帧中使用773个/可用的数据比特位置。
在本例中，DLU-1信道帧重复率是2KHZ，它是从相应的MS提供给可编程序帧时标发生器1006的SYFR    SYNC信号。
图12以简化的方框图形式示出图9的SYFR 902中用的SYFR去同步器的细节。相应地，对DS1信号而言，信道帧格式中的进入数据是由IDM 202（图2）提供给MS-1（图9），再依次给成帧器1201。系统时钟也是从MS-1提供给成帧器1201，时标发生器1202，写计数器1203和缓冲存贮器1204。本例中，DS1信号的系统时钟是1.664Mb/秒。类似地，SYFR同步信号（对DLU-1应用而言，它是2KHZ）也是从成帧器1201提供定时发生器1202。
成帧器1201按众所周知的方式在每一信道帧（图4）的开始形成10比特成帧型式（在本例中为1111010000）。在奇偶校验位校验单元1205中，计算成帧数据的奇偶校验位的检验差错。还有，奇偶校验位是从信道帧格式中前一比特集合的比特17到后续比特集合的比特15计算的。如果检测到奇偶性差错超过某一预定差错门限时，则发布一个奇偶校验位异常状态。如果比规定的限度更经常出现奇偶校验位异常状态，则发出告警和/或起动一保护开关。在分离器单元1206中分离（即提取）信道帧数据，以获得DS1信号，端到端通信比特，保留比特和C比特。分离器单元1206的细节示于图13中，并叙述如下。指出塞入比特位置S1和S2（图4）是包含一数据比特还是一塞入比特的填充指示信号是从分离器单元1206送到时标发生器1202的。时标发生器1202对SYFR同步和系统时钟响应，产生出控制分离器单元1206的信号，还对塞入指示器信号响应，以便在塞入比特位置包括塞入比特时产生出禁止读信号。在其他额外比特位置，即成帧，奇偶检验，端到端通信，C比特和保留比特（图4）期间，时标发生器1202也产生禁止写信号。写计数器1203在SYS CLOCK控制下和时标发生器1202产生地址，用以将分离后的数据以系统时钟速率（对DLU-1为1.664Mb/秒）写入缓冲存贮器1204。类似地，该计数器1207在接收的线路时钟控制下产生出地址，用以从缓冲存储器1204中，以线路速率（对DLU-1为1.544Mb/秒）读出所存的数据。写计数器1203和该计数器1207的相位输出送给相位检测器1208。相位检测器1208产生出表示读和写计数器向相位差的信号。该相位差信号提供给锁相环（PLL）1209，1209以大家熟知的方式产生出所要求的1.544Mb/秒的线路时钟。将去同步的数据和线路时钟信号供给一有关的DSI单元，以便转换为双极DS1用于传输。
图13以简化的方框图形式表示出分离器单元1206的细节。相应地，示出分离器1301。供给它的是信道帧格式中的进入信号，在比例中，为如图4所示的DLU-1。图中也示出了存贮端到端通信比特的寄存器1302，存贮保留比特的寄存器1303，存贮C比特的寄存器1304和C比特检验逻辑1305。分离器1301受来自时标发生器1202的时标信号的控制，分离出输入信道帧中的各种比特。这样，参见图4，对于OLU-1中用的DS1信号的信道帧格式，端到端通信比特，即集合Ⅱ和Ⅲ中的比特3-6，存贮在寄存器1302中以便按需使用。类似地，集合Ⅳ中的保留比特3-6存贮在寄存器1303中以便按需使用。目前，保留比特是不用的，但为将来的应用仍然保留着。C比特，即集合Ⅱ，Ⅲ和Ⅳ中的比特C1和C2存贮在寄存器1304中。在逻辑1305中检验C1和C2比特，以确定相应的塞入比特S1和S2是数据比特还是塞入比特，如上面指出的，如果全部3个或2个C1比特或C2比特是逻辑0，相应的塞入比特是数据比特，如果全部3个或2个C1比特或C2比特是逻辑1，相应的比特是塞入比特。为上述的应用而将数据比特/塞入比特指示送给时标发生器1202。
再参照图12和图4中的信道帧格式，时标发生器1202控制写计数器1203，以便抹去额外比特和其他未使用的比特位置，这是通过在这些比特间隔禁止从分离器单元1206写比特到缓冲存贮器1204做到的。这样，写计数器1203禁止写集合Ⅰ，Ⅱ和Ⅲ中的比特1-14和16，集合Ⅳ中的1-13比特，和集合Ⅳ中的S1和S2（当相应的C比特指示出为填充比特时）。结果，只有DS1数据被写入缓冲存贮器1204。然后在读计数器1207的控制下以1.544Mb/S速率读出缓冲存贮器1204中的DS1数据。
图14以简化的方框图形式描述图9中用的MS-1的细节。相应地，表示出的是先进先出（FIFO）寄存器1401，1402，1403和1404，开关1405和时标单元1406。还有，虽然到先进先出寄存器1401-1404以及开关1405的电路路径是表示为双方向的，但对内行的人很明显，到电路输入和输出需要适当的连接。
在MS-1的发送方向，从相应的SYFR902同步器单元得到16比特字，它是暂时存贮在FIFOs1401-1404中的。然后，开关1405按一予定的顺序从FIFOs1401-1404中的每一个转换或选择出一个16比特字。也就是，从FIFO1401选一个16比特字，然后从FIFO402选一个，然后从FIFO1403选一个，最后从FIFO1404选一个16比特字。这个顺序不断重复并且按顺序按串行方式以一予定的速率（本例中为6.656Mb/秒）加给IDM202（图2）。
在MS-1的接收方向，从图4的信道帧格式中的IDM202（图2）按半行顺序提供16比特字，并由开关1405将16比特字供给相应的FIFOs1401-1404。从FIFO1401-1404的输出以1.664Mb/秒的DLU-1系统时钟速率供给适当的SYFR902（图9）去同步单元。时标单元1406对IDM时钟信号（本例中为6.656Mb/秒）和信道帧同步信号CFSYNC（本例中为2KHZ）响应，以产生出DLU-1系统时钟（为1.664Mb/秒）和SYFR同步（为CF同步的变型，对DLU-1而言为-2KHZ信号）。
图15以简化的方框图形式表示出用来与图2的DLM201中的最多2个DSIC信号接口的DLU-1C细节。还是这样，为了叙述的简洁而把电路路径按双向表示，然而对于内行的人都明白，对发送和接收方向需要适当的连接。相应地，示出数字信号接口（DSI）单元1501和1502，SYFRs1503和1504以及复用器/分离器和开关（MS-1C）1505。DLU-1C用来将最多2个DSIC进入信号与IDM202（图2）接口。DSIs1501和1502中每一个都包括用于恢复3.152Mb/秒DSIC时钟信号的锁相环，一双极到单极及单极到双极变换器，一用于均衡增益和/或迟延畸变的均衡器，性能监视设备，DSIC环路维护设备等。这些数字信号接口在技术上是熟知的。在接收方向，用DSI1501和1502将DSIC    PCM信号转换为单极性并恢复3.152Mb/秒的DS1C时钟信号。单极性DS1C信号和时钟是从DSI1501和DSI1502分别提供SYFR1503和SYFR1504的。在发送方向，每个DSI将单极重点的DSIC信号转换为22极性，并以3.152Mb/秒速率将DS1C信号供给适当的输出传输线。
SYFR1503和1504每一个都包括一同步器和去同步器，它们在结构和使用上都与图10到图13所示的以及上面所述的与DLU-1相关的同步器与去同步器基本相同。不同之处只是该同步器将DS1C信号格式化为图5的信道帧格式，该去同步器将图5的信道帧格式去格式化，以获得重建的单极性DS1C信号，SYS时钟信号和SYFR同步信号。从图5中注意到，与DS1信号相比，DS1C数据要求在信道帧格式中传用附加的数据比特位置，并且塞入比特位置S1和S2是集合Ⅳ的比特10和11。还有，如果塞入比特是作为数据比特时，则DS1C信号在信道帧格式中使用789个数据比特位置。
在这个例子中，DLU-1C的系统钟信号是3.328Mb/秒，而SYFR同步是4KHZ。这样，就会看出DLU-1C的系统时钟和SYFR同步是DLU-1速率的二倍。结果在0.5毫秒的每个公共信道帧期间，对每个DS1C线产生2个信道帧。
在发送方向，MS-1C1505按一予定顺序将SYFR1503和1504来的16比特数字字提供给IDM202（图2）。为此目的，从SYFR1503提供一16比特数字，然后从SYFR1504提供一16比特字。重复这个顺序，把从DLU-1C来的16比特字按半行形式以6.65Mb/秒速率供给IDM202（图2）。一个替代的方案是从SYFR1503提供二个16比特字，然后从SYFR1504提供二个16比特字，然而，这种顺序是在接收方向使用的。
在接收方向，MS-1C    1505将从IDM202收来的如图5中所示的DLU-1C信道帧格式中的16比特数字字供给SYFR1503和1504。还有，重复的顺序是一个16比特数字字到SYFR1503，然后一个16比特字到SYFR1504：就是说，将16比特字交替地供给与指定给DLU-1C的二个DSIC信号相关的SYFR之一。还有，一替代方案是提供二个16比特字到SYFR1503，然后提供二个16比特字到SYFR1504。
图16以简化的方框图形式示出图15的MS-1C1505的细节。相应地，示出FIFOs1601和1602，开关1603和时标单元1604。在发送方向，图5中DLU-1C用的信道帧格式中的16比特数字字，分别从SYFR1503和SYFR1504（图15）加给FIFO1601和FIFO1602的。开关1603按一予定的重复顺序向IDM202（图2）供给16比特数字字，作为一个例子，从FIFO1601来一个字，然后从FIFO1602来一个字。字是按串行形式以6.656Mb/秒的IDM时钟速率顺序提供的。
在接收方向，数字字是按半行形式从IDM202（图2）加给开关1603的，这些数据字是分配给二个DS1C信号和这个具体DLU-1C的IS格式（图8）中的字。其次，开关1603按顺序将这些数字字供给FIFO1601和FIFO1602。这些从FIFO1601和1602来的数字字分别提供给SYFR1503和1504（图15），以便使DLU-1C的信道帧去格式化。
时标单元1604对从IDM202来的IDM时钟和CFSYNC响应，生成DLU-1C的系统时钟和SYFR同步信号。在本例中，DLU-1C系统时钟是3.328Mb/秒，SYFR同步是4KHZ。
对使用以4KHZ速率产生信道帧的每一个DS1C信号的SYFR电路的替代方案，是对每个DS1C信号使用二个SYFR电路，其中每个均以2KHZ速率产生信道帧。
图17以简化的方框图形式描述DLU-2的细节，它产生DS2信号的信道帧格式，并将其连到IDM202（图2）。为叙述的简洁，示出双向电路路径。内行的人都明白，对发送和接收方向需要适当的连接。图中示出的数字信号接口（DSI）1701，SYFR1702和复用器/分离器（MS-2）1703。DSI1701对DC2信号的进入和出去的线路接口，DSI1701包括一用来恢复6.312Mb/秒DS2时钟信号的锁相环，一双极到单极及单极到双极的转换器，一用于均衡增益和/或迟延畸变的均衡器，性能监视设备等。这样的数字接口在技术上是熟知的。在进入方向，DSI1701对按B62S双极格式的进入的DS2信号响应，产生一个6.312Mb/秒的进入DS2时钟信号并将进入的双极信号转换为单极。然后，单极DS2信号和时钟提供给SYFR1702。在出去的方向，DSI1701对从SYFR1702来的DS2时钟信号和单极DS2数据起响应将数据转换为B6ZS双极格式，以便在输出线上传输。
在结构和使用上SYFR1702与图10到13所示的及上述的和DLU-1有关的SYFR基本相同。不同之处仅仅是，SYFR同步器将进入的DS2信号格式化为图6所示的信道帧格式，SYFR去同步器对图6所示的信道帧格式去格式化以获得重建的单极DS2信号，系统时钟信号和SYFR同步信号。从图6的DLU-2信道帧中注意到，与图4所示DLU-1的DS1信号相比，DS2数据要求使用附加的数据比特位置，并且塞入比特位置S1和S2是集合Ⅳ（图6）的比特9和10。如果塞入比特是数据比特，则DS2信号是信道帧格式中使用790个数据比特位置。
在本例中，DLU-2系统时钟是6.656Mb/秒，SYFR同步是8KHZ。这些速率是DS1信号的DLU-1速率的4倍。因此，在0.5毫秒的每个公共信道帧间隔中，产生4个DS2数据的信道帧，这相当于4个DS1信道帧。
在发送模式中，MS-21703以6.656Mb/秒IS速率按串行方式向IDM202（图2）提供16比特数字字。在按收模式中，MS-2    1703将从IDM202接收的16比特字按半行方式送给SYFR1702，以便将IS格式（图8）中分配给该DLU-2的字位置去格式化。
图18以简化的形式示出图17的MS-2    1703的细节。相应地示出FIFO    1801和时标单元1802。还有，在发送方向，从SYFR    1702（图17）获得的图16的DLU-2信道帧格式中的16比特数字字按半行方式以6.656Mb/秒速率经由FIFO    1801送给IDM202（图2）。在接收方向，从IDM202（图2）获得16比特数字字，并按半行形式以6.656Mb/秒IS的速率送给FIFO1801，再依次送给SYFR1702（图17）以便去格式化时标单元1802对IDM时钟和CF同步信号响应，产生出6.656Mb/S的DLU-2系统时钟和8KHZ的SYFR同步信号。
对使用一个以8KHZ速率产生信道帧的DS2信号的SYFR电路的替代方案，是使用4个SYFR电路，其中每一个以2KHZ速率产生信道帧。
图19以单化的方框图形式表示出图2的DLU-3的细节，它用于将DS3信号接口到IDM202（图2）。相应地，示出DSI1901，SYFR1902和复用器/分离器开关（MS-3）1903。如同其他的DLU一样，DSI1901将进入的DS3信号接口到SYFR1902，将从SYFR1902出去的DS3信号接口到传输线。DSI1901包括用于恢复44.736Mb/秒的DS3时钟信号的锁相环，一双极到单极及相反变换的转换器，一均衡增益和/或迟延畸变的均衡器，性能监视设备等。这样的数字接口在技术上是熟知的。在进入方向，DSI1901将按B3ZS编码的双极性格式的DS3信号转换为单极性，并提取44.736Mb/秒的DS3时钟信号。DSDS3单极性数据和时钟加到SYFR1902。在出去方向，DSI1901将从SYFR1902来的DS3单极性数据转换为按B3ZS编码的双极性格式，并以44.736Mb/秒速率将重建的DS3信号送给适当的传输线。
SYFR1902与图10到13所示的及上述的与DLU-1有关的SYFR基本相同。不同之处仅仅是SYFR1902同步器将进入的DS3单极信号格式化为图7所示的DLU-3信道帧格式，SYFR去同步器对图7的DLU-3信道帧格式去格式化，以获得重建的单极DS3数据，系统时钟信号SYFR同步信号。从图7注意到，与DS1，DS1C和DS2信号相比，DS3数据要求使用附加的数据比特位置，并且只在集合Ⅳ（图7）的比特8处使用一个塞入比特S。此外，只使用5个塞入指示比特。这样，当5个C比特（3个C1和2个C2）中的3个或多于3个是逻辑1时，则S比特是塞入比特，当3个或更多的C比特是逻辑0时，则塞入比特S是数据比特。未用的C比特（集合Ⅳ中的C2）和集合Ⅳ中未用的比特位置7，可按要求用做附加的数据信道或附加的通信信道，或者可并入集合Ⅳ中的保留比特空间。使用5个C比特和正的塞入比特保证更高比特率的DS3信号有更大的精确性。如果塞入比特是数据比特，DS3信号在信道帧格式中使用799个数据比特位置。
在本例中，DLU-3系统时钟是46.592Mb/秒，SYFR同步是56KHZ。结果，在0.5毫秒的每个公共信道帧期间，产生28个DS3数据的信道帧，这相当于28个DS1信道帧。
在发送方向，从SYFR1902来的16比特数字字，通过7个电路路径送给IDM202（图2）。7个电路路径中的每一个都以6.656Mb/秒的IDM时钟速率提供字。如图2所示，16比特字是按一规定顺序经由MS-31903提供的。在接收方向，按规定的顺序经由7个电路路径串行地将IS格式（图8）中分配给DLU-3的数据字位置的16比特字，从IOM202送给MS-31903。MS-31903把从7条线路来的16比特字复用为单一的半行信号，并将其从46.592Mb/秒的SYS    CLOCK速率加给SYFR1702以便去格式化。对使用7个电路路径的一个替代方案是使用一条电路路径，它以46.592Mb/秒的速率从MS-3    1903和到MS-3    1903传送16比特字。
图20以简化的方框图形式示出图19的MS-3    1903的细节。示出的是开关2001，FIFO    2002到2008，和时标单元2009。在发送方向，将SYFR    1902中形成的信道帧（图7）的16比特数字字加到开关2001，再由它按顺序将16比特字传送给FIFO    2002到2008。这样，作为例子，将DLU-3信道帧的第一个16比特字送给FIFO    2002，第二个字送到FIFO    2003，第三个字到FIFO    2004，第四个字到FIFO2005，第五个字到FIFO    2006，第六个字到FIFO2007，最后的第七个字到FIFO    2008。在公共信道帧间隔期间，这个顺序，即给FIFO    2002-2008中的每一个加一个16比特字，对于全部DLU-3信道帧中剩余的字来说是重复的。数字字为6.656Mb/秒的IDM时钟速率从FIFO    2002-2008输出到IDM    202（图2）。
在接收方向，DLU-3信道帧的16比特数字字是从IS格式中分配给该DLU-3的字位置，经由IDM202（图2），以6.656Mb/秒的IDM时钟速率加给相应的FIFO    2002-2008。其次，开关2001将FIFO    2002-2008输出的字按串执形式的46.592Mb/秒的系统时钟速率供给SYFR    1902去同步器，以便去格式化。再者，转换顺序是按予定的从FIFO    2002的输出开始到FIFO    2008的顺序取16比特数字字。
时标单元2009对IDM    CLOCK和CF    SYFR信号响应，产生出46.592Mb/秒的DLU-3    SYS    CLOCK和56    KHZ/秒的SYFR    SYNC。IDM    CLOCK信号提供FIFO    2002-2008的时钟，DLU-3SYS    CLOCK提供开关2001的时钟。
虽然本例中DLU-3的输入和输出顺序是对7个电路路径中的每一个提供一个16比特字，但是一个替代方案将是按顺序对每条线提供4个字。此外，如果愿意，在0.5毫秒的一公共信道帧期间，为对每个都生成4个信道帧，可按类似于DLU-2的方式使用和安排7个SYFR电路。另一替代方案是在公共信道帧期间使用28个SYFR电路和生成28个分开的DLU-3信道帧。这样，与28个SYFR中每一个相联系的信道帧重复率就是2KHZ。还有的一个替代方案是使用单个电路路径向/从IDM202（图2）提供16比特字。在这样的例子中，字是以46.592Mb/秒速率传输的，应注意到，如果使用3个DLU-3单元，其中每一个通过一个电路路径发送字，总共使用3个电路路径，一个顺序可以是从（到）每个DLU提供一个字，然后从（到）每个DLU提供第二个字，等等，直到提供全部84个字。
IDM202（图2）的细节以简化的方框图形式在图21中表示出相应地示出串行到并行（S/P）（并行到串行（P/S）转换器2101到2121，双时隙交换器（TSI）2122和控制及时标单元2123。虽然为叙述的简洁而将电路路径示为双向的，但对内行的人很明显的是，对发送和接收方向使用合适的电路连接和合适的设备。
在发送方向，从DLM201（图2）中的DLU单元来的数字字，是以6.656Mb/秒的IDM    CLOCK速率通过一电路路径供给串到并（S/P）转换器2101到2121中相应的一个。对DLU-3，从DS3信道帧来的数字字是经7条线供给7个S/P转换器的。本例中，S/P转换器2101-2121将串行字转换为并行字，然后供给时隙交换器（TSI）2122。注意，如果对DLU-3使用单个电路路径，S/P转换器的数目则不同，并且与DLU-3单元有关的S/P转换器用的时标就是46.592Mb/秒，而不是6.656Mb/秒的IDM    CLOCK。TSI    2122包括许多RAM存贮单元，它们提供按予定的变换格式从S/P转换器2101到2121写入16比特字用的，变换格式取决于在控制和时标单元控制上从DLM201（图2）来的混合信号。同时，也是在控制和时标单元2123的控制下从TSI2122读取图8所示的IS中各式中的字。从DLM201（图2）来的数字字写入TSI2122，然后按DLM201中DLU单元类型所决定的予定型式读出。使用TSI，简化了在IS格式中所要求的数据字位置上插入数字字的过程。但是在本例中，TSI2122做了简单的线性变换，即，DLM201来的第一个字被插在IS格式的第一个数据字位置上，并且如此下去直到数据字位置84。这样的TSI单元和按予定的变换格式将数据字写入存贮器和读出数据字，在技术上是众所周知的。例如，见1981年11月3日发给R.P.Abbot等人的美国专利4，298，977，和1977年7月12日发给J.W.Lurtz的美国专利4，035，584。
本例中，DLM201包括3个DLU-1单元，3个DLU-1C单元，1个DLU-2单元和2个DLU-3单元。这样，在图8的IS格式中，以及参考图2，IS数据字1到12每一个包括从12个各自的DS1信号来的一个数字字，IS数据字13-24包括从6个各自的DS1C信号来的数字字，IS数据字25-28包括从相应的DS2信号来的数字字，IS数据字29-56包括从一个DS3信号来的数据字，而IS数据字57-84包括从另一DS3信号来的数据字。4个IS额外字位置是由传输系统根据成帧信息，保护转换信息，告警及其类似的需要而使用的。在数字传输系统中，成帧信息一般用来使接收的信号作帧调整。这样，考虑加到IDM202（图2）上的IS信号经过帧调整，因而单个的数据字位置是容易识别的。IS帧重复速率是104KHZ，而IS信号是以146。432Mb/秒速率输出的。
图22以简化的方框图形式示出加入/取出单元的细节，此单元可以在图1的系统中很好地使用，以便在传输级中，即在DS1，DS1C，DS2或DS3中，加入和/或取出一个或多个数字信号。相应示出的是加入/取出模块220，IDM2202和DLM2203。加入/取出模块2201的细节等于图23并说明如下。用加入/取出模块2201分别从和到IDM2202接收和提供图8的IS格式中适当的数字信号。在结构和操作上，IDM2202与上述的IDM202（图2）是基本相同的。不同之处是关于IS信号所包含的数据字和供给DLM2203及从DLM2203接收的数据字。DLM2203在结构和操作上与上述的DLM201（图2）基本相同。不同之处在于DLU单元，它的使用取决于在指定的终端处要加入和/或取出的混合信号。例如，若要加入或取出DS1信号，则使用适当数目的DLU-1单元。如上面所指出的，一个DLO-1将最多4个DS1信号接口到IDM。类似地，如果要加入或取出DS1C信号，则使用适当数目的DLU-1C单元。每个DLU-1C单元可将多至2个DS1C信号接口到IDM。如果要加入或取出DS2信号，则使用适当数目的DLU-2单元。每个DLU-2单元连接一个DS2信号。如果要加入或取出DS3信号，则使用适当数目的DLU-3单元。每个DLU-3单元连接一个DS3信号。还注意到，按照本发明的方式，独特的IS帧格式（它包括用于每个数字信号的编组IS数据字）使得在一中间端子处加入和/或取出变得容易。直到84个DS1等价信号的任何混合数字信号可以加入或取出。但是如果加入或取出全部84个等效的DS1信号，则该端子应看作一排端子，而不是一个加入/取出端子。由于与生成IS帧格式相联系的独特的一步复用（分离）和与数字信号相连系的IS数据字的编组，在一具体端子处加入和/或取出的特定信号或混合信号是容易改变的。DLM2203只需装备适当的DLU单元和加入/取出模块2201和控制着IS数据字分别对适当的输入和输出IS帧的字隙加进去或取出来的加入/取出模块2201。
图23以简化的方框图形式示出加入/取出模块2201的细节。相应表示的是控制单元2301，时隙变换器（TSIS）2302，2303，2304，2305，2306和2307和数字选择器2308，2309和2310。TSIS2304，2305和2307及数字选择器2309和2310，在控制单元2301的控制下，按第一个传输方向分别向和/或从IS信号加入和/或取出数据字。类似地，TSIS2302，2303和2306及数字选择器2308和2310，也在控制单元2301的控制下，按第二个传输方向分别向和/或从IS信号加入和/或取出数据字。在控制单元2301的控制下，为了从TSIS    2306和2307，并因此从第一和第二传输方向中传输的IS信号中，取出相应的数字信号，数字选择器2310选取，也即获得IS数据字，以便加到IDM2202（图22）上。类似地，数字选择器2308从TSI2303选择出相应于一个数字信号或多个信号的IS数据字，这些信号是要加入（即组合）到从TSI2302来的正在第二个传输方向传输的那些信号中去的。此外，控制选择器2308不去选择要取出的数字信号的IS信号中的数据字。数字选择器2309从TSI2305选择相应于一个数字信号或多个信号的IS数据字，这些信号是要组合（即加入）到从TSI2304来的正在第一个传输方向传输的那些信号中去的。此外，控制选择器2309不去选择要取出的数字信号的传输信号中的数据字。TSI2304用来对第一个传输方向上进入的IS信号的数据字位置中的IS数据字进行置换，以使得在取出字之后，在IS信号中剩余的字处于适当的数据字位置，以便提供给数字选择器2309。类似地，TSI2305用来对要加入的字的数据字位置进行置换，以使其处于要传输的IS信号的适当的字位置，并顺次地送到IDM2202（图22）。可能需要进行时隙置换，例如，由于要加入第一个传输方向的数字信号占据了与已在第一个传输方向传输的数字信号相同的时隙或数据字位置。TSI2302和2303用于在第二个传输方向上实现类似的功能。用TSIs2307和2306交换分别从第一个和第二个传输方向取出的数据字的字位置。还有，当从二个传输方向取出的数据字占据了IS信号格式中相同的数据字位置时，以及为了将字插入已经加给IDM2202（图22）（它相当于图22的DLM2203中的DLU单元）的IS信号的数据字位置时，需要置换时隙。TSIs2303和2305对要加入的IS数据字实现类似的功能。这些数据字必须加入到有空的IS信号格式中，并加到分配给加入信号的相应组的数据字位置，以便传到远程终端。TSIs也实现IS信号的时间调整。这个时间调整一般是使用TSIs2302到2307中的存贮单元做为缓冲存贮器而实现的。进入TSIs2302-2307和从TSIs2302-2307出来的数据字的变换是在控制单元2301的控制下，以众所周知的方式实现的。使用数字选择器是因为数据字是成组加入或取自各组中的IS信号的重复帧的，如上所述，各组中有不同数目的数据字，这取决于要加入或取出的具体数字信号。
在使用本发明的具体系统操作中，所用的端机最初是由技工为了对分配给该端机的适当数字信号接口而设置的。一旦设定，就企望该系统在某个扩展的时间段中保持一具体的结构。如果需要，可修改该结构以满足业务的改变和/或增加的要求。还企望，将来系统结构的配置和/或改变将通过操作支持系统和本地微处理机提供的信息的控制而自动实现。自动的系统设定或其变化所用的控制信息可在IS信号格式的额外数据字位置体送。
此处必须知道，前面揭示的仅仅是本发明的原理，本领域的一般技术人员可进行许多修改和变换。

Claims (11)

1、在多个具有一种或多种数字传输比特率的数字信号已组合为一单个传输信号的传输系统中，用于将至少一个数字信号(该信号具有一种或多种数字传输比特率之一)加入传输信号的设备，其特征在于：
在所说的传输信号的一予定的帧间隔期间，从所说的至少一个要加入的数字信号提供予定数目的数字字，并在所说的予先决定的传输信号帧间隔期间，将所说的至少一个要加入的数字信号提供的所说数目的数字字，插入到一个重复的传输信号帧的一组数据字位置中的装置，在所说的组中，用于所说的至少一个要加入的数字信号的所说的数字字的数目，取决于所说的要接入的至少一个数字信号的数字传输比特率和一予先决定的数字信号集合之一的传输比特率之间的关系；和
将所说的至少一个具有数据字的数字信号组来的数据字与所说的传输信号的一个重复帧中的数字字组合的装置，这里所说的至少一个数字信号是加到所说的传输信号的。
2、如权利要求1中规定的本发明，其特征在于：
所说的组合装置包括用于从所说的至少一个要加入的数字信号的
至少一组数据字位置中可控地选择出数据字，并用于从所说的传输信号重复帧中可控地选择出数据字，以便将所说的至少一个数据信号加入到所说的传输信号的装置。
3、如权利要求2中规定的本发明，其特征在于：
所说的组合装置进一步包括用于在所说的传输信号帧的数据字位置中可控地置换数据字的装置。
4、如权利要求1中规定的本发明，其特征在于：
所说的组合装置包括第一个装置，它用于从所说的至少一个要加入的数字信号的至少一组数据字位置中可控地选择数据字，以及用于从要在第一个传输方向传送的传输信号的重复帧中可控地选择数据字以使得所说的至少一个数字信号加到在第一个传输方向传送的传输信号上去的装置。
5、如权利要求4中规定的本发明，其特征在于：
所说的组合装置进一步包括第二种装置，它用于从所说的至少一个要加入的数字信号的至少一组数据字位置中可控地选择出数据字，并用于从要在第二个传输方向传送的传输信号的重复帧中可控地选择出数据字，以使得所说的至少一个数字信号加到在第二个使输输方向传送的传输信号上去。
6、如在权利要求5中规定的本发明，其特征在于：
所说的组合装置进一步包括在电路上与第一种选择装置在一起的第一种和第二种数据字交换装置，所说的第一种数据字交换装置装有已在所说的第一传输方向上传输的传输信号，以便将已在第一传输方向上传输的传输信号重复帧中具有数据字位置的数据字可控地置换，所说的第二种数据字交换装置，装有所说的要加入的至少一个数字信号的数据字，以便将与在第一个传输方向上传输的传输信号的传输信号重复帧有关的数据字位置中的数据字可控地置换。
7、如权利要求6中规定的本发明，其特征在于：
所说的组合装置进一步包括在电路上与所说的第二个选择装置在一起的第三和第四种数据字交换装置，所说的第三种数据字交换装置装有已在第二个传输方向上传输的传输信号，用以将已在第二个传输方向上传输的传输信号重复帧中具有数据字位置的数据字可控地置换，所说的第四种数据字交换装置，装有要加入的至少一个数字信号的数据字，以便将与在第二个传输方向上传输的传输信号重复帧有关的数据字位置中的数据字可控地置换。
8、如权利要求1中规定的本发明，其特征在于：
所说的予先确定的数字信号集合包括一个具有第一个予先确定的传输比特率的数字信号，其中，由于在所说的第一个予定的时间间隔中加入至少一个数字信号而产生的信道帧数，以及在所说的预定传输信道帧期间，对于至少一个数字信号而用提供装置和插入装置插入到所说传输信号重复帧中的数据字数，直接取决于所说至少一个数字信号中等价于第一种传输比特率信号的数目。
9、如在权利要求8中规定的本发明，其特征在于：
所说的第一种传输比特率信号是予先决定的数字信号集合中的数字信号之一，它具有最低的传输比特率。
10、如权利要求9中规定的本发明，其特征在于：
所说的数字信号集合至少包括DS1信号，DS1C信号，DS2信号和DS3信号，其中由所说的提供和插入装置在所说的数据字位置组中插入的数字字数目，对要加入的每个DS1信号是1，对要加入的每个DS1C信号是2，对每个要加入的DS2信号是4，对每个要加入的DS3信号是28。
11、如权利要求8中规定的本发明，其特征在于：
所说的传输信号重复帧包括一予定数目的数据字位置和予定数目的其他字位置，在所说的传输信号帧中予定的数据字位置的数是予先决定的等价于所说的第一个传输比特率信号的数目，其中，所说的提供和插入装置，包括将向那里提供的数字字插入到所说传输信号帧数据字位置中去的装置，其中，数据字位置数量多可以等于预定的等价于第一种传输比特率的信号的数据字位置数。
CN198686105195A 1985-08-26 1986-08-25 包含加入/取出模块的数字传输 Pending CN86105195A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US769,509 1985-08-26
US06/769,509 US4716561A (en) 1985-08-26 1985-08-26 Digital transmission including add/drop module

Publications (1)

Publication Number Publication Date
CN86105195A true CN86105195A (zh) 1987-06-10

Family

ID=25085660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN198686105195A Pending CN86105195A (zh) 1985-08-26 1986-08-25 包含加入/取出模块的数字传输

Country Status (5)

Country Link
US (1) US4716561A (zh)
EP (1) EP0214783A3 (zh)
JP (1) JPS6298836A (zh)
KR (1) KR870002518A (zh)
CN (1) CN86105195A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299460C (zh) * 1992-01-16 2007-02-07 高通股份有限公司 用于格式化传输数据的方法和设备
CN104135350B (zh) * 2003-09-08 2018-02-16 高通股份有限公司 在通信系统中确认反向链路传输的方法和装置

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924459A (en) * 1985-08-26 1990-05-08 At & T Bell Laboratories Digital transmission interconnect signal
US4920534A (en) * 1986-02-28 1990-04-24 At&T Bell Laboratories System for controllably eliminating bits from packet information field based on indicator in header and amount of data in packet buffer
JP2604385B2 (ja) * 1987-08-28 1997-04-30 株式会社日立製作所 ディジタル信号の多重化方法及び装置
US5247518A (en) * 1988-09-02 1993-09-21 Hitachi, Ltd. High-speed ring lan system
DE3831215A1 (de) * 1988-09-14 1990-03-22 Standard Elektrik Lorenz Ag Netzuebergangseinrichtung und fernmeldeendgeraet
GB8905533D0 (en) * 1989-03-10 1989-04-19 Plessey Telecomm Pcm communication system
US5263017A (en) * 1989-03-20 1993-11-16 Fujitsu Limited Digital radio transmission system
US4964095A (en) * 1989-05-12 1990-10-16 Alcatel Na, Inc. Data communication bypass apparatus and method
US5161152A (en) * 1989-12-15 1992-11-03 Alcatel Network Systems, Inc. High-speed synchronous transmission line access terminal
US5005170A (en) * 1990-01-09 1991-04-02 At&T Bell Laboratories Multi-rate multiplexing arrangement efficiently utilizing multiplexed channel bandwidth
JP2865782B2 (ja) * 1990-03-16 1999-03-08 富士通株式会社 非同期伝送用ｃｏｄｅｃ装置
US5691976A (en) * 1992-04-02 1997-11-25 Applied Digital Access Performance monitoring and test system for a telephone network
DE4316493C1 (de) * 1993-05-17 1994-06-16 Siemens Ag Verfahren und Anordnung zum Abzweigen und Einfügen von Digitalsignalen
US5583855A (en) * 1993-11-10 1996-12-10 Fujitsu Limited Add/drop multiplexer apparatus
KR0129608B1 (ko) * 1994-12-21 1998-04-14 양승택 분기 결합 제어장치
JP3442180B2 (ja) * 1995-02-23 2003-09-02 富士通株式会社 アド・ドロップ・マルチプレクス装置
GB2342257B (en) * 1995-02-23 2000-05-24 Fujitsu Ltd Add-drop multiplexers
US5937067A (en) * 1996-11-12 1999-08-10 Scientific-Atlanta, Inc. Apparatus and method for local encryption control of a global transport data stream
US5909175A (en) * 1997-02-28 1999-06-01 Fujitsu Limited Connection switching circuit for ring system
US7397768B1 (en) 2002-09-11 2008-07-08 Qlogic, Corporation Zone management in a multi-module fibre channel switch
US7620059B2 (en) 2003-07-16 2009-11-17 Qlogic, Corporation Method and apparatus for accelerating receive-modify-send frames in a fibre channel network
US7525910B2 (en) 2003-07-16 2009-04-28 Qlogic, Corporation Method and system for non-disruptive data capture in networks
US7463646B2 (en) 2003-07-16 2008-12-09 Qlogic Corporation Method and system for fibre channel arbitrated loop acceleration
US7453802B2 (en) 2003-07-16 2008-11-18 Qlogic, Corporation Method and apparatus for detecting and removing orphaned primitives in a fibre channel network
US7471635B2 (en) 2003-07-16 2008-12-30 Qlogic, Corporation Method and apparatus for test pattern generation
US7684401B2 (en) 2003-07-21 2010-03-23 Qlogic, Corporation Method and system for using extended fabric features with fibre channel switch elements
US7580354B2 (en) * 2003-07-21 2009-08-25 Qlogic, Corporation Multi-speed cut through operation in fibre channel switches
US7430175B2 (en) 2003-07-21 2008-09-30 Qlogic, Corporation Method and system for managing traffic in fibre channel systems
US7792115B2 (en) 2003-07-21 2010-09-07 Qlogic, Corporation Method and system for routing and filtering network data packets in fibre channel systems
US7522529B2 (en) 2003-07-21 2009-04-21 Qlogic, Corporation Method and system for detecting congestion and over subscription in a fibre channel network
US7466700B2 (en) 2003-07-21 2008-12-16 Qlogic, Corporation LUN based hard zoning in fibre channel switches
US7646767B2 (en) 2003-07-21 2010-01-12 Qlogic, Corporation Method and system for programmable data dependant network routing
US7406092B2 (en) 2003-07-21 2008-07-29 Qlogic, Corporation Programmable pseudo virtual lanes for fibre channel systems
US7558281B2 (en) 2003-07-21 2009-07-07 Qlogic, Corporation Method and system for configuring fibre channel ports
US7894348B2 (en) 2003-07-21 2011-02-22 Qlogic, Corporation Method and system for congestion control in a fibre channel switch
US7525983B2 (en) 2003-07-21 2009-04-28 Qlogic, Corporation Method and system for selecting virtual lanes in fibre channel switches
US7447224B2 (en) 2003-07-21 2008-11-04 Qlogic, Corporation Method and system for routing fibre channel frames
US7583597B2 (en) 2003-07-21 2009-09-01 Qlogic Corporation Method and system for improving bandwidth and reducing idles in fibre channel switches
US7573909B2 (en) 2003-07-21 2009-08-11 Qlogic, Corporation Method and system for programmable data dependant network routing
US7630384B2 (en) 2003-07-21 2009-12-08 Qlogic, Corporation Method and system for distributing credit in fibre channel systems
US7512067B2 (en) 2003-07-21 2009-03-31 Qlogic, Corporation Method and system for congestion control based on optimum bandwidth allocation in a fibre channel switch
US7477655B2 (en) 2003-07-21 2009-01-13 Qlogic, Corporation Method and system for power control of fibre channel switches
US7420982B2 (en) 2003-07-21 2008-09-02 Qlogic, Corporation Method and system for keeping a fibre channel arbitrated loop open during frame gaps
US7522522B2 (en) 2003-07-21 2009-04-21 Qlogic, Corporation Method and system for reducing latency and congestion in fibre channel switches
US7480293B2 (en) 2004-02-05 2009-01-20 Qlogic, Corporation Method and system for preventing deadlock in fibre channel fabrics using frame priorities
US7564789B2 (en) 2004-02-05 2009-07-21 Qlogic, Corporation Method and system for reducing deadlock in fibre channel fabrics using virtual lanes
US7930377B2 (en) 2004-04-23 2011-04-19 Qlogic, Corporation Method and system for using boot servers in networks
US7340167B2 (en) 2004-04-23 2008-03-04 Qlogic, Corporation Fibre channel transparent switch for mixed switch fabrics
US7411958B2 (en) 2004-10-01 2008-08-12 Qlogic, Corporation Method and system for transferring data directly between storage devices in a storage area network
US8295299B2 (en) 2004-10-01 2012-10-23 Qlogic, Corporation High speed fibre channel switch element
US7593997B2 (en) 2004-10-01 2009-09-22 Qlogic, Corporation Method and system for LUN remapping in fibre channel networks
US7519058B2 (en) 2005-01-18 2009-04-14 Qlogic, Corporation Address translation in fibre channel switches
US7548560B1 (en) 2006-02-27 2009-06-16 Qlogic, Corporation Method and system for checking frame-length in fibre channel frames

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3665405A (en) * 1970-03-17 1972-05-23 Computer Transmission Corp Multiplexer
US3982077A (en) * 1975-04-07 1976-09-21 International Telephone And Telegraph Corporation Asynchronous multiplexer and demultiplexer combination
US4434485A (en) * 1980-11-13 1984-02-28 Rockwell International Corporation Drop and insert channel bank with reduced channel units
FI64874C (fi) * 1982-05-03 1984-01-10 Nokia Oy Ab Digital multiplexanordning
FR2526614A1 (fr) * 1982-05-05 1983-11-10 Trt Telecom Radio Electr Dispositif de recalage d'informations pour emettre dans un multiplex temporel sortant des informations provenant d'un multiplex temporel entrant
US4432087A (en) * 1982-08-16 1984-02-14 Bell Telephone Laboratories, Incorporated Demultiplexer circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299460C (zh) * 1992-01-16 2007-02-07 高通股份有限公司 用于格式化传输数据的方法和设备
CN1874208B (zh) * 1992-01-16 2010-05-26 高通股份有限公司 用于格式化传输数据的方法和设备
CN104135350B (zh) * 2003-09-08 2018-02-16 高通股份有限公司 在通信系统中确认反向链路传输的方法和装置

Also Published As

Publication number Publication date
US4716561A (en) 1987-12-29
EP0214783A3 (en) 1988-05-04
KR870002518A (ko) 1987-03-31
EP0214783A2 (en) 1987-03-18
JPS6298836A (ja) 1987-05-08

Similar Documents

Publication Publication Date Title
CN86105195A (zh) 包含加入/取出模块的数字传输
KR910001744B1 (ko) 디지탈 전송 시스템용 멀티 플렉싱 장치
JPS58501799A (ja) 電話交換制御装置
CN100584103C (zh) 光传送网中的信号调度方法和系统
CN1099219C (zh) 切换不同速率数字tdm信号的方法与系统
US4697262A (en) Digital carrier channel bus interface module for a multiplexer having a cross-connect bus system
JPH0685510B2 (ja) デイジタル伝送方式
AU656794B2 (en) Virtual tributary path idle insertion using timeslot interchange
JPS62155635A (ja) デイジタル信号を多重化する方法
AU661547B2 (en) Virtual word formatter
JPH06205477A (ja) 接続交換装置及びその制御方法
JPH06205480A (ja) データレート切り換え用交換素子及び切り換え方法
CN1118960A (zh) 虚拟支路/支路单元的传送方法和设备
JPH03214891A (ja) 時分割多元速度回線接続方法及び装置
US3940566A (en) Arrangement for preventing interruptions in a time division multiplex transmission link for transfer of data
EP0418851B1 (en) ISDN D-channel interface
JPH0750898B2 (ja) 時間スイッチ回路
JPS6087537A (ja) デジタル信号チヤネル分配器
JP2786170B2 (ja) フレームデータ変換回路
CN86105447A (zh) 数字传输信道的成帧技术
US5926480A (en) Digital cross-connect system to digital loop carrier interface unit
CN86105498A (zh) 数字传输互连信号
US5886994A (en) Apparatus and method for mapping high density E1 signals into a digital cross-connect matrix space
US5883898A (en) Apparatus and method for mapping E1 signals into a digital cross-connect matrix space
JPH07141250A (ja) メモリ制御装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication