CN1135778C - 时分多路复用总线同步信号集中器、数据传输系统和方法 - Google Patents

时分多路复用总线同步信号集中器、数据传输系统和方法 Download PDF

Info

Publication number
CN1135778C
CN1135778C CNB001011987A CN00101198A CN1135778C CN 1135778 C CN1135778 C CN 1135778C CN B001011987 A CNB001011987 A CN B001011987A CN 00101198 A CN00101198 A CN 00101198A CN 1135778 C CN1135778 C CN 1135778C
Authority
CN
China
Prior art keywords
data
frame
input
proposes
buffering area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001011987A
Other languages
English (en)
Other versions
CN1296347A (zh
Inventor
M・D・雷德曼
M·D·雷德曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US09/238,003 priority Critical patent/US6782007B1/en
Priority to KR1019990060154A priority patent/KR100342566B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP2000016194A priority patent/JP2000224199A/ja
Priority to CNB001011987A priority patent/CN1135778C/zh
Publication of CN1296347A publication Critical patent/CN1296347A/zh
Application granted granted Critical
Publication of CN1135778C publication Critical patent/CN1135778C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/43—Loop networks with decentralised control with synchronous transmission, e.g. time division multiplex [TDM], slotted rings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1623—Plesiochronous digital hierarchy [PDH]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5618—Bridges, gateways [GW] or interworking units [IWU]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5665—Interaction of ATM with other protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5675—Timeslot assignment, e.g. TDMA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

一种使用TDM串行多格式的数据传输系统和能够对若干异步和任意成帧的子串行数据流进行多路复用和分解的支持方法。系统包括：能够从多个异步帧数据源接收输入数据流并以位流指示其帧边界的帧数据接口电路；耦合到帧数据接口电路并从其中接收输入的数据帧的发送缓冲区和数据分段器；和耦合到发送缓冲区、用接收的数据记录重新装配输入数据帧的接收缓冲区。接收时钟发生器利用接收缓冲区定时信号重新产生与每个异步串行流分量相关的各个时钟信号。

Description

时分多路复用总线同步信号集中器、 数据传输系统和方法
本发明一般地涉及数据总线的体系结构，更具体地说，涉及TDM(时分多路复用)总线体系结构上用以使数据传输同步的电路和协议。
本发明涉及题为“用以利用空分和时分多路复用使数据装置互连的通信总线体系结构及操作方法”，1998年10月1日提交的序列号(代理人摘要号SAMS01-00032)的美国专利申请中所公开的内容。序列号(代理人摘要号SAMS01-00032)的美国专利申请与本发明共同转让，并被包括在本文中作为所有方面的参考。
信息系统从支持大量用户的集中式巨型主机计算机系统演变成基于局域网络(LAN)体系结构的分布式计算机系统。随着台式个人计算机和网络服务器的成本处理能力比急剧下降，LAN系统被证实是高成本效益的。结果，LAN和基于LAN的应用获得巨大的增长。
与LAN的日益普及相关的后续发展是使远程的LAN、计算机和其它设备互连而成为广域网(WAN)，以便使用户可以使用更多的资源。这使LAN不仅用来在，例如，企业(亦即，私人拥有的)网络中的处理节点之间传输数据文件，而且允许LAN用来在，例如，公共电话网络中传输声音和/或视频信号。但是，LAN干线网络只能在相对较短的距离内以高的带宽速率在用户之间传输数据。为了使横跨大距离的装置互连，研制出了不同的通信协议。其中包括X.25、ISDN(综合业务数据网)、帧中继和ATM(异步传输模式)。
大部分数据传输，包括文件传输和语音是在随机的时间间隔中突发地出现的。大部分数据传输的突发性质意味着，若根据其峰值需求来确定分配给发送装置的带宽，则大部分带宽在数据突发传输之间的“寂静”期间被浪费了。这种可变带宽需求问题用X.25、帧中继和ATM得到了部分的解决。它们使用统计多路复合来改善多个用户的通过量。
为了允许不同协议的装置，诸如帧中继系统和ATM系统以及不同速度的数据线路，诸如T1和T3彼此通信，已经研制了具有众所周知的接口的主机，以实现不同装置的互连。例如，已经研制了帧中继至ATM的接口，它包括用来向或从基于帧中继的网络发送或接收帧的高级数据链路协议(HDLC)接口和用来向或从基于ATM的网络发送或接收信元的分割与重新装配接口(SAR)。
因此，经常发现包括不同协议的装置、诸如帧中继装置和ATM装置互连的混合结构的网络通过高速干线网络相互通信。为了访问这个高速干线网络，一般做法是在网络外围上或其附近利用多路复用器从一组装置和/或子网络接收较低速的数据传输。为了提高这种访问的有效通过量(亦即，干线网络的利用率)，一般用接入集中器来代替接入多路复用器。除了接入多路复用以外，接入集中器还利用半导体存储器，允许峰值接入带宽(亦即，各接入端口的峰值集合带宽)实际上超过主干电路的峰值可用带宽。这是在以下的假设下实现的，即在一般情况下并非所有的输入线路都同时传输，而当输入线路确实同时传输时，这也只是短时间的(亦即，统计多路复用)。
包括名义上工作在同一原始频率(primirtive frequency)上，但仍旧异步(亦即，几乎同步)的数据传输链路的通讯网络，被称为准同步网络。使用严格的或固定的一组频率来对一个固定的原始频率进行多路复用的数字网络，被称为数字分层结构。准同步基元(primitives)的数字分层结构被称为准同步数字系列(PDH)。PDH网络一般包括若干离散的固定数据速率，其中所有数据线路的速率都是基本速率的倍数。例如，在北美，T1线路载有64Kbps(千位/秒)的基本速率信道(DS0)24个，而T3线路载有一个28(T1)或672(DS0)的DS3速率信道。因此，多条T1线路可以多路转接进入T3线路，而每一条T1线路以不同的时钟速率工作。PDH网络一般使用高精度的时钟，诸如铯钟作为主时钟来克服对来自网络内具有不同原始数据速率的多个信源的各数据线路进行多路复用时所固有的问题。
许多集中器和其它通信装置，诸如多路复用器、交换装置、路由器、桥接器等包含互连电路系统，诸如协议处理器，设计成把由一组输入端口装置接收的输入信号引导到一组输出装置。内部互连电路系统往往采取多路复用器的形式，它从个数可变的接口线路(亦即，多信源)接收信号，并通过一根单根电线把复合的集合信号引导到一个或多个目的地。
另外，在总线线路上传输的串行数据一般都在进一步处理之前在接收接口上被缓冲。接收数据缓冲区的大小通常由输入的帧的大小确定。例如，在T1接口中，往往这样确定接收缓冲区的尺寸，使得能够储存从互连总线体系结构接收的整个193位帧，甚至这样的帧依次出现的多个实例。即使处理储存在接收缓冲区中的数据的协议处理器只是32位处理器也是如此。接收数据缓冲区越大，线路接口卡就越大和越复杂。
因此，在技术上需要改进的TDM串行通信和同步技术，以便用在对异步帧数据流进行高速数据多路复用和多路分解的准同步通信装置上。具体地说，需要一种把使准同步数据分层结构中数据传输同步所涉及的复杂性减到最小的同步电路和同步协议。更具体地说，需要一种使多个数据驱动器和多个数据接收机互连的总线体系结构中所需的时钟线路的数目减到最小或零的同步电路和同步协议。最后，需要一种把通过TDM介质传输数据的接口电路的储存区需求减到最小的同步电路和同步协议。
针对先有技术的上述缺陷，本发明的首要目的是为在通信装置中使用而提供一种数据传输装置，它包括：1)能够从多个帧数据源接收输入的数据帧的帧数据接口电路；和2)耦合到所述帧数据接口电路并从其中接收输入的数据帧的发送缓冲区，其中所述发送缓冲区能够把第一选择输入的数据帧分成多个N位数据字段，并给每一个所述多个N位数据字段附加一个M位控制字段，后者包括与所述第一选择输入数据帧相关的同步索引，每一个N位数据字段和附加的M位控制字段构成一个数据记录。所述数据传输系统还包括耦合到所述发送缓冲区并从其中接收所述数据记录的接收缓冲区，其中所述接收缓冲区能够用所接收的数据记录的各选中的数据重新装配所述第一选择输入数据帧，并能够根据其中的同步索引产生与所述第一选择输入数据帧相关的定时信号。
按照本发明的另一个实施例，第一选择输入数据帧包括从耦合到帧数据接口电路的T1线路接收的T1帧。
按照本发明的另一个实施例，同步索引包括指示T1帧边界的帧标记。
按照本发明再一个实施例，第一选择数据记录中的第一个M位控制字段指示帧标记位于第一选择数据记录中的第一个N位数据记录中的何处。
按照本发明再一个实施例，同步索引包括同步剩余时间标记。
按照本发明再一个实施例，第一选择输入数据帧包括从耦合到帧数据接口电路的T3线路接收的T3帧。
按照本发明再一个实施例，由帧数据接口电路接收的输入的数据帧中至少一个是以第一位数据速率接收的，而由帧数据接口电路接收的输入的数据帧中至少一个是以不同于第一位数据速率的第二位数据速率接收的。
按照本发明再一个实施例，由帧数据接口电路接收的输入数据帧包括T1帧和T3帧。
以上相当粗线条地概述了本发明的特征和技术上的优点，使本专业的技术人员可以更好地理解以下对本发明的详细描述。下文中将描述本发明的其它特征和优点，它们构成本发明权利要求书的要点。本专业的技术人员应该理解，他们很容易利用所公开的概念和特定的实施例作为修改和设计其它结构的基础，以实现本发明的同一目的。本专业的技术人员还应该理解，这样的等效的结构在其最广阔的意义上并未脱离本发明的精神和范围。
在进行详细描述之前，最好提出在这整个专利文献中使用的某些字和术语的定义：“包括”及其衍生的词意味着不受限制的包括；术语“或”是包容性的，意思是和/或；“与某某相关”和“与此相关”及其衍生的词可以意味着包括、包括于其中、与某某相联系、包含、包含于其中、连接到某某或与某某连接、耦合到某某或与某某耦合、可与某某沟通、与某某合作、交叠、重叠、接近于、由某某限定、具有、具有某某的属性等等。术语“控制器”意味着至少控制一个操作的任何装置、系统或其一部分，这样的装置可以用硬件、固件或软件实现，或用它们中的至少两者实现。应该指出，与任何特定的控制器相联系的概念可以是集中式的或分布式的，本地的或远程的。在这整个专利文献中提供的某些字或术语的定义，对本专业的技术人员来说，应该明白，若不是在大多数情况下，则在许多情况下，这样的定义适用于这样定义的字或术语过去以及将来的应用。
为了更完全地理解本发明及其优点，现将结合附图作以下描述。附图中相似的标号表示相似的对象，附图中：
图1举例说明按照本发明一个实施例的使多个最终用户互连的示范的网络信息基础设施；
图2举例说明按照本发明一个实施例的图1中所示的用来使多个数据驱动器与多个数据接收机互连的示范的接入集中器中的示范的总线信息基础设施；
图3举例说明按照本发明一个实施例的图2中所示的接入集中器中接入端口和协议转换处理器之间传输数据用的典型的TDM帧；
图4举例说明按照本发明一个实施例的典型的数据同步和时钟恢复接口；和
图5是举例说明按照本发明一个实施例的示范的信号集中器中的数据传输操作的流程图。
下面将讨论的图1至5以及在这个专利文献中用来描述本发明的原理的各个实施例只是示范性的，绝不意味着以任何方式限制本发明的范围。本专业的技术人员将会明白，本发明的原理可以用任何适当安排的数据通信装置实现。
本发明的以下描述讨论了先有技术中众所周知的几种远程通信系统和电路，诸如接入集中器、T1线路、T3线路等，和几种远程通信协议，诸如ATM、帧中继、时分多路(TDM)等。有关这些远程通信协议、系统和电路的其他细节包含在“Newton’s TeleComDictionary(牛顿远程通信字典)”第14版，Flatiron Publishing，1998。特此将Newton’s TeleCom Dictionary的几乎所有方面包括在这里陈述的本公开中作为参考。
图1举例说明按照本发明一个实施例的使包括，例如，帧中继最终用户和ATM最终用户等多个最终用户互连的示范的网络信息基础设施100。网络信息基础设施100包括ATM干线网络101，后者在多个装置，包括ATM用户121和122、帧中继用户123和124、外部ATM网络150和外部帧中继网络160之间提供交换连接。ATM用户121和122中的每一个都可以包括任何能够发送和/或接收ATM信元的装置。类似地，帧中继用户123和24中的每一个都可以包括任何能够发送和/或接收帧中继数据帧的装置。
为了最大限度地利用ATM干线网络101的高能力，使用接入集中器130来从包括帧中继用户123和ATM用户121的多个信源中接收帧中继帧和ATM信元。接入集中器(AC)130尤其包括帧中继到ATM接口电路，后者把接收到的帧中继帧转换成ATM信元。然后，这些转换而成的ATM信元和从ATM装置接收的ATM信元一起多路复用，使得接入集中器130的输出包含比较高的紧密包装的ATM信元量。从而，AC130保证把高的ATM业务量发送到ATM干线网络101上。
把AC130连接到包括帧中继(ER)用户123和ATM用户124的帧中继用户和ATM用户的通信线路一般包括T1和T3线路。如所周知的，T1线路是能力高达1.544Mbps(兆位/秒)的数字传输线路。T1线路载有24路语音信号，其中每一路以64Kbps(千位/秒)的速率传输。利用脉码调制(PCM)以8000次/秒的速率对模拟语音信号采样。每一个样值包括8位字，于是建立8×8000＝64Kbps DS0(数字业务，0级)的标准块。载于T1线路上的24路语音信号是通过时分多路复用(TDM)结合成单一位流的。TDM技术产生T1帧，后者包括来自24路语音信号(或信道)中的每一路的一个样值(8位)再加上一个称作“成帧位”的同步位。这样，T1帧包括(8×24)+1＝193位。T1帧以采样速率(8000次/秒)产生，因而确定了T1传输速率为193×8000＝1.544Mbps。T3线路也是众所周知的。T3线路以44.736Mbps(一般称作“45Mbps”)的速率载有28路T1线路加上某些额外开销数据位。
在接入集中器130的内部，T1和T3输入线路上的位流“紧密包装”于在数目较少而速度较高的数据线路上，从而使AC130输出上的可用ATM带宽得到最大限度的利用。于是，串行输入数据流是以不同的速率，而且以被不传输数据的时间间隙分开的数据突发的形式接收的，并以包含较少时间间隙而速度较高的单一位流从AC130发送出去。
图2举例说明按照本发明一个实施例的用以使多个数据驱动器与多个数据接收机互连的典型接入集中器(AC)130内部的示范的总线信息基础设施200。AC130尤其包括典型的接入端口210a，210b和210c以及协议处理器(PPE)220a，220b和220c。接入端口210a-c从输入的T1和/或T3线路读出串行输入数据流，对输入数据进行缓冲，然后以较高的速率将其发送到一些选定的PPE220a-c。由接入端口210a-c产生的数据流含有相应的寻址信息，以便把该数据流引导到PPE220a-c中正确的一个。PPE220a-c把从接入端口210a-c接收的数据从其原来的协议格式，诸如帧中继转换成ATM干线网络101中使用的ATM协议。协议转换完成之后，PPE220a-c把转换后的数据中继到接入集中器130中的其它处理模块(未示出)。最后AC130把转换后的数据发送到ATM干线网络101中去。AC130还从ATM干线网络101接收ATM数据，并利用PPE220a-c以相反方向处理所接收的ATM数据。
使接入端口210a-c和协议处理器220a-c互连的总线体系结构包括载有时分多路(TDM)数据的串行流的多个单源多点T3线路。例如，总线线路230耦合到：仅仅一个信源；接入端口210a的初级数据输出；以及多个目的地(或接入点)，亦即接入集中器130中协议处理器的某些或者全部输入端上。类似地，总线线路240耦合到：仅仅一个信源；接入端口210b的初级数据输出；和多个目的地，就是说，PPE220a-c的某些或最好全部输入端。最后，总线线路250耦合到：仅仅一个信源；接入端口210c的初级数据输出端；和PPE220a-c输入端上的多个目的地。
上述总线体系结构利用单一的空间分开的驱动器(亦即，接入端口210a-c)和多点接收机(PPE220a-c)而把对单点故障的敏感度减到最低。这可以描述为单源多点体系结构。因此，若T3总线线路在逻辑1级或逻辑0级被阻塞，则受影响的接入端口210和对应的T3总线线路将不妨碍其余的接入端口和T3总线线路向协议处理器传输TDM数据流。这样，总线体系结构便向串行数据流既提供空分多路复用，又提供时分多路复用(STDM)。
借助于以M∶N配置(亦即，多源/多点)耦合于接入端口210a-c和PPE220a-c之间的“备用”总线线路260，这种总线体系结构变得更加健壮。总线线路260耦合到全部驱动器(亦即，接入端口210a-c)的次级数据输出和全部接收机(亦即，PPE220a-c)的次级数据输入。万一初级1∶N总线线路中有一条，诸如总线线路230，240或250中的一条出故障，则耦合到这个出故障的总线线路的接入端口切换到备用总线线路260，以便继续把TDM数据流发送到接收机。
尽管备用总线线路260耦合到全部驱动器的剩余部分(stub)，因而可能有反射引起高误码率的问题，但是，权衡备用总线线路260提供的额外的健壮性，这是可以接受的。备用总线线路260仅用于初级总线线路230，240或250之中的一个出故障之后，因此仅在出故障的线路驱动卡被更换之前才是需要的。在本发明最佳实施例中，驱动器，接入端口210a-c，可以修改TDM数据流通过备用总线线路260的传输速率，以便把传输过程中的反射和差错减到最小。
图2中举例说明并在上面描述的总线体系结构用来把接入端口210a-c的输出端与PPE220a-c的输入端连接。但是，接入端口210a-c和PPE220a-c是双向装置。如前所述，ATM数据从ATM干线网络接收，在PPE220a-c中处理，以便把ATM数据转换成适当的协议，然后发送到接入端口210a-c。从PPE220a-c的输出端到接入端口210a-c的输入端的数据传输是借助类似于与图2所勾画并在以上描述的“反向”总线体系结构进行的。就是说，每一个PPE220a-c上的一个输出端借助T3总线线路以1∶N(单源/多点)的配置连接到每一个接入端口210a-c的输入端。在本发明的一个实施例中，PPE220a-c的每一个输出端上的1∶N总线线路实际上是双串行T3线路，因此提供双倍的DS3能力。之所以这样做，是因为协议处理器的输出位速率往往高于接入端口210a-c的输出位速率。因此，反向总线线路采用双串行T3线路。
为了在描述图2中所示的“正向”总线体系结构时达到简单清晰的目的，还因为对反向总线体系结构的描绘和描述是多余和不必要的，所以反向总线体系结构在图2中没有示出。
如上所述，接入集中器130从外部用户和从ATM干线网络101以不同的格式、包括帧中继和ATM格式接收数据。为了在任何一个接入端口210a-c和PPE220a-c上相应的目的地之间传输时维持数据及其定时的完整性，本发明提供一个独特的协议，用以通过单一串行数据线路传输若干个异步串行数据流，并在目的地根据所传递的成帧信息和帧速率的先验知识恢复原来信源的定时。本发明把输入数据重新格式化成为一些单独的32位字段，其中每一个都增加6位控制字段。接入集中器130利用该6位控制字段来完成某些协议信号，诸如帧脉冲，空时隙指示器、同步剩余时间标记(SRTS)指示器等从接入端口210a-c到PPE220a-c的传输。
图3举例说明按照本发明一个实施例的示范的TDM帧300，它用来在接入集中器130中的示范的接入端口210和示范的协议转换处理器220之间传输数据。数据以1080位的时分多路(TDM)帧300传输，后者包括8位的帧标记310、28个时隙321-348，和8位的校验和360。每一个时隙321-348随意地标记为时隙1至时隙28，含有38位数据记录。该38位数据记录包括含有数据位D0-D31的32位数据字段和含有控制位C1-C6的6位控制字段。
由接入集中器130从多个外部T1和/或T3线路或从ATM干线网络101接收的数据分成示范的接入端口210和示范的PPE220中较小的32位数据字段和附于每一个记录上的6位控制字段。如上所述，控制码除其它用途外用来指示帧边界的位置、多帧边界、SRTS指示器等。
6位控制码可以具有64个可能的二进制值。在本发明一个实施例中，6位控制码按下表定义：
                        表1
十进制码     二进制值       意  义
0            000000         SDCi＝0，非空记录，无帧脉冲
1            000001         帧标记或多帧标记在数据记录中的位位置
至             至
32           100000
33           100001         空数据记录
34           100010         未用
至             至
62           111110
63           111111         SDCi＝1，非空记录，无帧脉冲
多帧边界可以由在顺次出现的数据记录中发送顺次出现帧标记来指示。上表中的串行数据信道(SDC)的值用于SRTS信号/数值通信。
用在所公开的协议中的38位数据记录在带宽竞争考虑和最小数据储存要求之间提供有效的折衷方案。在本发明一个替代实施例中，可以改变数据字段和控制字段的大小。例如，可以实现12位、28位、124位或252位数据字段，也可以使用4位、5位、7位或8位控制字段(亦即，为了举例说明目的利用以前编码的实施例，把N位码强制为(2N-4)位的最大数据段宽度)。把数据字段增大到124位或252位，而同时利用6位或7位控制字段，会提高带宽效率，但代价是储存需求较大和增大等待时间。把数据字段缩短为12位、20位、24位等，而同时利用4位或5位控制字段，可把储存需求减到最小，并缩短等待时间，但以降低带宽效率为代价。
图4举例说明按照本发明一个实施例的典型的数据同步和时钟恢复接口490。接口490用来通过选定的总线线路，诸如在接入端口210和PPE 220之间的线路传输类似于TDM帧300的TDM帧。接口490包括接入端口TDM接口(TIF)400和410、成帧器401和411、PPETDM接口(TIF)450和460、ATM适配层1分段和重新装配(AAL1 SAR)控制器451和高级数据链路控制(HDLC)控制器461。接入端口TIF 400还包括TDM OUT接收(RX)缓冲区402、TDM IN发送(TX)缓冲区403和称作“间隙3时钟”的间隙时钟处理器。接入端口TIF410还包括TDM OUT RX缓冲区412、TDM IN TX缓冲区413。PPE TIF450还包括TDM OUT TX缓冲区452、TDM IN RX缓冲区453和GAP1(间隙1)时钟。最后，PPE TIF460还包括TDM OUT TX缓冲区462、TDMIN RX缓冲区463和GAP2(间隙2)时钟。
接入端口210和PPE220中缓冲区的名字中的术语“IN”是一种约定，用来识别载有从外部装置通过集中器130进入ATM干线网络101的数据的数据通路。这样，成帧器411的一半、TDM IN TX缓冲区413、TDM IN RX缓冲区463和HDLC控制器461的一半形成一个“IN”数据通路。类似地，成帧器401的一半、TDM IN TX缓冲区403、TDM IN RX缓冲区453和AAL1 SAR控制器451的一半也形成一个“IN”数据通路。
接入端口210和PPE220中缓冲区的名字中的术语“OUT”是一种约定，用来识别乘载数据从ATM干线网络101通过集中器130输出到外部装置的数据通路。这样，成帧器411的一半、TDM OUT TX缓冲区412、TDM OUT RX缓冲区462和HDLC控制器461的一半形成一个“OUT”数据通路。类似地，成帧器401的一半、TDM OUTTX缓冲区402、TDM OUT RX缓冲区452和AAL1 SAR控制器451的一半也形成一个“OUT”数据通路。
成帧器411从多条帧中继输入线路，诸如T3线路或8条T1线路接收成帧数据。在8条T1线路的情况下，成帧器411检测来自每一条T1线路的192帧数据和帧脉冲/位。成帧器411有多个输出端，集体表示为输出C端。恢复的帧数据和帧脉冲从成帧器411的输出端C送到接入端口TIF 410中的TDM IN TX缓冲区413，而每一个标称1.544Mbps T1时钟(在8条T1线路的情况下是8个时钟)从成帧器411的输出端D输出。在T3线路的情况下，成帧器411的输出端C把单一的T3数据送到接入端口TIF410中的TDM IN TX缓冲区413，而单一的45 Mbps T3时钟从成帧器411的输出端D输出。
接入端口TIF410把从成帧器411接收的T3帧数据(包括帧脉冲/位)以32位数据字段的形式存入TDM IN TX缓冲区。接入端口TIF410还按照上表所列的协议定义把6位控制字段附到每一个32位数据字段上。各38位数据记录组合成1080位TDM帧300(示于图3)。1080位TDM帧从TDM IN TX缓冲区413传输到总线线路230，240，250或260(示于图2)中一条上的PPE TIF 460中的TDM IN RX缓冲区463。信号BUS CLOCK(总线时钟)以60Mbps的速率驱动TDM IN TX缓冲区413和TDM IN RX缓冲区463。另外，信号FRAME PULSE(帧脉冲)加到TDM IN TX缓冲区413和TDM IN RX缓冲区463，以便标记每一个1080位TDM帧300的结束(或开始)。
TDM IN RX缓冲区463可以把每一个32位数据字段改造成例如8条T1线路的T1帧，或者可以把所有的32位数据字段改造为单一的T3帧。然后把T1/T3帧送到HDLC461的输入端，后者把T1数据帧或T3的数据帧转换成ATM信元，送往ATM干线网络101。借助于加在GAP2(间隙2)时钟的HIGH SPEED CLOCK(高速时钟)信号从TDM IN RX缓冲区取出所述帧数据。这个时钟自然而然地利用略高于成帧器411接收的T1或T3时钟的时钟速率对TDM IN RX缓冲区463中的数据进行略微过采样。例如，若成帧器411以1.544MHz(兆赫)速率接收T1线路，则High Speed Clock(高速时钟)信号可以具有1.55MHz的数值。
因为High Speed Clock(高速时钟)信号从TDM IN RX缓冲区463读出比成帧器411和TDM IN TX缓冲区413填充它的速度快，所以，TDM IN RX缓冲区463中的数字锁相环(PLL)监视与每一个信道相关的缓冲区的“填充”状态，以便确定与时钟同步输出的信道数据比通过总线到达的速率快还是慢。就是说，信道满状态变成数字锁相环(DPLL)的相位误差信号。然后，它把门脉冲信号送到“产生”加在TDMIN RX缓冲区463的GAP2时钟信号的“间隙”的GAP 2(间隙2)时钟和HDLC 461的输入端D，以便有效地把High Speed Clock时钟向下节制到该信道需要的数值。通过把周期性的间隙(与缓冲区的信道填满状态相联系的)插入到每一个GAP2时钟信号(8条T1线路的情况下的8个时钟)，然后多个T1线路数据帧各自以精确地与成帧器411产生各个T1数据帧的相同的1.544MHz速率传输到HDLC461。
在相反的方向上，HDLC461从ATM干线网络101接收数据，并将其发送到多个输出端上PPE TIF460中的TDM OUT TX缓冲区462，所述多个输出端集体地表示为HDLC461上的输出端A。输出端A包括，例如，8条T1线路的数据流的等效物，或T3线路数据流的等效物，取决于连接到成帧器411的输出线路。在T1线路的情况下，HDLC461的输入端B和TDM OUT TX缓冲区462接收高精度1.544MHz网络时钟信号，标记为INTERNAL BIT CLOCK(内部位时钟)，用来把T1数据记录在TDM OUT TX缓冲区462的寄存器中。
在TDM OUT TX缓冲区462中把T1数据的格式改变成两个并行的1080位TDM帧300流，如图3所示。因为PPE220可以以较高的速率把数据输出到接入端口210，所以两个并行的1080位TDM帧流从TDM OUT TX缓冲区462在反向总线体系结构中传输到TDM OUTRX缓冲区412。于是，以上在图2中描述的反向总线体系结构可以支持两个DS3信号的等效物。TDM OUT RX缓冲区412和成帧器411接收1.544MHz INTERNAL BIT CLOCK信号，并用它把例如8条T1线路数据流输入成帧器411中。然后成帧器411把该数据送回外部帧中继用户。
成帧器401、TDM IN TX缓冲区403、TDM IN RX缓冲区453和AAL1 SAR 451按“inbound”方向从，例如，8条T1线路或一条T3线路把数据传输到ATM干线网络101。成帧器401、TDM IN TX缓冲区403、TDM IN RX缓冲区453和AAL1 SAR 451以类似于以上关于成帧器411、TDM IN TX缓冲区413、TDM IN RX缓冲区463和HDLC461所描述的操作的方式操作。
但是，成帧器401、TDM IN TX缓冲区403、TDM IN RX缓冲区453和AAL1 SAR 451以ATM电路模拟(CE)方式操作，在该方式下，INTERNAL BIT CLOCK不用来把数据从ATM干线网络输出到TDM网络。相反，利用由源推导出来的信息产生原来的数据源时钟的频率锁定输出信号的复制品。这使数据源/目的地时钟可以不依赖于INTERNAL BIT CLOCK。为了描述为此而必须进行的处理，必须考虑从ATM网络的入口到出口的整个数据通路。
该过程从接入端口TIF400中的TDM IN TX缓冲区403开始。所述SRTS码产生处理操作推导出该网络内需要的信息/码，以便重新产生原来的源时钟。这本质上涉及测量源时钟和本地网络基准时钟之间的瞬间频率差以及产生传递这一差值的“码”。这是在前向总线体系结构的接入端口210侧的TDM IN TX缓冲区403中完成的，而所得的控制码与T1线路(或T3线路)数据一起通过总线体系结构传送到PPE220侧。
来自8条T1线路(或T3线路)的数据流在输出端C上从成帧器401向外传输。T1/T3数据被分解成32位数据字段，并由TDM IN TX缓冲区403附上6位控制字段。这些控制字段中的一些(亦即，来自选定的编码的，非空的，非载有码字的帧)还含有SDCi位，如表1所示，它们载有SRTS信号信息。38位数据记录以60Mbps的速率利用BUSCLOCK(总线时钟)和FRAME PULSE(帧脉冲)信号从TDM IN TX缓冲区403传输到TDM IN RX缓冲区453。
储存在TDM IN RX缓冲区453中的数据记录由例如8GAP1(间隙1)时钟取出，该时钟由HIGH SPEED CLOCK信号驱动。由于HIGHSPEED CLOCK信号对TDM IN RX缓冲区453中的数据记录进行轻微的过采样，所以TDM IN RX缓冲区453把门脉冲信号送到GAP1时钟，以便周期性地使输入的时钟信号产生间隙，从而把有效GAP1时钟速率降低到输入的T1线路的准确的1.544Mbps速率。在AAL1 SAR45 1的输入端C上接收到T1/T3数据，AAL1 SAR451把T1/T3数据传输到ATM干线网络101。AAL1 SAR451利用SRTS信息来形成ATM信元的AAL1 ATM头，并且把该ATM信元传输到ATM干线网络101。
在“出网”方向，AAL1 SAR451、TDM OUT TX缓冲区452、TDM OUT RX缓冲区402和成帧器401从ATM干线网络101把数据传输到耦合到外部ATM用户装置的T1线路和/或T3线路。AAL1SAR 451、TDM OUT TX缓冲区452、TDM OUT RX缓冲区402和成帧器401以类似于上述关于成帧器411、TDM OUT TX缓冲区412、TDM OUT RX缓冲区462和HDLC461所描述的操作的方式操作，只是INTERNAL BIT CLOCK信号不用来输出数据。相反，AAL1SAR451、TDM OUT TX缓冲区452、TDM OUT RX缓冲区402和成帧器401以ATM电路模拟(CE)方式操作，在该方式下“恢复的”源时钟是从同步剩余时间标记(SRTS)信号导出的，而所述SRTS信号是通过ATM干线网络101从最终用户源装置或从外部最终用户装置，诸如ATM用户121接收的。
按出网方向，源时钟信号可以或者从反向总线体系结构的PPETIF450侧，或者从接入端口TIF400侧的SRTS信息恢复。在一个方案中，TDM OUT TX缓冲区452可以抽取从AAL1 SAR451接收的SRTS信息，并将其发送到TDM OUT RX缓冲区402，作为1080位TDM帧信息的一部分。然后在TDM OUT RX缓冲区402内，所接收的SRTS信息由网络基准时钟和数字或模拟锁相环(PLL)使用，来重新产生原来用户的源时钟。
作为另一方案，AAL1 SAR451可以从用户ATM信元恢复SRTS信息，并在AAL1 SAR451的输出端B输出恢复的用户时钟信号。然后TDM OUT TX缓冲区452只把ATM业务量发送到TDM OUT RX缓冲区402。然后TDM OUT RX缓冲区402可以利用GAP3时钟来重新产生原来的数据流的定时，如图4所举例说明的。可以使GAP3时钟也通过抖动衰减器，以便重新产生“比较平滑的”(亦即，抖动较少的)原来用户源时钟。
图5是流程图500，举例说明按照本发明一个实施例的示范的信号集中器130中的示范的数据传输操作。对示范的数据传输作了广义化，以便覆盖帧数据从ATM干线网络101或者从外部帧中继和/或ATM用户装置进入集中器130的情况。
最初，从准同步数字分级网中多个信源，诸如网络信息基础设施100接收的输入源数据帧储存在源缓冲区，诸如TDM IN TX缓冲区403、TDM IN TX缓冲区413、TDM OUT TX缓冲区452和TDMOUT TX缓冲区462中的一个(处理步骤501)。接着，把所储存的输入数据帧分割(亦即，分段、划分等)成较小的N位数据字段，诸如32位数据字段(处理步骤502)。
源缓冲区形成每一个N位数据字段附上一个M位控制字段，诸如6位控制字段的数据记录，其中M位控制字段指示定时信息在N位数据字段中的位置或者指示N位数据字段包含SRTS信息(处理步骤503)。然后，源缓冲区把一组数据记录装配成TDM帧(处理步骤504)。源缓冲区把个该TDM帧发送到目的地缓冲区，诸如TDM IN RX缓冲区463、TDM OUT RX缓冲区412、TDM IN RX缓冲区453和TDMOUT RX缓冲区402中的一个(处理步骤505)。目的地缓冲区利用与每一个数据字段相联系的控制字段从该TDM帧中的数据字段重建原来的源数据帧，并重新产生与每一个源数据帧相联系的时钟信号/帧脉冲/帧标记。
尽管已经对本发明作了详细的描述，但是本专业的技术人员应该明白，在不脱离本发明在其最广义的形式下的精神和范围的情况下他们可以在其中作出各种改变、替换和修改。

Claims (20)

1.一种用于通信装置中的数据传输系统，它包括：
帧数据接口电路，它能够从多个帧数据源接收输入数据帧；
发送缓冲区，它耦合到所述帧数据接口电路并从其中接收输入数据帧，其中所述发送缓冲区能够把第一选择输入数据帧分成多个N位数据字段，并给每一个所述多个N位数据字段附加一个M位控制字段，后者包括与所述第一选择输入数据帧相关的同步索引，所述每一个N位数据字段和所述附加的M位控制字段构成一个数据记录；和
接收缓冲区，它耦合到所述发送缓冲区并从其中接收所述数据记录，其中所述接收缓冲区能够根据所述接收的数据记录中选中的一个重新装配所述第一选择输入数据帧，并能够根据其中的同步索引产生与所述第一选择输入数据帧相关的定时信号。
2.权利要求1中提出的数据传输系统，其特征在于：所述第一选择输入数据帧包括从耦合到所述帧数据接口电路的T1线路接收的T1帧。
3.权利要求2中提出的数据传输系统，其特征在于：所述同步索引包括指示所述T1帧边界的帧标记。
4.权利要求3中提出的数据传输系统，其特征在于：第一选择数据记录中的M位控制字段指示所述帧标记在所述第一选择数据记录的第一个N位数据记录中的位置。
5.权利要求1中提出的数据传输系统，其特征在于：所述同步索引包括同步剩余时间标记。
6.权利要求1中提出的数据传输系统，其特征在于：所述第一选择输入数据帧包括从耦合到所述帧数据接口电路的T3线路接收的T3帧。
7.权利要求1中提出的数据传输系统，其特征在于：以第一位数据速率接收由所述帧数据接口电路接收的所述输入数据帧中的至少一个，并且以不同于所述第一位数据速率的第二位数据速率接收由所述帧数据接口电路接收的所述输入数据帧中的至少一个。
8.权利要求7中提出的数据传输系统，其特征在于：所述帧数据接口电路接收的所述输入数据帧包括T1帧和T3帧。
9.一种信号集中器，它包括：
帧数据接口，它能够从多个帧数据源接收输入的数据帧并且把输出的数据帧发送到所述多个帧数据源；
ATM数据接口，它能够从ATM网络接收输入的ATM信元，并且把输出的ATM信元发送到所述ATM网络；
发送缓冲区，它耦合到所述帧数据接口并从其中接收所述输入的数据帧，其中所述发送缓冲区能够把选择的输入数据帧分成多个N位数据字段并由此产生多个数据记录，所述数据记录中的每一个包括所述多个N位数据字段中的一个和一个M位控制字段，后者包括与所述选择的输入数据帧相关的同步索引，而且所述发送缓冲区产生包括多个所述数据记录的复合数据帧；和
接收缓冲区，它耦合到所述发送缓冲区并从其中接收所述复合数据帧，其中所述接收缓冲区能够用所述复合数据帧中的所述多个数据记录重新装配所述选择的输入数据帧，并且能够根据所述多个数据记录中的所述同步索引产生与所述选择的输入数据帧相关的定时信号。
10.权利要求9中提出的信号集中器，其特征在于：所述选择的输入数据帧包括多个从耦合到所述帧数据接口的多条T1线路接收的多个T1帧。
11.权利要求10中提出的信号集中器，其特征在于：所述同步索引包括指示所述多个T1帧中的一个的边界的帧标记。
12.权利要求11中提出的信号集中器，其特征在于：第一选择的数据记录中的第一M位控制字段指示所述帧标记在所述第一选择的数据记录的第一个N位数据记录中的位置。
13.权利要求9中提出的信号集中器，其特征在于：所述同步索引包括同步剩余时间标记。
14.权利要求9中提出的信号集中器，其特征在于：所述选择的输入数据帧包括从耦合到所述帧数据接口的T3线路接收的多个T3帧。
15.权利要求9中提出的信号集中器，其特征在于：以第一位数据速率接收由所述帧数据接口接收的所述输入的数据帧中的至少一个，并且以不同于所述第一位数据速率的第二位数据速率接收由所述帧数据接口接收的所述输入的数据帧中的至少一个。
16.权利要求15中提出的信号集中器，其特征在于：所述帧数据接口接收的所述输入数据帧包括T1帧和T3帧。
17.一种用于通信装置中从所述通信装置的输入接口到所述通信装置输出接口传输数据的方法，它包括以下步骤：
在所述输入接口上从多个帧数据源接收输入的数据帧；
把所述输入的数据帧分成多个N位数据字段；
产生多个数据记录，所述数据记录中的每一个包括所述多个N位数据字段中的一个和一个M位控制字段，后者包括与选择的输入数据帧相关的同步索引；
产生包括多个所述数据记录的复合数据帧；
把所述复合数据帧发送到所述输出接口；以及
用所述接收的数据记录中选择的若干个数据记录重新装配所述输入数据帧，并且根据其中的所述同步索引产生与所述输入数据帧相关的定时信号。
18.权利要求17中提出的方法，其特征在于：所述输入的数据帧包括从耦合到所述输入接口的多条T1线路接收的T1帧。
19.权利要求18中提出的方法，其特征在于：所述同步索引包括指示至少一个T1帧的至少一个边界的至少一个T1帧标记。
20.权利要求19中提出的方法，其特征在于：第一选择的数据记录中的第一M位控制字段指示所述至少一个帧标记在所述第一选择的数据记录的第一个N位数据记录中的位置。
CNB001011987A 1999-01-26 2000-01-25 时分多路复用总线同步信号集中器、数据传输系统和方法 Expired - Fee Related CN1135778C (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US09/238,003 US6782007B1 (en) 1999-01-26 1999-01-26 TDM bus synchronization circuit and protocol and method of operation
KR1019990060154A KR100342566B1 (ko) 1999-01-26 1999-12-22 티디엠 버스 동기화 신호 콘센트레이터와 데이터 전송시스템 및 그 방법
JP2000016194A JP2000224199A (ja) 1999-01-26 2000-01-25 時分割多重バス同期化信号コンセントレ―タとデ―タ伝送システム及びその方法
CNB001011987A CN1135778C (zh) 1999-01-26 2000-01-25 时分多路复用总线同步信号集中器、数据传输系统和方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/238,003 US6782007B1 (en) 1999-01-26 1999-01-26 TDM bus synchronization circuit and protocol and method of operation
CNB001011987A CN1135778C (zh) 1999-01-26 2000-01-25 时分多路复用总线同步信号集中器、数据传输系统和方法

Publications (2)

Publication Number Publication Date
CN1296347A CN1296347A (zh) 2001-05-23
CN1135778C true CN1135778C (zh) 2004-01-21

Family

ID=33160312

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001011987A Expired - Fee Related CN1135778C (zh) 1999-01-26 2000-01-25 时分多路复用总线同步信号集中器、数据传输系统和方法

Country Status (4)

Country Link
US (1) US6782007B1 (zh)
JP (1) JP2000224199A (zh)
KR (1) KR100342566B1 (zh)
CN (1) CN1135778C (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650660B1 (en) * 1999-07-27 2003-11-18 Pluris, Inc. Apparatus and method for synchronization of multiple data paths and recovery from lost synchronization
US6898213B1 (en) * 2000-10-16 2005-05-24 Iprad Ltd. Circuit emulation service (CES) over IP
US8271672B1 (en) * 2001-08-31 2012-09-18 Juniper Networks, Inc. Guaranteed bandwidth memory apparatus and method
US7698454B1 (en) * 2001-11-26 2010-04-13 Juniper Networks, Inc. Interfacing with streams of differing speeds
US7558260B2 (en) * 2003-03-07 2009-07-07 Optimum Communication Services, Inc. Byte-timeslot-synchronous, dynamically switched multi-source-node data transport bus system
US7535894B2 (en) * 2003-02-26 2009-05-19 Nokia Corporation System and method for a communication network
JP4207912B2 (ja) * 2005-03-24 2009-01-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
CN1848715B (zh) * 2005-04-05 2010-06-16 中兴通讯股份有限公司 实现同步串行数据在tdm网透传的方法、系统及处理装置
TWI301369B (en) 2005-09-16 2008-09-21 Hon Hai Prec Ind Co Ltd A system and method for handing incoming call in dual mode phone
US8238333B2 (en) * 2006-05-29 2012-08-07 Freescale Semiconductor, Inc. Method for transmitting data and a device having data transmission capabilities
WO2007138385A1 (en) * 2006-05-29 2007-12-06 Freescale Semiconductor, Inc. Method for transmitting data from multiple clock domains and a device having data transmission capabilities
US7986713B2 (en) * 2006-12-09 2011-07-26 Mark Henrik Sandstrom Data byte load based network byte-timeslot allocation
JP5047607B2 (ja) * 2006-12-26 2012-10-10 パナソニック株式会社 ストリーム記録装置、ストリーム記録方法、記録システム、および記録再生システム
US8804760B2 (en) * 2008-06-12 2014-08-12 Mark Henrik Sandstrom Network data transport multiplexer bus with global and local optimization of capacity allocation
US8619821B2 (en) 2011-03-25 2013-12-31 Invensense, Inc. System, apparatus, and method for time-division multiplexed communication
US9014215B2 (en) * 2011-09-22 2015-04-21 Aviat U.S., Inc. Systems and methods for synchronization of clock signals
EP2645257A3 (en) 2012-03-29 2014-06-18 Prelert Ltd. System and method for visualisation of behaviour within computer infrastructure
US10146732B2 (en) * 2013-01-22 2018-12-04 Apple Inc. Time-division multiplexed data bus interface
US20160350002A1 (en) * 2015-05-29 2016-12-01 Intel Corporation Memory device specific self refresh entry and exit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208650A (en) * 1978-01-30 1980-06-17 Forney Engineering Company Data transmission system
US5204882A (en) * 1990-12-14 1993-04-20 Bell Communications Research, Inc. Service clock recovery for variable bit rate services
US5533017A (en) * 1994-05-02 1996-07-02 Advanced Micro Devices, Inc. Line interface device for fast-packet switching network
JPH07307737A (ja) * 1994-05-11 1995-11-21 Fujitsu Ltd Ａｔｍ−ｕｎｉ・ｌａｎ間通信方法及び通信装置
JP2868416B2 (ja) * 1994-08-11 1999-03-10 日本電気株式会社 Ａｔｍセル転送方式
US5619500A (en) * 1994-09-01 1997-04-08 Digital Link Corporation ATM network interface
JPH09270797A (ja) * 1996-03-29 1997-10-14 Nec Corp 等時性データのセル転送方式
US6122281A (en) * 1996-07-22 2000-09-19 Cabletron Systems, Inc. Method and apparatus for transmitting LAN data over a synchronous wide area network
KR19990004964A (ko) * 1997-06-30 1999-01-25 유기범 Atm 교환기의 프레임 릴레이 가입자 정합장치
DE19757195A1 (de) * 1997-12-22 1999-06-24 Philips Patentverwaltung Verfahren zum Übertragen eines asynchronen Datenstroms über einen synchronen Datenbus, sowie Schaltungsanordnung zur Durchführung des Verfahrens
JP3751432B2 (ja) * 1998-02-02 2006-03-01 三菱電機株式会社 データ伝送システム
US6473430B2 (en) * 1998-06-03 2002-10-29 Samsung Electronics Co., Ltd. Systems and methods for connecting frame relay devices via an ATM network using a frame relay proxy signaling agent

Also Published As

Publication number Publication date
KR20000052546A (ko) 2000-08-25
US6782007B1 (en) 2004-08-24
JP2000224199A (ja) 2000-08-11
KR100342566B1 (ko) 2002-07-04
CN1296347A (zh) 2001-05-23

Similar Documents

Publication Publication Date Title
CN1135778C (zh) 时分多路复用总线同步信号集中器、数据传输系统和方法
US5521928A (en) Time slot exchanger mechanism in a network for data communication having isochronous capability
JP3171841B2 (ja) フォーマット・コンバータ
USRE36633E (en) Synchronous residual time stamp for timing recovery in a broadband network
US4768188A (en) Optical demand assigned local loop communication system
US7085261B2 (en) Digital packet network for the local access loop
CA2416082C (en) Method of and system for the transfer of sonet traffic across a packet network
US5220563A (en) Device for the transmission by an asynchronous network, notably an atm type network, of signalling data, channel by channel, assembled in a multiframe transmitted synchronously in out-of-band mode
RU2211548C2 (ru) Схемная эмуляция коротких пакетов
EP0596652A1 (en) Network for transmitting isochronous-source data with a frame structure
JP2964457B2 (ja) 通信処理装置
EP0596452A1 (en) Local loopback of isochronous data in a switching mechanism
JPS62108639A (ja) 確率時分割多重方式
US4965787A (en) Methods and apparatus for multiplexing sub-rate channels in a digital data communication system
EP0722237A1 (en) Method of transmitting voice signals in a packet switching network
JP3299749B2 (ja) デジタル送信ネットワーク用のネットワークインターフェイス方法及びネットワークインターフェイス
US20080219669A1 (en) SDH/SONET Convergent Network
US6577623B1 (en) Fixed-length cell data and time-division data hybrid multiplexing apparatus
CN1881845B (zh) 实现多路多种数据业务汇聚传送的装置及其方法
CN1104127C (zh) 微信元解耦合
AU663590B2 (en) SDH radio communication system and transmitter/receiver equipment therefor
EP0952710A2 (en) Apparatus and method for interconnecting isochronous systems over packet-switched networks
CN100393014C (zh) 密集波分复用系统光监控通道实现装置和方法
US6229793B1 (en) Methods and systems for tandem IWF interconnectivity
CN115811388A (zh) 一种通信方法、相关装置以及存储介质

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee