JPS58218293A - 時分割交換システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 、　　本発明は多速度データ端末用の通信路の設定を制
御するために時分割交換方式で使用するだめの制御ワー
ド源装置、特に、これらのシステムで使用する必要があ
る制御ワード記憶装置の大きさを削減するメモリーおよ
び制御装置に関する。　　　− 発明の背景　　　　　・１″［・（ 時分割交換方式で益々増大する顧客に対してディジタル
データ通信サービスを提供する問題に対するひとつの解
決策は、これらの多くの端末で要求されるのは低速デー
タであることを利用するものである。例えば、１２５マ
イクロ秒のフレーム当り１２８チヤネルを有するシステ
ムでは、２０フレーム当り１データワードのデータ速度
を持つ加入者２０人で、システムの１チヤネルを共用す
ることができる。

一般に時分割交換方式は固定した時間幅の繰りかえしタ
イムスロットで動作する。各タイムスロットの間に発信
局からのデータワードはそのタイムスロットに関連した
制御ワードによって規定される宛先局に対して交換され
る。交換システムを制御する制御ワードは典型的には交
換システム中でタイムスロット当り１制御ワニ′ドの周
波数で予めボめられた１＠ＦＦ−ｃアウヤ唄”ｓ　ｉお
３．。、っ。、ニドとして記憶されている。１２８チヤ
ネルのシステムでは、サブレートの交換を行なわないな
らば、制御ワードの系列は１２８ワードの系列となる。

しかし、各々が異る関連する制御ワード金持つ２０個の
サブレート端末のグループがシステムのひとつのチャネ
ルを共用するのであるとすれば、制御のためには２．５
６０ワードの制御ワードが必要になる。

このような長い制御ワードシーケンスを実現した周知の
サブレートシステムではマニフォールド方式によってそ
の制御ワードの記憶容量を増大している。

ｍはｎ以下であり、ｎはｍの整数倍ではないとしたとき
に、第１の複数個の端末がｎチャネルごとに１データワ
ードのデータ周波数を持ち、第２の複数個の端末がｍチ
ャネルごとに１データワードのデータ周波数を持つとし
たときに、サブレート交換方式はさらに複数なものとな
る。１９８０年６月３日のＪ、Ｗ。

ラーンの米国特許第４，２０６，３２２号はこのような
複雑さに関連した時分割交換方式が示されている。ラー
ンのシステムではｎ個の記憶位置を持つ第１の記憶装置
とｍ個の記憶位置を持つ第２の記憶装置を含んでいる。

しかしながら、ラーンのシス′テムのチャネルの多くの
ものがサブレートのデータでは使用されないような典型
的な場合には、例えばサブレードチャネルでないチャネ
ルに関連した各制御ワードが多数の位置に記憶されるか
ら、必要な制御ワード記憶容量は不必要に大きくなる。

さらに、ある種のＰの値に対してＰチャネルごとに１デ
ータワードの周波数のデータを持つ第３の複数個の位置
を取扱かうようシステムを拡張するとＰ個の記憶位置を
有する第３の記憶装置が必要になる。

１９７８年１０月２４日のＣ，Ｃ，ヤコフ゛センの米国
特許第４，１２２，３０９号では第１および第２のリー
ドオンリーメモリーだけｆ：ｉ更用する信号系列の発生
方法と装置が示されている。第１のメモリーは系列の一
義的な部分の発生に用いられ、第２のメモリーは系列内
で数回繰返される単一の系列の発生に用いられる。しか
しながら典型的なサブレート交換のだめの制御ワードの
系列は単一のくつかえしザブシーケンスを持つような型
のものではない。

このように、この技術分野で残された問題は多速度デー
タの加入者端末を扱うためには時分割交換方式では望ま
しくないほど大規模な複雑・高価な制御ワード記憶装置
が必要になるということである。

発明の要約 本発明の原理に従えば時分割交換方式を通して、非サブ
レートおよびサブレートデータ通信路を設定するのを制
御するだめの長い制御ワード系列の発生のだめの制御ワ
ード記憶装置の大きさを減少する制御ワード発生方法と
複数メモリー制御装置の一方において、前□１： 述の問題が有利に解決され、技術進歩が達成される。有
利なことに、各−の顧客に関連し菌。

た制御ワードは、従来の典型的にこのようなワードを多
くの場所に繰返して記憶することを必要とした設計とは
異り、唯一の記憶位置にだけ記憶される。単一の時分割
フレームで第１のメモリーを識別し、サブレート端末の
ための通信路全規定するために第１のメモリーから読み
出された情報の制御下に動作する第２のメモリーと制御
装置を使用することによって、必要な制御ワード記憶装
置を減少することができる。第１のメモリーはフレーム
の各サブレードチャネルのための第２のメモリーの位置
を規定する記憶参照ワードと非サブレードチャネルの通
信路を規定する経路定義ワードを記憶する。第２のメモ
リーはサブレードチャネルのすべての経路定義ワードを
記憶し、第１のメモリーは適切な制御ワード系列を発生
するために第２のメモリーの位置を参照するのに使用さ
れるから、広汎なデータ速度を持つ端末子、必要なメモ
リーと制御装置全不当に重複することなく収容すること
□ ができる。

本発明に従う制御ワード発生方法は時分割交換方式にお
ける通信路の設定を制御するために使用することができ
る。この方法では第１の複数の経路定義ワードと複数個
の記憶参照ワードを第１のメモリーから順次に読み、こ
のようにして読み出された経路定義ワードの各々から制
御ワードを誘導する。読み出された記憶参照ワードの各
々について、第２のメモリーから第２の複数個の経路定
義ワード・のひとつが読み出される。次に第２のメモリ
ーから読み出された経路定義ワードから制御ワードが誘
導される。

本発明に従う制御ワード諒は時分割交換方式ヲ通る非サ
ブレートおよびサブレート方式のデータ通信路を定義す
る制御ワードを供給する。制御ワード源はサブレートの
メモリーと非サブレートおよび参照メモリーの両方を含
んでいる。サブレートメモリ−はサブレートのデータ路
定義ワード全記憶し、非サブレートおよび参照メモリー
は非サブレートのデータ路定義ワードと記憶参照ワード
の両方を含んでいる。制御ワード源はさらにサブレート
のデータ路定義ワードの読み出しを実行するために非サ
ブレートおよび参照メモリーから読み出された記憶参照
ワードに応動してサブレートメモリ−の位置を定義する
回路を含んでいる。論理回路はサブレート・参照メモリ
ーから読み出された非サブレートデータ路定義ワードに
読動して、交換システムを通る非サブレートデータ通信
路を定義する制御ワードを供給する。論理回路は壕だサ
ブレートメモリ−からのサブレートデータ路定義ワード
に応動してサブレートデータ通信路を定義する制御ワー
ドを供給する。

本発明に従う制御ワード源の図示の実施例は、タイミン
グパルスを発生するクロックと、これらのタイミングパ
ルスと非サブレート参照メモリーから読み出された記憶
参照ワードに応動してサブレートメモリ−の位ａｔｔ一
定義する位置信号を発生する位置発生器とを含んでいる
。特定の実施例においては、位置発生器は周波数分割器
と、モジュロ２０カウンタと、モジュロ１０カウンタと
、モジュロ５力ウンタと、セレクタ回路と、加算／減算
器と奢含んでいる。周波数分割器はクロックタイミング
パルスを受信して固定した数のタイミングパルスごとに
１フレームパルスの割合でフレームパルスを発生する。

前述したカウンタの各々はこれらのフレームパルスを計
数して、フレーム信号の一義的に繰返す系列を発生する
。選択回路はサブレート−参照メモリーから読み出され
た記憶参照ワードの内の与えられたものに応動して、前
述したカウンタの内のひとつを選択し、加算／減算器は
選択されたカウンタによって発生されたフレーム信号を
与えられた記憶参照ワードの部分と組合せて位置信号の
ひとラヲ発生する。この位置信号はす、ルー１、ドアー
Ｅ”Ｊ−から読み出される位置を定義する。　：”゛ １ 実施例の説明 第１図は本発明の一実施例たる時分割交換方式１０のブ
ロック図を示している。変換方式１０は入り時分割多重
′？ｆＭ１１と、１６本の出の時分割多重線１３−Ｏ乃
至１３−１５とその間に接続を設定するだめの交換ネッ
トワーク１２ｆ：含んでいる。交換システム１０は単に
例にすぎず、本発明の原理は数段の接続ネットワークを
持つ交換システムにもまた適用できる。入来線１１は１
２８時分割チャネルの１２５マイクロ秒のフレームで複
数個の顧客の端末Ｃ図示せず）からの多重化されたディ
ジタルワードを取扱かう。従って、単一の時分割チャネ
ルの時間周期は約９７６ナノ秒である。任意の与えられ
たチャネルで送信されるデータワードは７ビツトの情報
と１ビツトの制御ビットを含んでいる。従って、フレー
ム当りの門人の情報容蓋は毎秒５６キロー：・ ビットである。：（１２５マイクロ秒当り７ビツト）。

この実−例はまた入力線１１の一部の′：１： ≠ヤネルに毎秒２．４キロビツト、毎秒４．８キロビツ
ト、毎秒９．６キロビツトのような低速のデータ速度を
持つ端末からの情報を含んでいる。ここでは５６キロビ
ツト／秒より小さいデータ周波数を持つ顧客端末はサブ
レート端末と呼ばれ、５６キロビツト／秒のデータ周波
数を持つ端末は非サブレート端末と呼ばれる。システム
の能率を向上するためには、ある種のサブレート端末は
毎秒５６キロビツトのデータチャネルを共用する。端末
がチャネルを共用するときには、７ビツトの情報ビット
内の１ビラトは加入者の識別に使用され、データのため
に６ビツトが残ることに注意していただきたい。これに
よってサブレート通信のためにはフレーム当り１チャネ
ル４８キロビット／秒の最大容量が得られることになる
。以下の表はチャネルを共用することができる特足のデ
ータ周波数の端末の数を示している。

データ速度　　　　　共用できる端末の（キロビット／
秒）　　　最大数　　（竺）２．４　　　　　　　　　
　　２０ ４．８　　　　　　　　　　　１０ ９．６５ サブレートの端末はＭフレームに１回チャネルを使用す
るようにしてチャネルを共用するが、こ＼でＭはチャネ
ルと共用できる最大数の端末である。従って、本実施例
における同一のサブレート端末によって使用される連続
したチャネルの数はチャネルを共用する端末の数の１２
８倍である。例えば、２，４キロビ。

ット／秒の端末はそれに関連したチャネルを２０フレー
ムごとに、すなわち２，５６０チヤネルごとに１回使用
する。本実施例におけるチャネル共用のプロセスは２，
５００マイクロ秒（第２図）ごとの２，５６０時分割チ
ャネルを含むスーパフレームを参照することによつ−Ｃ
具体化される。スーパフレームの中で各端末は少くとも
１個の関連するチャネルを持つ。

例えば、もしチャネル９がある９、６キロビツト／秒の
端末で使用されれば、その端末からのデータワードは５
フレームごとにチャネル９で伝送される。従って、その
端末はスーパフレームごとに４回チャネル９を使用する
。

し７１ｈ　Ｌ　２．４キロビット／秒の端末はそれに関
連したチャネルをスーパフレームごとに１回だけ使用す
る。

交換網１２はこの例では１６者折重のデコーダ１４を経
由して制御ワード源５０の制御下に動作する１６個のＡ
ＮＤゲート１２−０乃至１２−１５を含んでいる。制御
ワード源５０は図面には示していない方法で入力線１１
のタイミングをとるのにも用いられる高精度ネットワー
ククロック１５を受信し、これらのタイミングパルス源
５０に応動して、ｗ１１上に各々の９７６ナノ秒の時間
スロットの間に１個の４ビツト制御ワードを発生する。

タイミングパルス源５０は４導体の経路７１’に通して
、この４ビブ・トの制御ワードを□ デコーダ１４に与える。デ、″ｆＪ−ダ１４はこの４ビ
ツトの制御ワードをデコードして、１６本の導体１４−
０乃至１４−１５の内の適切なものに論理１の付勢信号
を発生し、ＡＮＤゲート１２−０乃至１２−１５の内の
適切なものを付勢する。このようにして、制御ワード源
５０によって発生された４ビツトの制御ワードの各々は
各タイムスロットの間に入り線１１と１６本の出線１３
−０乃至１３−１５の内の１本の間の接続を規定するこ
とになる。

もし交換網１０がサブレート端末を収容するように設計
してなければ、タイミングパルス源５０は各フレームの
１２８チヤネルに対応する１２８ワードのくりかえしの
系列を発生することができる。しかし、この例では、与
えられたチャネルを共用している２、４キロビット／秒
のサブレート端末の各々が交換網１２を通る異る経路を
必要とする可能性があり、これらの端末の各々は２５０
０マイクロ秒のスーパフレ一本ごとにひとつだけの９７
６ナノ秒のタイムスロットに関連するので、タイミング
パルス源１゛０は谷スーパフレームの２５６０タイムス
ロツトに対応する２５６０ワードのシーケンスを発生し
なければならない。

タイミングパルス源５０は１２８ワードのタイムスロッ
トメモリー１５１を含んでおり、これはここでは非サブ
レート・参照メモリーと呼ばれている。メモリー５１中
に記憶されたワードは、ｗ１１上の１２８チヤネルに・
対応し、このようなワードの各々は５個のデータフィー
ルドＡ、Ｂ、Ｃ，ＤおよびＥＣ第３図）にグループ化さ
れた１３ビツトを含んでいる。

データフィールドＢは線１１上の対応するチャネルのデ
ータ速度を規定する２ビツトを含む。もしＢ＝００であ
れば、対応するチャネルは１個の５６キロビツト／秒の
端末で使用され、４ビツトからなるデータフィールドＡ
がその端末についてネットワーク１２全通して設定され
るべき経路を決定する。しかしもしＢ＼００であれば、
対応するチャネルは同様のデータ速度のサブレート端末
によって共用され、データフィールドＡのビットは使用
されず、これらの端末のために交換ネットワーク１２中
で設定されるべき経路はデータフィールドＥを形成する
５ビツトによって部分的に指定される関連するサブレー
トメモリ−５２中の位置に記憶されたワードから決定さ
れる。この例では３種のサブレートー−９，６キロビツ
ト／秒（Ｂ＝０１）、４．８キロビット／秒（Ｂ＝１０
）および２．４キロビット／秒（Ｂ＝１１　）が可能に
なっている。データフィルドＣは対応するチャネルがを
きか、塞がりかを示し、データフィールドＤはパリティ
ビットである。

Ｂ＝００であるメモリー５１のデータフィールドＡ乃至
Ｅｉ含むワードは、これが非サブレートのデータチャネ
ルのための交換ネットワーク１２を通る通信経路を定義
するビットを含むので、非サブレートデータ路決定ワー
ドと呼ばれる。Ｂ＋００であるメモリー５１中のデータ
フィールドＡ乃至Ｅｉ含むワードはメモリー５２中の記
憶位置を規定するビットを含むので記憶参照ワードと呼
ばれる。

メモリー５２中に記憶されたワードは３つのデータフィ
ールドａ、ｂ、ｃ（第４図）にグループ化された６ビツ
トを含んでいる。与えられたサブレードチャネルに対応
するワードはメモリー５２中の連続した位置に記憶され
ており、これらのワードの内の第１のものの位置は与え
られたチャネルに対応するメモリー５１中に記憶された
ワードのデータフィールドＥによって規定される。デー
タフィールドａｉ含む４ビツトは各々のサブレート端末
ごとに交換ネットワーク１２中で設定される経路を規定
する。データフィールド互はパリティビットを含み、デ
ータフィールドエは対応するチャネルが突きか塞がりか
を示す単一のビットを含んでいや。関連するサブレート
メモリ−５２に記憶１戸れたワードはここではサブレー
トデータ路、−義ワードと呼ばれる。

メモリー５１およびｊ２は周期的に読み出されネットワ
ーク１２を制御するための制御ワードを与えるが、新ら
しい通信路を設定するためあるいは不要な通信路を消去
するための書き込みの頻度は低い。メモリー５１および
５２の読み出しと曹き込みの両方を実行するだめに、各
タイムスロットは読み出しの半分と書き込みの半分に分
割されている。ネットワークのクロック１５は導体１６
上に矩形波の出力信号を発生する。導体１６上の出力信
号が論理１であるときにメモリーの読み出しが行なわれ
る。導体１６上の出力信号が論理０であるときに、中央
処理装置１９によってメモリーの曹き込みが行なわれ、
与えられた端末からの呼びに応動してネットワーク１２
を通る通信路が変更される。中央処理装置１８は多導体
経路１９を経由してメモリー５１にある″′悼多導体経
路２０を経由してメモリー５２に誓き込まれるべき位置
を含む適切な情報を送出する。

メモリー５１はネットワーククロック１５によって駆動
されるタイムスロットカウンタ５３によって発生される
タイムスロット信号によって定義される１乃至１２８の
連続しだタイムスロットごとに１回読み出される。メモ
リー５２は、そのサブレードチャネルに関連したメモリ
ー５１の記憶参照ワードのデータフィールドＢおよびＥ
からの信号に応動して位置発生器６０によって決定され
る位置から、サブレードチャネルについてだけ読み出さ
れる。位置発生器６０はネットワーククロック１５のタ
イミングパルスを逓降して１２５マイクロ秒ごとに１フ
レームパルスの割合でフレームパルスを発生する周波数
分割器６１を含んでいる。これらのフレームパルスはモ
ジュロ２０カウンタ６２、モジュロ１０カウンタ６３お
よびモジュロ５カウンタによって計数される。次に、カ
ウンタ６２．６３および６４は第５図に示すようなフレ
ーム信号の繰返しのシーケンスを発生する。カウンタ６
２は２．４キロビット／秒のデータ周波数に関連してお
り、カウンタ６３は４．８キロビット／秒のデータ周波
数に関連しており、カウンタ６４は９．６キロビツト／
秒のデータ周波数に関連している。セレクタ回路６５は
カウンタ６２．６３および６４からのフレーム信号とタ
イムスロットメモリー５１から読み出された各ワードの
データフィールドＢから成る２ビツトを受信する。回路
６５はデータフィールドＢによって規定されるデータ周
波数に関連したカウンタ６２．６３．６４の内のひとつ
からのフレーム信号を選択する。回路６５は次に選択さ
れたフレーム信号を加算／減算器６６に送り、これは選
択されたフレーム信号とメモリー５１からのデータフィ
ールドＥｌ−含む５ビツトの２進の和を形成する。

回路６６はさらに２進の和から１を減し、結果として得
られた２進数を表わす位置信号を送ってメモリー５２か
ら読み出されるべき位置を定める。

メモリー５１の読み出された位置のデータフィールドＡ
、Ｂ、Ｃとメモリー５２から読み出された位置のデータ
フィールド見、且の両方の情報ビットは論理回路ＴＯに
送られ、各々のアクティブなチャネルについてメモリー
５１からのデータフィールドＡあるいはメモリー５２か
らのデータフィールド見のいずれｆ：４導体経路１１に
送るかの選択を行なう。

この選択はデータフィールドＡ、Ｃおよび二の制御によ
って行なわれる。Ｂ→００でＣ＝１であれば、アクティ
ブな５６キロビツト／秒の非サブレードチャネルが定着
され、データフィールドＡを形成する４ビツトがそのチ
ャネルの制御ワードとして経路７１を通してデコーダ１
４に送られる。Ｂ笑００．Ｃ＝１でｃ　＝　１であれば
、アクティブなサブレードチャネルが定義され、デー、
タフイールド３を形成する４ビツトが制御ワ、−ドとし
て送信さ１ れる。　　　　　　　　　　・ □ 時分割多重ａ１１１と同期、：１・したタイミング回、
１１゜ 路（図示せず）が＝１ｒ＊ｍしてタイムスロットカウン
タ５３と位置発生器６０にリセットパルスを送１百する
スーパフレームの開始時に制御ワード源５０の動作が開
始される。カウンタ５３によって足められるメモリー５
１の位置と位置発生器６０によって駕められるメモリー
５２の位置を繰返して読むことによって、２５６０ワー
ドのシーケンスが発生され各スーパフレーム交換ネット
ワーク１２を制御するように送出される。これらのシー
ケンスの発生は線１１上のフレームの１２８チヤネルの
内の４チヤネルがアクティブなサブレードチャネルであ
り、残りの１２４チヤネルが空きであるか、５６キロビ
ツト／秒の非サブレードチャネルであるような次の例を
考えることによってより良く理解することができる。チ
ャネル０および２６はそれぞれ４端末および２端末で共
用された９、６キロビツト／秒のチャネルで□・ある。

チャネル１２は２端末で共用された４、８キロビット／
秒のチャネルであり、チャネル１７は２端末で共用され
た２、４キロビット／秒のチャネルである。この例の場
合のメモリー５１およびメモリー５２の典型的なパター
ンをそれぞれ第６図および第７図に示した。メモリー５
１はフレーム当り１２８チヤネルに対応する１２８ワー
ドを記憶して込る〔第６図）。例えば、メモリー５１の
位置１のワードはチャネル１がアクティブな５６キロビ
ツト／秒の非サブレードチャネルであることを示し、デ
ータフィールドＡは制御ワード０１０１ｔ−含み、チャ
ネル１について入線１１から出線１３−５への経路を規
定する。メモリー５１の位置９のワードはチャネル９が
９．６キロビツト／秒のサブレードチャネルであること
を示し、データフィールドＥは各々の５フレームのシー
ケンスの第１フレームのチャネル９の経路定義ワードが
メモリー５２の位置１に入っていることを示す（第７図
）。メモリー５２の位置１に記憶されたワードのデータ
フィールド見は各々の５フレームのシーケンスの内の第
１フレームの間のチャネル９について入り線１１から出
線１３−９への経路１ｆ：定義する制御ワード１００１
ｔ−含んでいる。各々の５７レームのシーケンスの第２
フレーム乃至第５フレームについてのチャネル９の経路
定義ワードはメモリー５２の位置２乃至５に連続して記
憶されている。メモリー５１（第６図）の位置１２のワ
ードはチャネル１２ｔ−４，８キロビット／秒のサブレ
ードチャネルであるとして定義し、データフィールドＥ
は各々の１０フレームのシーケンスの第１フレームのチ
ャネル１２の経路定義ワードがメモリー５２の位置６に
記憶されていることを示す〔第７図）。

各々の１０フレームのシーケンスの第２乃至第１０フレ
ームのチャネル１２の経路定義ワードはメモリー５２の
連続した位置Ｔ乃至１５に記憶されている。メモリー５
１（ｉ６図）の位置１Ｔのワードはチャネル１７を２．
４キロビット／秒のサブレードチャネルであると定め、
データフィールドＥは谷スーパフレーム（２０フレーム
のシーケンス）の第１フレームのチャネル１Ｔの触路冗
義ワードがメモリー５２の位置２１（第７図）に記１．
ハされていることを示す。各スーパフレームの第２乃至
第２０フレームのチャネル１Ｔの経路定義ワードはメモ
リー５２の連続した位置２２に記憶されている。メモリ
ー５１（第６図）の位置２６のワードはチャネル２６は
９．６キロビツト／秒のサブレードチャネルとして定義
し、データフィールドＥは各々の５フレームの系列の第
１フレームのチャネル２６の経路定義ワードがメモリー
５２（第７図）の位置１６に入っていることを示す。各
科の５フレームの系列の第２乃至第５フレームのチャネ
ル２６の経路定義ワードはメモリー５２の連続した位置
１７乃至２０に記憶されている。　　　　　　□・ スーパフレームのはじめの１１フレームのチャネル９．
１２．１７’および２６の制御ワード源５０の動作は、
こ□の例について第８図に要約されている。読み出され
たメモリー５２の位置はセレクタ回路６５によって伝送
されたフレーム信号とメモリー５１から読まれたデータ
フィールドＥの和からＩ’を減することによって与えら
れる。この例に従えば、必要な２５６０ワードの制御ワ
ードシーケンスはメモリー５１の１２８記憶位置と、メ
モリー５２の４０記憶位置だけを持つ制御ワード源によ
って実現される。これは従来技術の直接的な実現の場合
に必要となる２５６０ワードと比較して大幅に小さくな
っている。

【図面の簡単な説明】

第１図はその実線のブロックで本発明に従う制御ワード
源を示す時分割交換方式のブロック図： 第２図および第５図は第１図のシステムのタイミング図
；・ 第３図およｑ第４図は第１図のタイムスロットメモリー
と□、ｊ〒達するサブレートメモリ−のビット割当；□
゛・ 第６図および第７図／Ｉ′ｉ第１図のタイムスロットメ
モリーと連想サブレートメモリ−の典型的なワード記憶
パターン； 第８図／Ｉｉ第１図の制御ワード源の演算シーケンスの
図でるる。 〔主要部分の符号の説明〕 サブレートメモリ一手段　５２　　連想サブレートメモ
リー手続補正書（方式） 昭和５８年７月１９日 特許庁長官若杉和夫殿 １、事件の表示昭和５８年　特許願第５５３４８　　号
（１）説明文字を削除した図面（第１図、第５図、第４
図。 第６図〜第８図）　１通を提出致します。 ８、添付書類の目録 図　面（第１図、第６図、第４図、第６図〜第８図）１
通

Claims (1)

1. 【特許請求の範囲】 １、時分割交換システムを通る非サブレートおよびサブ
   レートデータ通信路を定義する制御ワードを供給する制
   御ワード源において、 該制御ワード源は サブレートデータ路定義ワードを記憶するための複数個
   の位置を持つサブレートメモリ一手段と、 非サブレートデータ経路定義ワードと記憶参照ワードを
   記憶するだめの非すブレート轡参照メモリ一手段と、 該非サブレート・参照メモリ一手段から読み出された記
   憶参照ワードに応動して該サブレートデータ路定義ワー
   ドの読み出しヲ芙行するために該サブレートメモリ一手
   段の位置′ｆＩ：足りる回路手段と、 該非サブレート・参照メモリ一手段から読み出された非
   すブレートデータ路疋義ワードに応動して該時分割交換
   システムを通る非サブレートデータ通信路を定義する制
   御ワードを供給し、該サブレート・参照メモリ一手段か
   ら読み出されたサブレートデータ路定義ワードに応動し
   て該時分割交換システムを通るサブレートデータ通信路
   を定義する制御ワードを供給する論理手段と、を含むこ
   とを特徴とする制御ワード源。 ２、各フレームの間に第１のメモリーから第１の複数個
   の経路定義ワードと複数個の記憶参照ワードを直列に読
   み出し、 読み出された経路定義ワードから制御ワードを誘導し、 フレームに１信号の割合でフレーム信号のくりかえしの
   シーケンスを発生し、 与えられたフレームの間に読み出された各記憶参照ワー
   ドについて、現在読み出された記憶参照ワードとそのフ
   レームの間に発生されたフレーム信号とによって定義さ
   れる第２のメモリーの位置から経路定義ワードを読み出
   し、読み出された経路ボ義ワードから制御ワードを駆動
   するようになっている タイムスロットのフレームで動作する時分割交換システ
   ムの通信路の設定を制御する方法。