CN2864995Y - 具屏蔽结构的半导体芯片 - Google Patents

Abstract

一种具屏蔽结构的半导体芯片，包括一衬底、一金属内连线结构以及一电路。衬底具有至少一绝缘环，其镶嵌于衬底的一衬底表面。金属内连线结构配置于衬底表面上，并且金属内连线结构具有至少一保护环。此电路位于衬底之上，其中绝缘环在衬底表面上的投影围绕电路，而保护环在衬底表面上的投影围绕绝缘环在衬底表面上的投影及电路在衬底表面上的投影。由于本实用新型的半导体芯片的屏蔽结构具有至少一绝缘环以及至少一保护环，其中绝缘环围绕电路在衬底表面上的投影，并且保护环在衬底表面上的投影围绕绝缘环及电路在衬底表面上的投影。因此，屏蔽结构可以减少电路所受到的干扰。是以，具有这种屏蔽结构的半导体芯片能够具有优选的效能。

Description

具屏蔽结构的半导体芯片

技术领域

本实用新型是有关于一种半导体芯片，且特别是有关于一种具有屏蔽结构的半导体芯片。

背景技术

随着集成电路芯片(integrated circuit chip)的效能不断地增加，电子信号在集成电路芯片内传输的频率亦逐渐地提升。然而，当这些电子信号的频率提升至高频的状态时，例如十亿赫兹(giga-hertz)以上时，集成电路芯片内部的电子信号便容易受到严重的噪声干扰。

图1是现有的一种集成电路芯片的局部示意图。图2是图1的集成电路芯片的上视示意图。请共同参照图1与图2，集成电路芯片100主要包括一衬底(substrate)110、一金属内连线结构(metal interconnection structure)120、多个信号接点130以及多个接地接点140。金属内连线结构120位于衬底110的一表面112上，并且这些信号接点130以及接地接点140位于金属内连线结构120的远离衬底110的表面上。

此外，为了避免信号接点130受到噪声的干扰，现有技术更采用了保护环(guard ring)122的设计。详细地说，现有技术是分别将这些保护环122环绕于这些信号接点130的周围，并且经由迹线(trace)124将保护环122与接地接点140电连接。是以，当现有技术经由线焊(wire bonding)工艺而将一接地导线150电连接于接地接点140与一接地(未绘示)时，保护环122可以经由迹线124、接地接点140以及接地导线150而与集成电路芯片100以外的接地电连接。

一般而言，当集成电路芯片100的工作时脉处于低频率的状态时，由于保护环122与接地之间的寄生现象(parasitics)可以忽略，因此信号接点130的噪声便可以经由保护环122而顺利地被排除到集成电路芯片100外，其中寄生现象例如是迹线124、接地接点140以及接地导线150的寄生电感(parasitic inductance)。是以在电子信号处于低频的状态时，现有技术中的保护环122的设计可以保护信号接点130免于噪声的干扰。

然而，当集成电路芯片100的工作时脉处于高频率的状态时，上述的寄生现象，即迹线124、接地接点140以及接地导线150的寄生电感，便无法被忽略。更详细地说，由于保护环122是经由迹线124而连接于接地接点140，因此若将保护环122、迹线124、接地接点140以及接地导线150视为一整体时，则这个整体的总寄生电感会随着这个集成电路芯片100的工作时脉的升高而增加。

承上所述，当这个总寄生电感超过一临界值时，信号接点130的噪声便无法顺利地经由保护环122而排除到集成电路芯片100以外的接地。意即当集成电路芯片100的工作时脉处于高频率的状态时，这些用来保护信号接点130的保护环122便逐渐地失去了应有的功效，因此经由这些信号接点130所传输的高频的电子信号便容易受到噪声的干扰。是以集成电路芯片100的效能就容易恶化。

实用新型内容

本实用新型的目的是提供一种半导体芯片，其具有良好的效能。

为达上述或是其它目的，本实用新型提出一种半导体芯片，其包括一衬底、一金属内连线结构以及一电路。衬底具有至少一绝缘环，其镶嵌于衬底的一衬底表面。金属内连线结构配置于衬底表面上，并且金属内连线结构具有至少一保护环。此电路位于衬底之上，其中绝缘环在衬底表面上的投影围绕电路，而保护环在衬底表面上的投影围绕绝缘环在衬底表面上的投影及电路在衬底表面上的投影。

基于上述，由于本实用新型的半导体芯片的屏蔽结构具有至少一绝缘环以及至少一保护环，其中绝缘环围绕电路在衬底表面上的投影，并且保护环在衬底表面上的投影围绕绝缘环及电路在衬底表面上的投影。因此，屏蔽结构可以减少电路所受到的干扰。是以，具有这种屏蔽结构的半导体芯片能够具有优选的效能。

为让本实用新型的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1是现有的一种集成电路芯片的局部示意图；

图2是图1的集成电路芯片的上视示意图；

图3是本实用新型一实施例的半导体芯片的局部上视示意图；

图4是图3中A-A’剖面线的半导体芯片的剖面示意图；

图5是图4中A区域的放大示意图；

图6是本实用新型另一实施例的半导体芯片的局部上视示意图；

图7是图6中B-B’剖面线的半导体芯片的剖面示意图；

图8是本实用新型再一实施例的半导体芯片的局部上视示意图；

图9是图8中C-C’剖面线的半导体芯片的剖面示意图。

附图标记说明

100：集成电路芯片                110：衬底

112：表面                        120：金属内连线结构

122：保护环                      124：迹线

130：信号接点                    140：接地接点

150：接地导线                    200：半导体芯片

200’：半导体芯片                200”：半导体芯片

210：衬底                        212：衬底表面

214a：环型深沟渠                 216a：绝缘环

216b：绝缘环                     220：金属内连线结构

222：保护环                      222a：保护环

222b：保护环                     224：迹线

226：接地接点                    228：保护环

228a：第一线段                   228b：第二线段

230：电路                        P：二氧化硅层

Q：多晶硅化物层

具体实施方式

图3是本实用新型一实施例的半导体芯片的局部上视示意图。图4是图3中A-A’剖面线的半导体芯片的剖面示意图。请共同参照图3与图4，半导体芯片200主要包括一衬底210、一金属内连线结构220以及一电路230。衬底210具有一衬底表面212。此外，衬底210还具有一环型深沟渠(ringlikedeep trench)214a以及一绝缘环216a，其中环型深沟渠214a位于衬底表面212上，而绝缘环216a位于环型深沟渠214a内。

请参照图5，其为图4中A区域的放大示意图。绝缘环216a的环宽例如为1.2微米(micron)，并且绝缘环216与电路230之间的距离例如为10微米。此外绝缘环216a例如是由一二氧化硅层P以及一多晶硅化物(polysilicide)层Q所组成，其中二氧化硅层P配置于环型深沟渠214a的内表面上，而多晶硅化物层Q配置于二氧化硅层P上。值得注意的是，在本实用新型的其它实施例中，绝缘环216a亦可以单一层二氧化硅层P所形成，其中二氧化硅层P配置于环型深沟渠214a内。

金属内连线结构220配置于衬底表面212上，并且金属内连线结构220具有一保护环222a。一般而言，金属内连线结构220通常会具有至少一层线路层(未绘示)，并且在形成此线路层的同时，一并形成此保护环222a。在本实施例中此线路层与保护环222a是位于金属内连线结构220的远离衬底210的表面，并且保护环222a是构成自此线路层，其中保护环222a例如是经由线路层的一迹线224而与一接地接点226电连接。

电路230位于衬底210之上。也就是说，电路230可以位于衬底表面212上或是位于衬底表面212的上方。在本实施例中，电路230是一信号接点，并且此信号接点是构成自金属内连线结构220的线路层的局部，其中电路230与保护环222a之间的距离为100微米。值得注意的是，在上述的半导体芯片200中，绝缘环216a在衬底表面212上的投影是将电路230围绕于其内，并且保护环222a在衬底表面212上的投影是将绝缘环216a在衬底表面212上的投影以及将电路230在衬底表面212上的投影围绕于其内。

基于上述的结构，由于当半导体芯片200以低频的工作时脉运作时，保护环222a对于噪声具有良好的屏蔽效果，并且这样的屏蔽效果与保护环222a距离电路230的长度在合理的范围内成正比，另外由于绝缘环216a的结构对于相当大的频率范围的噪声均具有良好的屏蔽效果，因此本实施例所提出的半导体芯片200较不容易受到噪声的干扰，是以半导体芯片200能够具有较良好的效能。

在本实施例中，金属内连线结构220除了可以具有单一层线路层外，更可以由多层线路层构成。是以本实施例的保护环的位置除了可以如保护环222a所示位于金属内连线结构220的表面外，更可以如保护环222b所示位于金属内连线结构220内，其中保护环222a与保护环222b可分别构自与其共平面的线路层。

值得注意的是，若保护环222a与保护环222b同时电连接至同一个接地接点226时，保护环222a与保护环222b之间会产生一短路通道(short cut)，进而引起保护环222a与保护环222b之间的交互干扰。是以，在本实施例中，保护环222a与保护环222b分别电连接到不同的接地接垫226上，以避免保护环222a与保护环222b之间产生噪声干扰。

此外，本实施例并非用以限定本实用新型的保护环的个数，在本实施例中保护环222a与保护环222b更可以是同时存在的。由上述的说明可以轻易的了解到，在本实用新型的其它实施例中半导体芯片200更可以具有多个保护环。这些保护环是分别构成自金属内连线结构220的多个相互重叠线路层的局部，并且这些保护环在衬底表面212上的投影是将绝缘环216a与电路230在电路表面上的投影围绕于其内，其中各个保护环的形状例如是彼此相似的。如此一来，半导体芯片200便更不容易受到噪声的干扰，是以半导体芯片200能够具有更良好的效能。

另外，在本实用新型的其它实施例中，金属内连线结构更可以具有多个保护环。这些保护环在衬底表面上的投影是将绝缘环与电路在电路表面上的投影围绕于其内，其中这些保护环是构成自同一层的电路层。此外，这些保护环例如是彼此分离的并且各个保护环的形状例如是彼此相似的。如此一来，本实用新型的半导体芯片便更不容易受到噪声的干扰，是以半导体芯片能够具有更良好的效能。

当然，本实用新型的半导体芯片更可以具有多个绝缘环。这些绝缘环于衬底表面上的投影介于保护环于衬底表面上的投影与电路于衬底表面上的投影之间，其中这些绝缘环例如是彼此分离的，并且各个绝缘环的形状例如是彼此相似的。举例而言，在图3与图4中半导体芯片200除了可以具有绝缘环216a以外，更可以具有绝缘环216b。绝缘环216b在衬底表面212上的投影是介于保护环(例如保护环222a与保护环222b)于衬底表面212上的投影与电路230于衬底表面212上的投影之间，其中绝缘环216a与绝缘环216b是彼此分离的，并且绝缘环216a与绝缘环216b的形状是彼此相似的。如此一来，本实施例所提出的半导体芯片200便更不容易受到噪声的干扰，是以半导体芯片200能够具有更良好的效能。

另外，本实施例并非用以将本实用新型的电路230的位置限定在金属内连线结构220的表面上，在本实用新型的其它实施例中电路230更可以位于衬底表面212上，其示意图如图6与图7所示，其中图6是本实用新型另一实施例的半导体芯片的局部上视示意图，图7是图6中B-B’剖面线的半导体芯片的剖面示意图。由于半导体芯片200’类似于半导体芯片200，是以在此不再对半导体芯片200’的细部结构进行详细的描述。

承上所述，半导体芯片200’与半导体芯片200的不同处主要在于电路230是位于衬底表面212上，其中电路230例如是一电路元件。值得注意的是，电路元件可以是有源元件、无源元件或是前述两者的组合，其中有源元件例如是发射器、接收器、功率放大器、压控振荡器或是前述元件的组合。另外本实用新型的电路230除了可以是电路元件外，还可以是电路模块，其中此电路模块例如是无源电路模块、存储器模块、电源供应模块、控制及逻辑模块、发射模块或接收模块等。

图8是本实用新型再一实施例的半导体芯片的局部上视示意图。图9是图8中C-C’剖面线的半导体芯片的剖面示意图。请共同参照图8与图9，在本实施例的半导体芯片200”中，电路230a为保护环222所环绕，而电路230b由保护环228所环绕。值得注意的是，保护环222由连续的线段所组成，而保护环228由多条彼此不连续的线段所组成，即保护环228由第一线段218a与第二线段218b所组成，其中第一线段228a独立于第二线段228b。

由于第一线段228a与第二线段228b分别电连接至不同的接地接点226，因此相较于保护环222之于电路230a，保护环228b更能够保护电路230b免于受到噪声的干扰，并且第一线段228a与第二线段228b之间亦不容易产生短路通道。另外，本实施例并非用以限定本实用新型，在本实用新型的其它实施例中保护环228更可以由多条彼此独立的线段所形成。

综上所述，如果将本实用新型的绝缘环以及保护环视为一屏蔽结构时，由于此屏蔽结构的绝缘环在衬底表面的投影将电路在衬底表面上的投影围绕于其内，并且保护环在衬底表面上的投影将绝缘环及电路在衬底表面上的投影围绕于其内，因此本实用新型的屏蔽结构可以减少电路所受到的干扰。是以本实用新型所公开的半导体芯片能够具有优选的效能。

虽然本实用新型已以优选实施例公开如上，然其并非用以限定本实用新型，任何本领域内的技术人员，在不脱离本实用新型的精神和范围内，当可作些许更动与润饰，因此本实用新型的保护范围以权利要求所界定的为准。

Claims (10)

1.一种具屏蔽结构的半导体芯片，其特征在于包括：

一衬底，具有至少一绝缘环，其形成于该衬底的一衬底表面；

一金属内连线结构，配置于该衬底表面上，该金属内连线结构具有至少一保护环；以及

一电路，位于该衬底之上，其中该绝缘环在该衬底表面上的投影围绕该电路，而该保护环在该衬底表面上的投影围绕该绝缘环在该衬底表面上的投影及该电路在该衬底表面上的投影。

2.如权利要求1所述的具屏蔽结构的半导体芯片，其特征在于，该衬底具有多个该绝缘环，其镶嵌于该衬底表面，且该些绝缘环在该衬底表面上的投影围绕该电路在该衬底表面上的投影。

3.如权利要求2所述的具屏蔽结构的半导体芯片，其特征在于，任意两该些绝缘环彼此分离。

4.如权利要求1所述的具屏蔽结构的半导体芯片，其特征在于，该些保护环的至少其中之一包括彼此独立的多个线段。

5.如权利要求1所述的具屏蔽结构的半导体芯片，其特征在于，该金属内连线结构具有多个该保护环，其分别构成自该金属内连线结构的多个相互重叠的线路层的局部，且每一该些保护环在该衬底表面上的投影围绕该绝缘环在该衬底表面上的投影及该电路在该衬底表面上的投影。

6.如权利要求1所述的具屏蔽结构的半导体芯片，其特征在于，该金属内连线结构具有多个该保护环，其构成自该金属内连线结构的一线路层，且该些保护环在该衬底表面上的投影围绕该绝缘环在该衬底表面上的投影及该电路在该衬底表面上的投影。

7.如权利要求1所述的具屏蔽结构的半导体芯片，其特征在于，该电路为一信号接点。

8.如权利要求1所述的具屏蔽结构的半导体芯片，其特征在于，该电路为有源元件、无源元件或是前述两者的组合。

9.如权利要求1所述的具屏蔽结构的半导体芯片，其特征在于，该电路为发射器、接收器、功率放大器、压控振荡器或是前述元件的组合。

10.如权利要求1所述的具屏蔽结构的半导体芯片，其特征在于，该电路为存储器模块、电源供应模块、无源电路模块、控制及逻辑模块、发射模块或接收模块。

Images