CN2864994Y - 集成电路芯片针测垫的结构 - Google Patents
集成电路芯片针测垫的结构 Download PDFInfo
- Publication number
- CN2864994Y CN2864994Y CN 200520037226 CN200520037226U CN2864994Y CN 2864994 Y CN2864994 Y CN 2864994Y CN 200520037226 CN200520037226 CN 200520037226 CN 200520037226 U CN200520037226 U CN 200520037226U CN 2864994 Y CN2864994 Y CN 2864994Y
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- surveyed
- pad
- dielectric layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Abstract
本实用新型公开了一种集成电路芯片针测垫的结构，包括：一衬底，其上具有一介电层；一嵌入金属导线，设于该介电层上，且该嵌入金属导线具有一暴露出来的上表面；一保护介电层，覆盖在该上表面以及该介电层上；一强化图案，设于该嵌入金属导线的该上表面，且该强化图案具有一间隙，暴露出部分的该嵌入金属导线；以及，一金属垫，设于该强化图案以及该保护介电层上，且该金属垫填满该嵌入金属导线的该间隙。通过本实用新型的集成电路芯片针测垫的结构，防止了因测试力量过大而造成裸铜或是绝缘层破裂。
Description
技术领域
本实用新型涉及半导体集成电路(IC)结构，尤其涉及一种集成电路芯片针测垫的结构。
背景技术
如业界所熟知，在IC芯片的制造过程中，半导体测试往往是制造过程的不同阶段中一个不可或缺的步骤。每一个IC芯片在晶片与构装型态，都必须经过一个特定的测试程序，以确保其功能正常。其中，测试产品的需求主要来自两个考量因素：芯片新设计的考量与单位产量(良率)提高的考量。举例来说，随着芯片功能更强，内部的线路也变得更加复杂，精确的测试需求也相形之下变得更加重要。
在晶片型态测试个别的芯片，其过程称为晶片针测。晶片针测在芯片与自动测试设备之间利用细小的探针头与芯片建立暂时的电性接触，这是IC设计与功能的重要测试，其主要目的是测试晶片中每一颗晶粒的电性，以便于进行芯片分离与昂贵的封装之前，筛选出良好的IC芯片；除此之外，另一个目的是测试产品IC芯片的良率，依良率的高低来判断晶片制造的过程是否有误。良率高时表示晶片制造过程一切正常，若良品率过低，表示在晶片制造的过程中，有某些步骤出现问题，必须尽快通知工程师检查。
请参阅图1，其绘示的是现有方法以探针头30进行针测工艺的剖面示意图。如图1所示，IC芯片10上设有一金属垫14。金属垫14与芯片10中制作于介电层12内的集成电路(未示出)相连接。介电层12可以包括一包覆铜金属垫14的低介电常数材料层。铜金属垫14由保护层24覆盖，并于保护层24蚀刻出一开口28暴露出部分的铜金属垫14。形成开口28之后，会另外在铜金属垫14上形成一铝金属垫16。探针头30经由开口28接触铝金属垫16后，于铝金属垫16上滑动一预定距离产生探测记号(probemark)36。
前述的针测工艺的缺点在于当工艺线宽缩小时，金属内连线系统利用铜工艺技术配合低介电常数材料作为金属导线之间的绝缘层，若直接在铝金属垫16上以探针头进行电路测试程序，可能因测试力量过大而造成裸铜或是绝缘层破裂等问题。
实用新型内容
本实用新型的主要目的即在提供一种集成电路芯片针测垫的结构，以解决因测试力量过大而造成裸铜或是绝缘层破裂等问题。
根据本实用新型的优选实施例，披露了一种集成电路芯片针测垫的结构，该结构包括：一衬底，其上具有一介电层；一嵌入金属导线，设于该介电层上，且该嵌入金属导线具有一暴露出来的上表面；一保护介电层，覆盖在该上表面以及该介电层上；一强化图案，设于该嵌入金属导线的该上表面，且该强化图案具有一间隙，暴露出部分的该嵌入金属导线；以及，一金属垫，设于该强化图案以及该保护介电层上，且该金属垫填满该嵌入金属导线的该间隙。
通过本实用新型的集成电路芯片针测垫的结构，防止了因测试力量过大而造成裸铜或是绝缘层破裂。
为了使本领域技术人员能更进一步了解本实用新型的特征及技术内容，请参阅以下有关本实用新型的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本实用新型加以限制。
附图说明
图1绘示的是现有方法以探针头进行针测工艺的剖面示意图；
图2至图6绘示的是本实用新型优选实施例一种制作IC芯片针测垫的方法的剖面示意图；
图7绘示的是本实用新型优选实施例强化图案的侧视示意图。
主要元件符号说明
10 IC芯片 12 介电层
14 铜金属垫 16 铝金属垫
24 保护层 28 开口
30 探针头 36 探测记号
38 裸铜 100 半导体IC芯片
120 底层 140 铜导线层
240 保护介电层 244 阻障层
250 强化图案 252 间隙
260 导电层 266 金属垫
280 开口 330 探针头
具体实施方式
请参阅图2至图6，其绘示的是本实用新型优选实施例一种制作IC芯片针测垫的方法的剖面示意图。首先，如图2所示，一半导体IC芯片100具有一底层120。底层120可以包括介电层以及形成在介电层中的各种集成电路元件，例如晶体管、存储器或逻辑电路元件，以及连接这些电路元件的内连线金属导线，而为简化说明，这些集成电路元件并未绘制在图中。根据本实用新型的优选实施例，在底层120中嵌入有一铜导线层140，且铜导线层140可以被一低介电常数介电材料所包围，但不限于此。如图2所示，铜导线层140具有一暴露出来的上表面。
如本领域技术人员所知，铜导线层140的制作方式可以先利用蚀刻工艺在底层120中蚀刻出一镶嵌沟渠结构，然后在蚀刻来的镶嵌沟渠结构内填满铜金属，再接着以化学机械抛光工艺将多余的铜金属磨除。此外，为了避免铜金属的扩散，可以另外在铜金属140与底层120之间增加一阻障层(未示出)。
在完成铜导线层140的制作之后，接着于铜导线层140表面以及底层120上沉积一保护介电层240。根据本实用新型的优选实施例，保护介电层240可以包括氧化硅、氮化硅、氮氧化硅或聚酰亚胺(polyimide)，但也不限于上述种类。
接着，如图3所示，进行一光刻以及蚀刻工艺，将保护介电层240图案化。在保护介电层240内形成一开280，使开口暴露出部分的铜导线层140的上表面。同时，在开口280内的铜导线层140的上表面上面形成一强化图案250。强化图案250包括间隙252，并使间隙252暴露出位于下方的部分铜导线层140上表面。
本实用新型的主要技术特征即在于增加了强化图案250，其设计目的主要是在将后续针测工艺中探针头所造成过大的应力抵消掉，避免造成铜导线层140的裸铜问题。图7中绘示的是本实用新型优选实施例强化图案250的侧视示意图，其中强化图案250是由至少两个同心圆环结构所构成。但是本实用新型强化图案250并不仅限于同心圆环结构，也可以包括其它图案，例如，螺旋状、波浪状或多边形状等等。
如图4所示，接下来在所形成的强化图案250上、暴露出来的铜导线层140的表面上，以及保护介电层240上沉积一阻障层244。阻障层244可以包括氮化钛、氮化钽或其它类似材料，其中以氮化钽较佳。随后，在阻障层244上沉积一导电层260，例如铝金属，并且使导电层260填满强化图案250的间隙252。
最后，如图5所示，进行一光刻以及蚀刻工艺，将导电层260以及阻障层244图案化，形成一金属垫266。如图6所示，在后续的针测工艺中，探针头330先接触到金属垫266，然后其所施加的应力可以被强化图案250所分散或抵消，藉此得以保护下方的铜导线层140，而避免裸铜问题。
根据以上制作IC芯片针测垫的方法，提供了一种IC芯片针测垫的结构，该结构包括：衬底，其上具有介电层；嵌入金属导线140，设于该介电层上，且该嵌入金属导线140具有一暴露出来的上表面；保护介电层240，覆盖在该上表面以及该介电层上；强化图案250，设于该嵌入金属导线140的该上表面，且该强化图案250具有间隙252，暴露出部分的该嵌入金属导线140；以及，金属垫266，设于该强化图案250以及该保护介电层240上，且该金属垫266填满该嵌入金属导线140的该间隙。
以上所述仅为本实用新型的优选实施例，凡依本实用新型权利要求所做的均等变化与修饰，皆应属本实用新型的涵盖范围。
Claims (11)
1.一种集成电路芯片针测垫的结构，其特征在于，包括：
一衬底，其上具有一介电层；
一嵌入金属导线，设于该介电层上，且该嵌入金属导线具有一暴露出来的上表面；
一保护介电层，覆盖在该上表面以及该介电层上；
一强化图案，设于该嵌入金属导线的该上表面，且该强化图案具有一间隙，暴露出部分的该嵌入金属导线；以及
一金属垫，设于该强化图案以及该保护介电层上，且该金属垫填满该嵌入金属导线的该间隙。
2.根据权利要求1所述的集成电路芯片针测垫的结构，其特征在于，该嵌入金属导线包括铜。
3.根据权利要求1所述的集成电路芯片针测垫的结构，其特征在于，该保护介电层包括氧化硅、氮化硅、氮氧化硅以及聚酰亚胺。
4.根据权利要求1所述的集成电路芯片针测垫的结构，其特征在于，该强化图案为同心圆环图案。
5.根据权利要求1所述的集成电路芯片针测垫的结构，其特征在于，该强化图案包括螺旋状图案、波浪状图案以及多边形状图案。
6.根据权利要求1所述的集成电路芯片针测垫的结构，其特征在于，该金属垫包括铝。
7.根据权利要求1所述的集成电路芯片针测垫的结构，其特征在于，在该金属垫以及该强化图案之间还有一阻障层。
8.根据权利要求7所述的集成电路芯片针测垫的结构，其特征在于，该阻障层包括氮化钽。
9.根据权利要求1所述的集成电路芯片针测垫的结构，其特征在于，该衬底中包括一半导体元件。
10.根据权利要求9所述的集成电路芯片针测垫的结构，其特征在于，该半导体元件包括金属氧化物半导体晶体管、互补式金属氧化物半导体晶体管、存储器、逻辑元件或集成电路模块。
11.根据权利要求9所述的集成电路芯片针测垫的结构，其特征在于，该半导体元件通过该嵌入金属导线与该金属垫电性连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200520037226 CN2864994Y (zh) | 2005-12-27 | 2005-12-27 | 集成电路芯片针测垫的结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200520037226 CN2864994Y (zh) | 2005-12-27 | 2005-12-27 | 集成电路芯片针测垫的结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2864994Y true CN2864994Y (zh) | 2007-01-31 |
Family
ID=37677445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200520037226 Expired - Lifetime CN2864994Y (zh) | 2005-12-27 | 2005-12-27 | 集成电路芯片针测垫的结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2864994Y (zh) |
-
2005
- 2005-12-27 CN CN 200520037226 patent/CN2864994Y/zh not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100334720C (zh) | 连接垫结构 | |
| KR101203220B1 (ko) | 신호 전도를 허용하면서 인터커넥트 패드에 대한 구조적서포트를 제공하기 위한 방법 및 장치 | |
| CN102810528B (zh) | 插入件测试结构 | |
| KR101266335B1 (ko) | 플립 칩 장치를 제조하기 위한 구조 및 방법 | |
| US20130241067A1 (en) | Semiconductor device and a method of manufacturing the same | |
| US7081679B2 (en) | Structure and method for reinforcing a bond pad on a chip | |
| KR20080090304A (ko) | 반도체 장치 | |
| US8749066B2 (en) | Semiconductor constructions | |
| CN1898795A (zh) | 具有薄膜电容器结构的集成电路封装衬底 | |
| US7939824B2 (en) | Test structure | |
| CN1700457A (zh) | 用于测试凸点的倒装芯片半导体封装及其制造方法 | |
| KR102046453B1 (ko) | 반도체 장치 | |
| EP1399966B1 (en) | Power pads for application of high current per bond pad in silicon technology | |
| US7538346B2 (en) | Semiconductor device | |
| EP0540312A1 (en) | Bump electrode structure and semiconductor chip having the same | |
| US20030218259A1 (en) | Bond pad support structure for a semiconductor device | |
| US8044482B2 (en) | Semiconductor device | |
| US20050186772A1 (en) | Process for producing metallic interconnects and contact surfaces on electronic components | |
| CN2864994Y (zh) | 集成电路芯片针测垫的结构 | |
| CN1790694A (zh) | 突出检查区的外形结构 | |
| JP4663510B2 (ja) | 半導体装置 | |
| CN1645606A (zh) | 有源区键合兼容高电流的结构 | |
| JP4759229B2 (ja) | 半導体装置 | |
| JP2008098225A (ja) | 半導体装置 | |
| CN101350342A (zh) | 测试用集成电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20070131 |
|
| EXPY | Termination of patent right or utility model |