CN2676291Y

CN2676291Y - 提升闪存存取效能的装置

Info

Publication number: CN2676291Y
Application number: CN 200420001508
Authority: CN
Inventors: 范秀铭; 杨政智; 许锦松
Original assignee: Genesys Logic Inc
Current assignee: Genesys Logic Inc
Priority date: 2004-01-02
Filing date: 2004-01-02
Publication date: 2005-02-02
Anticipated expiration: 2014-01-02

Abstract

一种提升闪存存取效能的装置，该装置包含具有多个独立存取信道的闪存控制器，以及多个闪存芯片，而该闪存控制器包含高速传收接口以及具有多个缓冲对的输出入缓冲存储器，该输出入缓冲存储器耦接该高速传收接口，数量平均地通过该些存取信道耦接该闪存控制器；其中该快闪硬盘通过该些缓冲对将多个连续的记忆页交错地存入该些闪存芯片。

Description

提升闪存存取效能的装置

<技术领域>

本发明是关于一种提升闪存存取效能的装置，特别地，有关于一种利用多个独立存取信道提升闪存存取效能的装置。

<背景技术>

闪存广泛使用于数字相机、电视游乐器主机、随身碟等数字设备之中，随着半导体制作的进步演进，快闪存储卡的存储容量也可以获得提升，对于可记录的档案及数据容量空间也相对变大。目前市面上可以购买到三星半导体公司所出产的32M闪存，具有1024个存储区块(blocks)，而每个存储区块具有64记忆页(pages)，每一记忆页大小为512+16字节，其中真正记忆的区域容量为512字节，而冗余区(redundant area)大小为16字节，而闪存的存取系以区块为单位；三星半导体公司随着制作技术的进步，也生产128M闪存，具有1024个存储区块，而每个存储区块具有64记忆页，每一记忆页大小为2K+64字节。

个人计算机中的通用序列总线(universal serial bus，简称USB)端可供连接许多种USB装置，例如USB键盘、USB鼠标、USB卡片阅读机、USB随身碟、外接式USB硬盘、USB打印机、以及USB扫描仪等等，提供使用者极为方便的外围连接接口，从早期USB1.1支持12Mbps的数据传输，演进到目前USB2.0支持480Mbps的数据传输。

随着传输速度不断地提升，闪存本身的存取速度也是越快越好；而闪存的存取过程中，可以利用错误更正码(Error Correction Code，简称ECC)以确保数据存取的正确性及完整性。

图1显示现有USB随身碟的方块图，包含闪存控制器100以及闪存105，闪存控制器100主要包含直接内存存取单元110、存取控制电路120、输出入缓冲器130、序列接口引擎140、USB传收器150、微处理器160、只读存储器162以及随机存取内存164，闪存控制器100耦接闪存105以存取其内部数据，USB随身碟于初始化时，微处理器160自只读存储器162加载韧体，微处理器160与随机存取内存164协同运作以控制直接内存存取单元110、存取控制电路120、以及输出入缓冲器130等硬件电路的运作，就闪存控制器100读取闪存105而言，闪存控制器100的直接内存存取单元110读取闪存105中的数据，通过存取控制电路120中的ECC单元122更正错误后，将数据储放于输出入缓冲器130中，再利用序列接口引擎140及USB传收器150将数据以符合USB协议的电气信号上传至主机端(host)，应注意到的，为了增加存取效能，输出入缓冲器130包含对称的第一缓冲单元及第二缓冲单元，当第一缓冲单元备妥好数据后便进行数据上传，于此同时，第二缓冲单元也同时进行准备数据，待第二缓冲单元备妥好数据后便可继续进行数据上传，而由第一缓冲单元进行准备数据，形成乒乓缓冲以进行乒乓传输，写入数据的路径则反之，但是如此的读写效能终有其上限。

现有控制器100存取闪存时典型地以记忆页为处理单位，并产生对应的ECC，以确保数据的正确性；举例而言，记忆页大小为512+16字节，其中16字节为其冗余区的大小，记录有系统信息以及相关的ECC，以ECC为10字节为例，当直接内存存取单元110欲自闪存(未示)读取一记忆页数据时，将512+10字节交由ECC单元122运算，其运算结果与该512字节数据于互斥或门(未示)进行错误更正，更正后的结果再传给输出入缓冲存储器130中暂存。

以目前市面上可见的闪存而言，有八位与十六位两种数据传输接口，其存取的时间达50纳秒(ns)，每一笔数据的传送时间与忙碌时间(busy period)比约为1∶1，忙碌时间系闪存从内部高速缓存确实完成写入内部闪存所耗费的时间，其乃受限于闪存的电路特性，未来的改良空间有限；而SATA(serial ATA)接口即将成为取代IDE接口的明日之星，其具有独立的传送与接收差动信号对，SATA接口具有随插即用及高速传输的优点，其传输速度高达1.5G至3GHz，将来也可能更高。

<发明内容>

本发明揭示一种具有独立存取信道的快闪硬盘，包含：具有多个独立存取信道的闪存控制器，以及分别通过该些存取信道耦接该闪存控制器的多个闪存芯片；其中闪存控制器包含高速传收接口以及包含多个缓冲对的输出入缓冲存储器，该输出入缓冲存储器耦接该高速传收接口，使得该快闪硬盘通过该些缓冲对将多个连续的记忆页数据交错地存入该些闪存芯片；而高速传收接口可以为SATA高速传收接口以及USB高速传收接口，各缓冲对包含两个缓冲单元以进行乒乓传输，较佳地缓冲对系一对一地对应于该些闪存芯片而进行乒乓传输，各闪存芯片包含多个存储区块，而各存储区块包含多个记忆页，而各缓冲单元的大小系实质相同于各记忆页的大小，各闪存芯片经由该些存取信道的一而耦接闪存控制器。

本发明进一步揭示一种具有独立存取信道的快闪硬盘，包含具有多个独立存取信道的闪存控制器，以及多个闪存芯片，而该闪存控制器包含高速传收接口以及具有多个缓冲对的输出入缓冲存储器，该输出入缓冲存储器耦接该高速传收接口，数量平均地通过该些存取信道耦接该闪存控制器；其中该快闪硬盘通过该些缓冲对将多个连续的记忆页交错地存入该些闪存芯片。

本发明也揭示一种闪存控制器，具有多个独立存取信道，包含：多个独立存取信道，用以耦接多个闪存芯片；高速传收接口；以及输出入缓冲存储器，耦接该高速传收接口，该输出入缓冲存储器，包含多个缓冲对；其中，该闪存控制器通过该些缓冲对将多个连续的记忆页数据交错地存入该些闪存芯片。

<附图说明>

图1显示现有USB随身碟的方块图；

图2显示根据本发明的一具体实施例的具有独立存取信道的快闪硬盘的方块图；

图3显示根据本发明的另一具体实施例的具有独立存取信道的快闪硬盘的方块图；

图4是相应于图3的写入数据的时序图；以及

图5显示根据本发明的提升闪存存取效能的方法流程图。

<具体实施方式>

图2显示根据本发明的一具体实施例的具有独立存取信道的快闪硬盘的方块图，闪存控制器200包含SATA传收接口210、以及输出入缓冲存储器220，SATA传收接口210经由信号对202接收差动信号及经由信号对204传送差动信号与主机端进行数据传收，闪存控制器200具有独立存取信道206与208，分别独立地耦接至闪存230与240；闪存230具有内容信息结构(content information structure，简称CIS)231，以记录此SATA随身碟的独特信息，例如密码、PID、VID…等等，于主机端开始对SATA接口供电时，闪存控制器200会产生实体地址与逻辑地址的对照表，以便后续闪存读写动作的进行，闪存控制器200也可将此对照表写入闪存中的特定区域，供下次重新启始运作的用；以写入数据至闪存为例，输出入缓冲存储器220具有第一乒乓缓冲对222、224以及第二乒乓缓冲对226、228，分别对应地与闪存230及240进行乒乓传输；各闪存包含多个记忆页(page)，也即闪存230至少包含记忆页232及234，而闪存240至少包含记忆页242及244，闪存的存取皆以记忆页为单位，举例而言，每个记忆页为512字节，则各乒乓缓冲对具有一对512字节的内存，用以乒乓存取记忆页；当数据从主机端进来时，依序暂存至512字节宽的缓冲单元222、226、224、以及228，而第一乒乓缓冲对222、224以及第二乒乓缓冲对226、228，分别对应地与闪存230及240进行乒乓传输，换句话说，第一乒乓缓冲对222、224对闪存230的记忆页232及234进行乒乓写入，而第二乒乓缓冲对226、228对闪存240的记忆页242及244进行乒乓写入；由于SATA传收接口210传输频宽高达3Gbps，而闪存的写入循环时间(data cycle time)为50ns，因此利用独立的闪存存取信道以及闪存控制器200中的多个对应的乒乓缓冲对，可以有效提升存取效率，另一方面，乒乓缓冲对的存取顺序也可缩短各记忆页的存取时延(latency)，于此实施例中，闪存230与240开始写入的时延约相差单一512字节宽的缓冲单元由SATA传收接口210传入的时间，而SATA传收接口210传输频宽高达3Gbps以上，因此各闪存之间的写入时延相差极短，因此当闪存控制器200具有更多内部的乒乓缓冲对以及对闪存的独立存取信道，其写入速度便可大幅提升。应注意到，每个乒乓缓冲对具有两个大小相同的对称缓冲单元，此实施例中为512字节宽，以搭配存取闪存一个记忆页的大小，另一方面，若闪存的单一记忆页大小为2K字节，则各乒乓缓冲对的各缓冲单元可以为2K字节的大小，以充分发挥硬件效能。

以8位接口及写入循环时间为50ns的闪存为例，对单一快闪存储芯片读写速度约可达18MB(1MB＝10⁶字节)与12MB，相较于ATA133传统硬盘，受到磁盘机械结构的限制，实际传输速率约达50MB，无法利用任何平行处理架构进一步提升效能，当闪存控制器200提供三个独立存取信道以及三个内部的乒乓缓冲对，便可超越传统ATA133硬盘的效能，而且兼具低耗电、无噪音、不怕震动及高可移植性的优点，而闪存的大小可以依照需求增加，因此SATA快闪硬盘也十分适合充当开机硬盘。

图3显示根据本发明的另一具体实施例的具有独立存取信道的快闪硬盘的方块图，延续图2的闪存控制器200架构，可以于每个独立存取信道上再各增加一个闪存芯片，也即闪存控制器200具有独立存取信道206与208，存取信道206耦接闪存230与230’，而存取信道208耦接闪存240与240’，利用闪存上芯片致能(chip enable，简称CE^*)适当地控制每颗闪存芯片的读写顺序，以进一步改善读写效能，同一存取信道上的闪存芯片，可以共享数据脚位以及大部分的控制脚位，于此实施例中，各闪存芯片独立地将芯片致能及忙碌脚位耦接至闪存控制器200，以控制各闪存芯片的存取时机，闪存230通过芯片致能CEA0^*及忙碌脚位busyA0^*耦接至闪存控制器200；闪存230’通过芯片致能CEA1^*及忙碌脚位busyA1^*耦接至闪存控制器；闪存240通过芯片致能CEB0^*及忙碌脚位busyB0^*耦接至闪存控制器；以及闪存240’通过芯片致能CEB0^*及忙碌脚位busyB0^*耦接至闪存控制器。在操作时间与忙碌时间比约1∶1的状况下，每一个独立存取信道较佳地耦接两颗闪存芯片，如此一来，当一颗闪存芯片处于写入忙碌状态时，另一颗闪存芯片便可进行另一个记忆页的写入；所以若操作时间与忙碌时间比约1∶2，则每一个独立存取信道较佳地耦接三颗闪存芯片，使得当一颗闪存芯片处于写入忙碌状态时，下一颗闪存芯片便可进行另一个记忆页的写入。

图3所示的SATA快闪硬盘也可通过插卡方式扩充闪存大小，使用者可以依照自己的预算添购闪存扩充快闪硬盘的储存空间，并可通过适当的程序让效能获得提升；举例而言，参考图3的SATA快闪硬盘的实施例，其可耦接四个闪存230、240、230’以及240’，若使用者一开始只安装了闪存230及240，以交错存取方式进行数据存取，当日后使用者扩充闪存230’及240’，较佳地，通过应用程序将原先储存于闪存230及240的内容，全部读出后再以交错方式储存于闪存230、240、230’以及240’，于数据重组后，往后数据便可依照交错方式快速存取。

图4显示相应于图3的一写入数据的时序图例，由控制信号线的命名可以知道，于此实施例中，芯片致能及忙碌脚位皆为低位准致能，而操作时间与忙碌时间比约1∶1，闪存控制器200通过信号对202高速地自主机端依序下载数据：

数据0→数据1→数据2→数据3→数据4→数据5

闪存控制器200依序地将数据写入闪存：

闪存230→闪存240→闪存230’→闪存240’→闪存230

由于闪存230与240分别使用独立的存取信道，独立的存取信道对应存取闪存控制器200内部独立的乒乓缓冲对，数据0与数据1之间只相差由信号对202进入闪存控制器200内部乒乓缓冲对的些微时间t₀，举例而言，SATA信号对202的传输速度高达3GHz，每个乒乓缓冲对包含两个2K字节的缓冲存储器，数据0与数据1之间，仅相差约SATA信号对202填满2K字节的缓冲存储器的时间；而数据2系利用闪存230于忙碌期间而致能闪存230’进行写入数据，写入数据2与写入数据3之间有写入时间差t₁，而写入数据4与写入数据5之间有写入时间差t₂，t₀、t₁、t₂大约是差不多大小。

本发明的SATA快闪硬盘在效能上可以超越传统的磁盘式硬盘，而在体积上也可媲美快闪随身碟，更具有低噪音、低耗电、及不怕震动的优点。

图5显示根据本发明的提升闪存存取效能的方法流程图，由步骤500开始，于步骤510，从外部接收数据于控制芯片内的第一数据缓冲对的第一缓冲单元中，对应图3的描述，每个数据缓冲对具有第一缓冲单元及第二缓冲单元的对称硬件结构，例如512字节大小；于步骤520，将第一数据缓冲对的第一缓冲单元中的内容写入第一闪存，于此同时，从外部接收数据于控制芯片内的第二数据缓冲对的第一缓冲单元中；于步骤530，将第二数据缓冲对的第一单元中的内容写入第二闪存，于此同时，从外部接收数据于控制芯片内的第一数据缓冲对的第二缓冲单元中，通过独立存取信道交错存取多个闪存，致使提升闪存存取效能，最后于步骤540结束此方法流程。

纵上所述，本发明揭示一种具有独立存取信道的快闪硬盘，包含：具有多个独立存取信道的闪存控制器，以及分别通过该些存取信道耦接该闪存控制器的多个闪存芯片；其中闪存控制器包含高速传收接口以及包含多个缓冲对的输出入缓冲存储器，该输出入缓冲存储器耦接该高速传收接口，使得该快闪硬盘通过该些缓冲对将多个连续的记忆页数据交错地存入该些闪存芯片；而高速传收接口可以为SATA高速传收接口以及USB高速传收接口，各缓冲对包含两个缓冲单元以进行乒乓传输，较佳地缓冲对系一对一地对应于该些闪存芯片而进行乒乓传输，各闪存芯片包含多个存储区块，而各存储区块包含多个记忆页，而各缓冲单元的大小系实质相同于各记忆页的大小，各闪存芯片经由该些存取信道的一而耦接闪存控制器。

本发明另揭示一种提升闪存存取效能的方法，该方法包含下列步骤：接收数据于第一数据缓冲对的第一缓冲单元中；将第一数据缓冲对的第一缓冲单元中的内容通过第一存取信道写入第一闪存，于此同时，接收数据于第二数据缓冲对的第一缓冲单元中；将第二数据缓冲对的第一单元中的内容通过第二存取信道写入第二闪存；接收数据于第一数据缓冲对的第二缓冲单元中，其当将第二数据缓冲对的第一单元中的内容通过该第二存取信道写入第二闪存的时；以及将第一数据缓冲对的第二缓冲单元中的内容写入第一闪存，于此同时，接收数据于第二数据缓冲对的第二缓冲单元中。

以上所揭示的具体实施例的说明及图式，系为便于阐明本发明的技术内容及技术手段，并不欲拘限本发明的范畴。举凡一切针对本发明的结构细部修饰、变更，或者是组件的等效替代、置换，当不脱离本发明的发明精神及范畴，其范围将由权利要求书来界定。

Claims

1、一种具有独立存取信道的快闪硬盘，包含：

一闪存控制器，具有多个独立存取信道，包含：

一高速传收接口；以及

一输出入缓冲存储器，耦接该高速传收接口，该输出入缓冲存储器，包含多个缓冲对；

多个闪存芯片，分别通过该些存取信道耦接该闪存控制器；

其中，该快闪硬盘通过该些缓冲对将多个连续的记忆页数据交错地存入该些闪存芯片。

2、根据权利要求1所述的快闪硬盘，其特征在于，该高速传收接口为SATA高速传收接口。

3、根据权利要求1所述的快闪硬盘，其特征在于，该高速传收接口为USB高速传收接口。

4、根据权利要求1所述的快闪硬盘，其特征在于，该输出入缓冲存储器的该些缓冲对是一对一地对应于该些闪存芯片而进行乒乓传输。

5、根据权利要求1所述的快闪硬盘，其特征在于，该些闪存芯片是一对一地经由该些存取信道耦接该闪存控制器。

6、根据权利要求1所述的快闪硬盘，其特征在于，各缓冲对包含两个缓冲单元以进行乒乓传输。

7、根据权利要求1所述的快闪硬盘，其特征在于，各闪存芯片包含多个存储区块，而各存储区块包含多个记忆页，而各缓冲单元的大小系实质相同于各记忆页的大小。

8、一种具有独立存取信道的快闪硬盘，包含：

一闪存控制器，具有多个独立存取信道，包含：

一高速传收接口；以及

多个闪存芯片，数量平均地通过该些存取信道耦接该闪存控制器；

其特征在于，该快闪硬盘通过该些缓冲对将多个连续的记忆页交错地存入该些闪存芯片。

9、根据权利要求8所述的快闪硬盘，其特征在于，该高速传收接口为SATA高速传收接口。

10、根据权利要求8所述的快闪硬盘，其特征在于，该高速传收接口为USB高速传收接口。

11、根据权利要求8所述的快闪硬盘，其特征在于，该输出入缓冲存储器的该些缓冲对系一对一地对应于该些存取信道而进行乒乓传输。

12、根据权利要求8所述的快闪硬盘，其特征在于，各存取信道所耦接的该些闪存芯片，彼此间利用对方忙碌期间进行写入数据。

13、根据权利要求8所述的快闪硬盘，其特征在于，各缓冲对包含两个缓冲单元以利用进行乒乓传输。

14、根据权利要求8所述的快闪硬盘，其特征在于，各闪存芯片包含多个存储区块，而各存储区块包含多个记忆页，而各缓冲单元的大小实质相同于各记忆页的大小。

15、一种闪存控制器，具有多个独立存取信道，包含：

多个独立存取信道，用以耦接多个闪存芯片；

一高速传收接口；以及

其特征在于，该闪存控制器通过该些缓冲对将多个连续的记忆页数据交错地存入该些闪存芯片。

16、根据权利要求15所述的闪存控制器，其特征在于，该高速传收接口为SATA高速传收接口。

17、根据权利要求15所述的闪存控制器，其特征在于，该高速传收接口为USB高速传收接口。

18、根据权利要求15所述的闪存控制器，其特征在于，该输出入缓冲存储器的该些缓冲对一对一地对应于该些闪存芯片而进行乒乓传输。

19、根据权利要求15所述的闪存控制器，其特征在于，该些闪存芯片一对一地经由该些存取信道耦接该闪存控制器。

20、根据权利要求15所述的闪存控制器，其特征在于，各存取信道耦接该些闪存芯片中的两个闪存芯片，其彼此间利用对方忙碌期间进行写入数据。

21、根据权利要求20所述的闪存控制器，其特征在于，该闪存控制器更包含多个芯片致能脚位，分别耦接该些闪存芯片，使得各存取信道所耦接的该些闪存芯片交错地被致能。

22、根据权利要求15所述的闪存控制器，其特征在于，各缓冲对包含两个缓冲单元以进行乒乓传输。

23、根据权利要求22所述的闪存控制器，其特征在于，各闪存芯片包含多个存储区块，而各存储区块包含多个记忆页，而各缓冲单元的大小实质相同于各记忆页的大小。

24、一种具有独立存取信道的快闪硬盘，包含：

一闪存控制器，具有多个独立存取信道，包含：

一高速传收接口；以及

多个闪存插槽，用以插接多个闪存，数量平均地通过该些存取信道耦接该闪存控制器；

其特征在于，该快闪硬盘通过该些缓冲对将多个连续的记忆页交错地存入该些闪存。

25、根据权利要求24所述的快闪硬盘，其特征在于，该高速传收接口为SATA高速传收接口。

26、根据权利要求24所述的快闪硬盘，其特征在于，该高速传收接口为USB高速传收接口。

27、根据权利要求24所述的快闪硬盘，其特征在于，该输出入缓冲存储器的该些缓冲对是一对一地对应于该些闪存而进行乒乓传输。

28、根据权利要求24所述的快闪硬盘，其特征在于，各缓冲对包含两个缓冲单元以进行乒乓传输。

29、根据权利要求28所述的快闪硬盘，其特征在于，各闪存包含多个存储区块，而各存储区块包含多个记忆页，而各缓冲单元的大小实质相同于各记忆页的大小。

30、根据权利要求24所述的快闪硬盘，其特征在于，该闪存控制器更包含多个芯片致能脚位，分别耦接该些闪存，使得各存取信道所耦接的该些闪存交错地被致能。