CN2672858Y - 四方扁平无接脚型晶片承载器 - Google Patents

四方扁平无接脚型晶片承载器 Download PDF

Info

Publication number
CN2672858Y
CN2672858Y CN 03272843 CN03272843U CN2672858Y CN 2672858 Y CN2672858 Y CN 2672858Y CN 03272843 CN03272843 CN 03272843 CN 03272843 U CN03272843 U CN 03272843U CN 2672858 Y CN2672858 Y CN 2672858Y
Authority
CN
China
Prior art keywords
wafer
conductive plate
conductive
mentioned
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 03272843
Other languages
English (en)
Inventor
许志行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN 03272843 priority Critical patent/CN2672858Y/zh
Application granted granted Critical
Publication of CN2672858Y publication Critical patent/CN2672858Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型公开了一种四方扁平无接脚型晶片承载器，其适用于一打线接合型晶片封装结构。此晶片承载器主要由一导电板、多个导电柱以及多个介电墙构成。晶片配置在导电板上，导电板具有多个柱状通孔，上述通孔位于晶片接合区的外围，导电柱配置在柱状通孔之中，介电墙介于导电柱的侧壁与柱状通孔的内面之间。此外，晶片可藉由导线电性连接至导电柱，再经由导电柱的底端所形成I/O接点连接至外界，此晶片承载器可使晶片封装结构具有较高的I/O接点密度，并提高了晶片封装结构的电气性能。

Description

四方扁平无接脚型 晶片承载器
技术领域
本实用新型涉及一种晶片承载器(chip carrier)，尤其涉及一种四方扁平无接脚型(QFN)晶片承载器及其晶片封装体。
背景技术
半导体工业是近年来发展速度最快的高科技工业之一，随着电子技术日新月异地发展，高科技电子产业的相继问世，使得更人性化、功能更好的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋垫发展。目前在半导体制造工艺中，导线架(lead frame)是经常使用的构装元件之一，而四方扁平封装结构(Quad Flat Package，QFP)按导线架的接脚型式区分为：I型接脚的四方扁平封装结构(QFI)、J型接脚的四方扁平封装结构(QFJ)及四方扁平无接脚封装结构(QFN)等。由于四方扁平无接脚封装结构所使用的导线架，其接脚的外端切齐于晶片封装体(chip package)的四端，因此又将此类接脚型晶片封装体称之为四方扁平无接脚型晶片封装结构(Quad Flat No-LeadChip Package)。由于四方扁平封装结构具有较短的信号传递路径(trace)，且具有较快的信号传递速度等优点，因此，一直是低脚位(low pin count)构装型式的主流之一，适用于高频传输(例如射频频带)的晶片封装结构。
请参考图1A及1B，其中图1A为现有的一种四方扁平无接脚封装结构的剖面图，图1B为图1A的四方扁平无接脚封装结构的下表面的仰视图。如图1A所示，四方扁平无接脚封装结构100包括一晶片110、一晶片座120、多根导线130、多个接脚140以及一封胶150。其中，晶片110具有一有源表面112以及对应的一背面114，晶片110的有源表面112具有多个焊点116，晶片110的背面114例如藉由一银环氧树脂(silver epoxy)118固定于晶片座120的上表面。此外，晶片110的焊点116则藉由导线130电性连接至其所对应的接脚140，而封胶150包覆晶片110、导线130、晶片座120的上表面以及接脚140的上表面，用以保护晶片110以及导线130。另外，晶片110还可藉由一接地(或电源)导线132电性连接至晶片座120，晶片110电性连接至晶片座120的目的是使晶片110相对具有较大的接地平面(ground plane)或电源平面(power plane)。
接着，如图1B所示，晶片座120的下表面以及接脚140的下表面暴露于封胶150之外，接脚140的外端切齐于封胶150的四边的侧缘，并呈环状排列在晶片座120的外围，其中接脚140作为晶片封装结构100对外的I/O接点。
值得注意的是，当晶片封装结构100所需的I/O接点密度愈高时，由于相邻二接脚140之间的间距无法进一步缩小，且接脚140的外端必须延伸至封胶150的侧缘的限制，因此利用此种排列的接脚140其密度无法有效提高，因而影响晶片封装结构100的I/O接点密度。此外，在灌入封胶150的工序中，部分封胶150容易溢流至晶片座120的下表面以及接脚140的下表面，而产生溢胶现象，由于溢出的胶不易清除，因而影响晶片封装结构的封装品质。另外，现有技术是在单一信号导线130的两侧分别配置一防护导线(guard wire)(未示出)，用以防止相邻二信号导线130之间发生交互干扰(crosstalk)，进而提高晶片封装结构100的电气性能。然而，这些防护导线却容易导致晶片座120的配置空间增加，使得接脚140的数量及密度无法显著提高。
实用新型内容
鉴于此，本实用新型要解决的技术问题是提供一种四方扁平无接脚型晶片承载器，用以提高晶片封装结构的I/O接点的密度。
本实用新型另一要解决的技术问题是提供一种四方扁平无接脚型晶片封装体，用以改善封胶工序所产生的溢胶现象，同时提高晶片封装结构的电气性能。
为了解决上述问题，本实用新型提供的四方扁平无接脚型晶片承载器包括：一导电板，其具有一第一面及对应的一第二面，第一面具有一晶片接合区域，且导电板具有多个柱状通孔，上述孔位于晶片接合区域的外围，分别贯穿导电板并连接导电板的第一面及第二面。此外，多个导电柱分别被配置于这些柱状通孔之内。另外，多个介电墙分别配置于导电柱之一的侧缘及其对应的柱状通孔之一的内面。
本实用新型还提供一种四方扁平无接脚型晶片封装体，其包括一晶片承载器、一晶片、多个第一导线以及一封胶。上述晶片承载器由一导电板、多个导电柱以及多个介电层构成。其中，导电板具有一第一面及对应的一第二面，第一面具有一晶片接合区域，且导电板具有多个柱状通孔，上述通孔分布在晶片接合区域的外围，分别贯穿导电板，且连接导电板的第一面及第二面；分别配置在上述柱状通孔之内的导电柱；以及分别配置在导电柱之一的侧缘及其对应的柱状通孔之一的内面的介电层。此外，晶片配置于导电板的第一面的晶片接合区域，第一导线分别电性连接晶片及导电柱，封胶包覆晶片及这些第一导线。
基于以上所述，本实用新型因采用具有多个柱状通孔的导电板作为晶片承载器，晶片可藉由导线电性连接至这些配置于导电板的柱状通孔内的导电柱，而且导电柱藉由介电墙的绝缘效果而形成各自独立的I/O接点。由于相邻二导电柱之间的间距可以缩小，所以晶片封装结构所需的I/O接点的密度可进一步增加。此外，封胶工序所产生的溢胶现象将不易发生于本实用新型的晶片承载器的下表面，因此可提高晶片封装结构的封装品质。另外，本实用新型更利用导电板作为参考平面，用以降低信号在经过导电柱期间所受到的外界干扰。
为使本实用新型的上述目的、特征和优点能更明显易懂，下面特举一优选实施方式并结合附图作详细说明。
附图说明
图1A为现有的一种四方扁平无接脚封装结构的剖面图；
图1B为对应于图1A的四方扁平无接脚封装结构的下表面的仰视图；
图2A为本实用新型一优选实施方式的一种四方扁平无接脚型晶片承载器的俯视图；
图2B为图2A的I-I线的剖面图；
图3为本实用新型一优选实施方式的一种四方扁平无接脚型晶片封装体的剖面图；
图4为图3的A处的放大示意图。
附图标号说明
100 四方扁平无接脚封装结构
110 晶片
112 有源表面
114 背面
116 焊点
118 银环氧树脂
120 晶片座
130 导线
132 接地(或电源)导线
140 接脚
150 封胶
200 晶片封装体
210 晶片承载器
220 导电板
222 第一面
224 第二面
226 晶片接合区域
228 柱状通孔
230 导电柱
230a 上端面
230b 下端面
232 介电墙
240 晶片
242 有源表面
244 背面
246 焊点
248 导电胶层
250 第一导线
252 第二导线
260 封胶
270 已构图的焊罩层
具体实施方式
请参考图2A及2B，其中图2A为本实用新型一优选实施方式的四方扁平无接脚型晶片承载器的俯视图，图2B为图2A的I-I线的剖面图。上述晶片承载器210主要由一导电板220、多个导电柱230以及多个介电墙232构成。首先，导电板220具有一第一面222及对应的一第二面224，第一面222具有一晶片接合区域226，导电板220还具有多个柱状通孔228，它们位于晶片接合区域226的外围，分别贯穿导电板220，且连接导电板220的第一面222及第二面224，其中导电板220的材料例如为铜、铝、它们的合金或其他高导热性及导电性材料，用以增加导电板220的散热效果。此外，这些导电柱230分别配置在上述柱状通孔228之内，上述介电墙232分别配置在导电柱230之一的侧缘及其对应的柱状通孔228之一的内面，其中导电柱230的材料亦可为铜、铝、它们的合金或其他高导电性的材料。由于介电墙232可为高介电常数的树脂材料，因此导电柱230与导电板220之间藉由介电墙232而形成良好的绝缘效果。
同样如图2A所示，导电柱230排列且环绕在晶片接合区域226的外围，相邻的导电柱230例如呈交错方式分别排列于二排导电柱230上，此种排列方式除了提高打线工序的方便性之外，当导电柱230的所需数量增加时，亦可藉由交错排列这些导电柱230而缩小导电柱230的配置空间，因而提高了导电柱230的分布密度。
请参考图3，其为本实用新型一优选实施方式的四方扁平无接脚型晶片封装体的剖面图，此晶片封装体200包括一晶片承载器210、一晶片240、多个第一导线250以及一封胶260。上述晶片承载器210由一导电板220、多个导电柱230以及多个介电墙232构成。其中，导电板220具有多个柱状通孔228，它们位于晶片接合区域226的外围，分别贯穿导电板220，并连接导电板220的第一面222及第二面224。此外，导电柱230分别配置于柱状通孔228之内，介电墙232分别配置于导电柱230之一的侧缘及其对应的柱状通孔228之一的内面。
同样如图3所示，晶片240具有一有源表面242以及对应的一背面244，晶片240的有源表面242具有多个焊点246，晶片240的背面244例如藉由一导电胶层248(例如银环氧树脂)固定在晶片接合区域226。此外，晶片240的焊点246藉由第一导线250电性连接至其所对应的导电柱230，而封胶260包覆晶片240、第一导线250以及导电板220的第一面222，用以保护晶片240以及第一导线250。其中，第一导线250为信号导线，而第二导线252为接地导线或电源导线，第一导线250可通过打线工序分别与晶片240及导电柱230电性连接。此外，晶片240还可藉由第二导线252电性连接至导电板220，晶片240电性连接至导电板220的目的是使晶片240相对具有较大的接地平面(或电源平面)。
另外，由图3的导电板220与导电柱230的剖面可知，导电板220还可区隔各自独立的导电柱230，因此，当两高频信号分别传输经过两相邻的导电柱230时，两高频信号将可通过作为参考平面的导电板220的屏蔽作用避免两高频信号于传输时发生交互干扰(crosstalk)，故可有效地提高晶片封装体200的电气性能。再者，在形成封胶260的过程中，在本实用新型的导电板220的下表面224不容易出现溢胶现象，因此可提高晶片封装体200的封装品质。
请参考图4，其为图3的A处的放大示意图。为了增加封胶260与导电板220的第一面222的接合性，导电板220的第一面222可经由表面粗化处理(例如蚀刻)而成为一粗化面，用以增加封胶260与第一面222之间的接合面积。此外，导电板220的第一面222亦可形成一氧化层，其同样可增加封胶260覆盖在第一面222的接合面积。另外，导电板220的第二面224还可覆盖一已构图的焊罩层270或其他防焊漆料，但将导电柱230的较接近第二面224的局部端面230b露出。另外，可将导电柱20的上端面230a连接至图3的第一导线250，而导电柱230的下端面230b则作为连接外界的接点，可藉由锡膏(未示出)电性连接至外部的印刷电路板(未示出)。
由以上的说明可知，本实用新型的四方扁平无接脚型晶片承载器适用于一打线接合的晶片封装结构。此晶片承载器主要由一导电板、多个导电柱以及多个介电墙构成。晶片配置在导电板上，导电板具有多个柱状通孔，它们位于导电板的晶片接合区的外围，上述导电柱分别配置在这些柱状通孔之中，上述介电墙则分别介于导电柱的侧壁与柱状通孔的内面之间。此外，晶片可以接线接合的方式，藉由多根导线电性连接至导电柱的顶端，再经由导电柱的底端所形成I/O接点连接至外界。
综上所述，本实用新型的四方扁平无接脚型晶片承载器，具有下列优点：
(1)由于这些导电柱可呈环状排列，因而减小了这些导电柱所需的配置空间，所以晶片封装结构的I/O接点的密度可进一步增加。
(2)在封胶工序中，导电板的下表面不易产生溢胶，因此可提高晶片封装结构的封装品质。
(3)高频信号传输于导电柱的期间，可藉由作为参考平面的导电板的屏蔽作用来降低高频信号之间所发生交互干扰的现象，因此可提高晶片封装结构的电气性能。
虽然本实用新型已以一优选实施方式披露如上，但这并非是对本实用新型的限定，任何所属领域的普通技术人员在不脱离本实用新型的构思和范围的前提下，可作一些改动与润饰，因此本实用新型的保护范围应当以后附的权利要求所要求保护的范围为准。

Claims (4)

1.一种四方扁平无接脚型晶片承载器，其特征在于所述承载器包括：
一导电板，其具有一第一面及对应的一第二面，上述第一面具有一晶片接合区域，所述导电板还具有多个柱状通孔，这些通孔位于上述晶片接合区域的外围，分别贯穿上述导电板并连接上述导电板的第一面及第二面；
分别配置在上述柱状通孔之内的多个导电柱；以及
分别配置于上述导电柱之一的侧缘及其对应的上述柱状通孔之一的内面的多个介电墙。
2.如权利要求1所述的四方扁平无接脚型晶片承载器，其特征在于上述导电板的第一面为一粗化面。
3.如权利要求1所述的四方扁平无接脚型晶片承载器，其特征在于上述导电板的第一面具有一氧化层。
4.如权利要求1所述的四方扁平无接脚型晶片承载器，其特征在于该承载器还包括已构图的一焊罩层，所述焊罩层配置在上述导电板的第二面，且暴露出这些导电柱较接近的第二面的至少局部端面。
CN 03272843 2003-07-01 2003-07-01 四方扁平无接脚型晶片承载器 Expired - Lifetime CN2672858Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03272843 CN2672858Y (zh) 2003-07-01 2003-07-01 四方扁平无接脚型晶片承载器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03272843 CN2672858Y (zh) 2003-07-01 2003-07-01 四方扁平无接脚型晶片承载器

Publications (1)

Publication Number Publication Date
CN2672858Y true CN2672858Y (zh) 2005-01-19

Family

ID=34473631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03272843 Expired - Lifetime CN2672858Y (zh) 2003-07-01 2003-07-01 四方扁平无接脚型晶片承载器

Country Status (1)

Country Link
CN (1) CN2672858Y (zh)

Similar Documents

Publication Publication Date Title
CN1063579C (zh) 半导体装置
CN1041254C (zh) 三维结构的半导体器件
CN2879422Y (zh) 格栅阵列封装体上的导电垫配置
CN1235275C (zh) 半导体模块及制造半导体模块的方法
CN1052340C (zh) 塑料模制的具有小平直度偏差引线的集成电路组件
CN1802742A (zh) 具有最优化的线接合配置的半导体封装
CN1685498A (zh) 用于整体成型组件的热增强封装
US20090039488A1 (en) Semiconductor package and method for fabricating the same
CN1679162A (zh) 基于基片的未模制封装
CN1043828A (zh) 半导体器件的制造方法
JP2008130701A (ja) 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
CN1591841A (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
CN1197290A (zh) 半导体器件
CN1282242C (zh) 芯片比例封装及其制造方法
CN1206728C (zh) 芯片封装及其制造方法
CN1221310A (zh) 载带自动键合膜
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
CN2672858Y (zh) 四方扁平无接脚型晶片承载器
US12100665B2 (en) Semiconductor package structure and manufacturing method thereof
CN1445846A (zh) 芯片比例封装及其制造方法
CN2872796Y (zh) 电子组装体
CN1577725A (zh) 半导体装置及其制造方法
CN1750259A (zh) 多芯片封装的导线架、其制造方法及其封装构造
CN1928600A (zh) 热光开关阵列/调制器的封装结构及其封装方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20130701

Granted publication date: 20050119