CN2603508Y

CN2603508Y - 芯片结构

Info

Publication number: CN2603508Y
Application number: CNU022849629U
Authority: CN
Inventors: 何昆耀; 宫振越
Original assignee: Via Technologies Inc
Current assignee: Via Technologies Inc
Priority date: 2002-11-08
Filing date: 2002-11-08
Publication date: 2004-02-11
Anticipated expiration: 2012-11-08

Abstract

本实用新型公开了一种芯片结构，其至少包括一芯片及多个接合柱。首先，芯片具有一有源表面、一保护层及多个金属焊盘，例如电极焊盘或芯片焊盘，其中保护层及这些金属焊盘均配置于该有源表面上，而保护层暴露出这些金属焊盘。此外，这些接合柱分别连接于这些金属焊盘之一，且这些接合柱分别由至少一金属材料层所迭合而成。

Description

芯片结构

技术领域

本实用新型涉及一种芯片结构，尤其涉及一种以接合柱(bondingcolumn)作为传统凸点(bump)的芯片结构。

背景技术

倒装焊技术(Flip Chip Bonding Technology)主要是利用面阵列(areaarray)的排列方式，将多个芯片焊盘(die pad)配置于芯片(die)的有源表面(active surface)，并在各个芯片焊盘上形成凸点，接着再将芯片翻转(flip)之后，利用芯片的芯片焊盘上的凸点分别电(electrically)及机械(mechanically)连接至承载器(carrier)(例如衬底(substrate)或印刷电路板(PCB))的表面所对应的接合焊盘(bonding pad)。值得注意的是，由于倒装焊技术可以应用于高接脚数(High Pin Count)的芯片封装结构，并同时具有缩小封装面积及缩短讯号传输路径等优点，所以倒装焊技术目前已经广泛地应用在芯片封装领域。

为了以倒装焊的方式，将芯片配置在承载器(例如衬底或电路板)的表面，就先前所述的倒装焊技术而言，可预先在芯片的有源表面的芯片焊盘上形成凸点。举例而言，现有的常见的凸点工艺乃是预先形成一层具有多个开口(opening)的模板(stencil)或感光薄膜(photo film)于晶片(wafer)(即芯片)的有源表面上，用以作为一掩模层(mask)，而这些开口可分别暴露出其所对应的芯片焊盘。接着，再利用电镀(plating)或印刷(printing)的方式，将焊料(solder)填入开口及芯片焊盘两者所围成的空间内，因而形成一焊料层于各个芯片焊盘之上。然后，移除上述的模板或感光薄膜，而暴露出位于各个芯片焊盘之上的焊料层。最后，回焊(reflow)这些焊料层，当这些焊料层冷却之后，其将分别在其所对应的芯片焊盘之上形成具有球状外观的凸点。

请依序参考图1A～1F，其图示现有的一种凸点工艺的剖面流程图。首先如图1A所示，晶片100具有一有源表面102、多个芯片焊盘104及一保护层106，而这些芯片焊盘104配置于晶片100的有源表面102之上，且保护层106亦配置于晶片100的有源表面102之上，并暴露出这些芯片焊盘104。此外，晶片100更具有一凸点底金属层(Under Bump Metallurgy layer，UBM 1ayer)108，其配置于芯片焊盘104之上，其中凸点底金属层108的主要功能在于提高凸点116a(如图1F所示)与芯片焊盘104之间的接合性。另外，晶片100更具有一应力缓冲层(Stress Buffer Layer，SBL)110，其配置于保护层106之上，并经由凸点底金属层108，而间接地暴露出这些芯片焊盘104，其中应力缓冲层110的主要功能在于缓冲凸点116a(如图1F所示)所受到的热应力(thermal stress)。

接着如图1B所示，形成一感光薄膜112于晶片100的有源表面102之上，用以作为一掩模层。之后如图1C所示，利用曝光(photography)及显影(development)的方式，形成多个开口114于在感光薄膜112上，此处亦可利用一片已经形成开口的模板(未图示)来加以取代。接着如图1D所示，利用电镀或印刷的方式，将焊料填入开口114与芯片焊盘104(或凸点底金属层108)所围成的空间内，因而分别形成一焊料层116于各个芯片焊盘104(或凸点底金属层108)之上。然后如图1E所示，移除感光薄膜112(或是上述的模板)，因而暴露出位于各个芯片焊盘104之上的焊料层116。最后，如图1F所示，回焊(reflow)这些焊料层116，当这些焊料层116冷却之后，焊料层116将分别在其所对应的芯片焊盘104(或凸点底金属层108)之上形成一具有球状外观的凸点116a。

然而，现有的芯片所应用的上述凸点工艺具有下列几项缺点：

(1)由于凸点的常用材料为焊料(例如含铅焊料与无铅焊料)，所以为了提高凸点与芯片焊盘之间的接合强度及其它因素，现有均须在芯片焊盘上形成凸点底金属层(UBM layer)，如此将延长凸点的工艺周期，同时提高凸点的工艺成本；

(2)承第(1)点所述，受到凸点底金属层的影响，芯片焊盘与凸点之间的接口容易产生金属间化合物(Inter-Metallic Compound，IMC)，因而降低导致凸点与芯片焊盘之间的接合强度；

(3)当利用模板来提供开口于芯片焊盘的上方，并搭配印刷法将焊料填入于开口内，而形成焊料层于芯片焊盘之上时，由于开口密度越高的模板，越不容易准确定位于芯片(或晶片)上，故利用模板印刷(stencil printing)的方式将不易于制作出具有微细间距(fine pitch)的凸点于晶片(或芯片)上；

(4)当利用感光薄膜搭配电镀(或印刷)的方式来制作凸点于芯片焊盘上时，局限于感光薄膜的相邻开口的分辨率(resolution)，使得现有的采用感光薄膜的凸点工艺仅能制作出直径最小约100微米及间距最小约250微米的凸点；以及

(5)当利用印刷的方式来形成焊料层于芯片焊盘上时，极易在焊料层的接近芯片焊盘的底部形成空孔(void)，使得焊料层在经过回焊而形成凸点之后，凸点与芯片焊盘之间接合可靠度将会大幅降低，同时凸点的底部亦未必接合至芯片焊盘的表面，因而造成电断路的情况。

实用新型内容

因此，本实用新型的目的在于提供一种芯片结构，且特别是一种具有接合柱之芯片结构，利用接合柱作为现有的凸点，除可提高芯片焊盘与接合柱之间的接合强度以外，并可制作出具有微细间距的接合柱，同时增加接合柱与承载器(例如衬底或电路板)的接合焊盘之间接合的可靠度，更可大幅缩短接合柱的工艺周期及有效降低接合柱的工艺成本。

基于本实用新型的上述目的，本实用新型提出一种芯片结构，其至少包括一芯片及多个接合柱。首先，芯片具有一有源表面、一保护层及多个金属焊盘(例如电极焊盘或芯片焊盘)，其中保护层及这些金属焊盘均配置于该有源表面上，而保护层暴露出这些金属焊盘。此外，这些接合柱分别连接于这些金属焊盘之一，且这些接合柱分别由至少一金属材料层所迭合而成。

附图说明

为了让本实用新型的上述目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下：

图1A～1F图示现有的一种凸点工艺的剖面流程图；

图2A～2F图示本实用新型的优选实施例的芯片结构，其接合柱的工艺剖面流程图；

图3图示图2F的接合柱，其形成于晶片(即芯片)的电极焊盘的剖面示意图；

图4A图示本实用新型的优选实施例的芯片结构，其接合柱具有缓冲层的剖面示意图；

图4B图示图4A的接合柱，其位于晶片(即芯片)的电极焊盘的剖面示意图；

图5A图示本实用新型的优选实施例的芯片结构，其接合柱具有缓冲层的剖面示意图；

图5B图示图5A的接合柱其形成于晶片(即芯片)的电极焊盘的剖面示意图；

图6A图示本实用新型的优选实施例的芯片结构，其在接合柱的工艺时保留部分的掩模层的剖面示意图；

图6B图示图6A的接合柱，其形成于晶片(即芯片)的电极焊盘的剖面示意图；

图7A图示本实用新型的优选实施例的芯片结构，其接合柱具有阶梯状外形，并于接合柱的工艺时保留部分的掩模层的剖面示意图；以及

图7B图示图7A的接合柱，其形成于晶片(即芯片)的电极焊盘的剖面示意图。

附图中的附图标记说明如下：

100：晶片(即芯片) 102：有源表面

104：芯片焊盘 106：保护层

108：凸点底金属层 110：应力缓冲层

112：感光薄膜 114：开口

116：焊料层 116a：凸点

200：晶片(即芯片) 202：有源表面

203：电极焊盘 204：芯片焊盘

206：保护层 212：掩模层

212a：第一薄膜 212b：第二薄膜

214：开口 216：接合柱

218：表面金属层 220：缓冲层

具体实施方式

请依序参考图2A～2F，其图示本实用新型的优选实施例的芯片结构，其接合柱的工艺的剖面流程图。如图2A所示，晶片(即芯片)200具有一有源表面202、多个芯片焊盘204及一保护层206，而这些芯片焊盘204配置于晶片200的有源表面202之上，且保护层206亦配置于晶片200的有源表面202之上，并暴露出这些芯片焊盘204。值得注意的是，晶片200还可选择性地具有图1A所示的应力缓冲层110，并将之配置于晶片200的有源表面202上，其功能亦如同图1A所示的应力缓冲层110。其中，图2A～2F并未图示此一应力缓冲层，其详细结构可参考图1A的应力缓冲层110。

如图2B所示，接着可依序形成一第一薄膜212a及一第二薄膜于晶片200的有源表面202之上，使得第二薄膜212b与第一薄膜212a可共同构成一掩模层212，其中第一薄膜212a与第二薄膜212b的材料例如为有机材料(organic material)，包括环氧树脂(epoxy)、聚酰亚胺(PolyImide，PI)及压克力等。另外，如图2B所示，除可利用贴附(attach)的方式，将第一薄膜212a及第二薄膜212b依序形成于晶片200的有源表面202上以外，亦可利用涂覆(coating)等方式，例如旋涂(spin coating)等方式，将第一薄膜212a及第二薄膜212b依序形成于晶片200的有源表面202之上。然而，为了能够有效地缩短工艺周期，此处最好还是利用贴附的方式，将由第一薄膜212a及第二薄膜212b所组成的掩模层212直接贴附于晶片200的有源表面202之上，其中图2B即图示这样的情况。

如图2C所示，接着形成多个开口214于掩模层212上，并使得这些开口214均分别暴露出其所对应的芯片焊盘204，其中形成开口214的方法包括感光成孔(photo via)、激光烧蚀(1aser ablation)或等离子体蚀刻(plasmaetching)。同样地，为了能够有效地缩短工艺周期，此处可以利用激光烧蚀或等离子体蚀刻的方式，来将这些开口214形成于掩模层212上。此外，这层在后来才形成开口214的掩模层212，其在最初亦可采用现有的已经具有开口的模板，或是已经形成开口的薄膜来加以取代，如此即可直接由图2A的步骤，并且跳过图2B的步骤，而到达图2C的步骤。值得注意的是，如此必须使用良好的定位技术，以避免开口214无法准确地定位于芯片焊盘204的上方，同时也会额外地增加数道工艺步骤。

如图2D所示，接着沉积(deposit)至少一金属材料层于这些芯片焊盘204上及其上方的开口214内，因而形成多个接合柱216。其中，此处沉积金属材料层的方式乃是利用高速物理金属沉积技术(high velocity physicalmetal deposition technology)，例如有金属喷涂法(metal spray)或高速粒子固化法(high speed particle consolidation)等金属沉积技术(metal depositiontechnology)，其中金属喷涂法更例如有电弧熔射法(arc spray)、等离子体喷涂法(plasma spray)、火焰喷涂法(flame spray)、高速氧气燃料喷涂法(highvelocity oxygen fuel spray)、阴极电弧离子溅镀法(cathode arc ion plating)等。值得注意的是，此处沉积于芯片焊盘204上的金属材料层(即接合柱216)的材料可选择相同于芯片焊盘204的材料，例如铝或铜等的元素金属或合金金属，其目的在于提高接合柱216与芯片焊盘204之间的接合性。此外，接合柱216除可由单一金属材料层所构成以外，亦可依序沉积多层金属材料层来构成接合柱216，使得接合柱216的本身结构将可由多层金属材料层所依序迭合而成。

承上所述，由于利用高速物理金属沉积技术所形成的粒子的外径约略为数微米到数十微米之间，故使得本实用新型的沉积金属材料层的速率将明显优于现有的电镀法其沉积焊料层的速率，因而有效缩短工艺周期。另外，由于上述的高速物理金属沉积技术所形成的接合柱216其底部较不易产生空孔，故可使接合柱216与芯片焊盘204之间较不易产生接合性不佳，甚至是电断路的现象，而此乃是相对于现有的利用印刷法形成焊料层的凸点工艺而言。

如图2E所示，接着在移除掩模层212之后，也就是移除第二薄膜212b及第一薄膜212a之后，将会暴露这些接合柱216，当第二薄膜212a的厚度过小而不易剥除时，可利用研磨的方式，来全面性地平坦化掩模层212，因而磨除第二薄膜212b及部分沉积其上的金属粒子所形成的金属材料层，并可同时磨除接合柱216的些许表层。然而，请再回到图2D所示，当利用高速物理金属沉积技术，快速地沉积至少一金属材料层于芯片焊盘204上时，部分的金属粒子将无可避免地会沉积(或附着)在掩模层212(即第二薄膜212b)的表面。因此，第二薄膜212b的主要功能就是让这些不需要的金属粒子能够沉积在其表面，并在移除第二薄膜212b之时，一并移除这些不需要的金属粒子。

如图2F所示，接着可选择性地形成一表面金属层218于这些接合柱216的暴露出的表面，其中表面金属层218可为镍/金复合层(Ni/Au layer)、焊料层(solder layer)或无铅焊料层(1ead free solder layer)等复合材料层或单一材料层，而形成表面金属层218于接合柱218的表面的方法例如为电镀法或浸渍法(dipping)等。值得注意的是，由于铜很容易受到氧化，所以当接合柱216的材料为铜时，这层包覆于接合柱216的表面的表面金属层218，其可有效地预防接合柱216的表面受到氧化。此外，当接合柱216欲连接至一配置于承载器(例如衬底或电路板)的表面的接合焊盘(未图示)时，表面金属层218亦可以提高接合柱216与接合焊盘204之间的接合性。

又如图2A所示，就现有技术而言，在晶片200上形成元件及线路以后，最后将晶片200的内部线路(未图示)的电极焊盘(electrode pad)303暴露于晶片200的有源表面202的上方，接着均会在形成芯片焊盘204于电极焊盘203上，用以增加电极焊盘203的高度及幅度，最后再将保护层206形成于晶片200的有源表面202上，并暴露出这些芯片焊盘204。值得注意的是，电极焊盘203及芯片焊盘204均可视为晶圆200的金属焊盘(metalpad)，换句话说，晶圆200的金属焊盘可视为电极焊盘203，或可视为配置于电极焊盘203上的芯片焊盘204。此外，亦可利用一图案化线路层(未图示)来重新分布(redistribution)这些电极焊盘203的位置，最终这些电极焊盘203将可间接地经由此一图案化线路层所构成的芯片焊盘204，而重新分布于晶片200的有源表面202上。另外，当晶片200的电极焊盘203无须经由上述的图案化线路层来加以重新分布时，本实用新型的优选实施例的接合柱工艺亦可直接在晶片200的电极焊盘203上制作(图2E或2F的)接合柱216，故可省略芯片焊盘204的工艺，并直接以接合柱216的底部来取代芯片焊盘204的增加电极焊盘的高度及幅度的功能，这样的结构可以参考图3，其图示图2F的接合柱，其形成于晶片(即芯片)的电极焊盘的剖面示意图。

请同时参考图2D、4A，其中图4A图示本实用新型的优选实施例的芯片结构，其接合柱具有缓冲层的剖面示意图。首先如图4A所示，当接合柱216的材料不同与芯片焊盘204的材料时，可配置一缓冲层(buffer layer)220于接合柱216与芯片焊盘203之间。因此，如图2D所示，可局部地改变本实用新型的优选实施例的接合柱工艺，可预先沉积一金属材料层于开口214内，用以形成图4A的缓冲层220，接着再沉积至少一金属材料层于所迭合而成时，此缓冲层220作为接合柱216的最底层。值得注意的是，这样的作法亦可应用在接合柱216形成于晶片200的电极焊盘203的情况，如图4B所示，其中图4B图示图4A的接合柱，其位于晶片(即芯片)的电极焊盘的剖面示意图。此外，缓冲层220亦可仅形成于芯片焊盘204的表面，而未覆盖于保护层206的表面，如图5A所示。同样地，这样的作法亦可应用在接合柱216形成于晶片200的电极焊盘203的情况，如图5B所示。另外，图4A、4B、5A、5B的接合柱216所暴露出的表面亦可形成如图3的表面金属层218。

请同时参考图2D、6A，其中图6A图示本实用新型的优选实施例的芯片结构，其在接合柱的工艺时保留部分的掩模层的剖面示意图。首先如图6A所示，为了使得晶片200于切割后所形成的单颗芯片结构，其在倒装焊至承载器(例如衬底或电路板)的表面的过程期间，能够省略最后一道底胶填充工艺(undeerfill dispense process)，故可局部地改变本实用新型的优选实施例的接合柱工艺，如图2D所示，可选择使用底胶材料来作为第一薄膜212a的材料，使之成为一底胶层，接着仅移除第二薄膜212b，而保留此第一薄膜212a(即底胶层)。因此，第一薄膜212a可作为一底胶层，当芯片以倒装焊的方式连接至承载器(例如衬底或电路板)的表面时，即可利用此第一薄膜212a(即底胶层)来直接填充于芯片与承载器(例如衬底或电路板)之间所围成的空间。值得注意的是，这样的作法亦可应用在接合柱216形成于晶片200的电极焊盘203的情况，如图6B所示，其中图6B图示图6A的接合柱，其形成于晶片(即芯片)的电极焊盘的剖面示意图。

请再同时参考图2D、6A，为了提高接合柱216与承载器(例如衬底或电路板)之间的接合性，更可在图2D的工艺步骤时，在沉积形成接合柱216之后，接着形成一表面金属层218于接合柱216的暴露出的表面(即顶面)。因此，可在移除第二薄膜层212b之后，表面金属层218与接合柱216之间的相对位置可如图6A的晶片(或芯片)结构所示。值得注意的是，这样的作法亦可应用在接合柱216形成于晶片200的电极焊盘203的情况，如图6B所示，其中图6B图示图6A的接合柱，其形成于晶片的电极焊盘的剖面示意图。此外，图6A、6B的表面金属层218相同于图2F、3的表面金属层218。

请同时参考图2D、7A，其中图7A图示本实用新型的优选实施例的芯片结构，其接合柱具有阶梯状外形，并在接合柱的工艺时保留部分掩模层的剖面示意图。首先如图7A所示，为了使得接合柱216能够形成具有阶梯状外形(或蕈状外形)，故可局部地改变本实用新型的优选实施例的接合柱工艺，如图2D所示，掩模层212可不止仅有第一薄膜212a及第二薄膜212b，而是一具有多层复合层的结构，并且在形成开口214于掩模层212上时，可依序形成较小的开口及较大的开口，用以构成具有阶梯状外形的开口214。因此，当沉积金属材料层于具有阶梯状外形的开口214内时，将可形成具有阶梯状外形(或蕈状外形)的接合柱216，如此将可增加接合柱216的顶面的面积，因而增加接合柱216与承载器(例如衬底或电路板)之间的接合面积。此外，如图7A所示，更可利用浸渍的方式，在接合柱216的顶面形成表面金属层218，用以提高接合柱216与承载器(例如衬底或电路板)之间的接合性。值得注意的是，上述的两种作法均可应用于接合柱216形成于电极焊盘203的情况，如图7B所示，其中图7B图示图7A的接合柱，其形成于晶片(即芯片)的电极焊盘的剖面示意图。

综上所述，本实用新型的芯片结构至少具有下列优点：

(1)本实用新型的芯片结构可将接合柱的材料采用相同于芯片焊盘的材料，由于在接合柱与芯片焊盘的材料相同的情况下，接合柱与芯片焊盘之间的接合性将较为良好，故可省略现有的凸点底金属层的工艺(例如溅镀及蚀刻等工艺)，并且不会在接合焊盘及芯片焊盘之间产生金属间化合物；

(2)承第(1)点所述，当接合柱的材料不同于芯片焊盘的材料时，亦可在形成接合柱之前，预先形成一缓冲层于芯片焊盘上，并作为接合柱的底层，用以提高接合柱与芯片焊盘之间的接合性，而这样的作法亦可应用于接合柱形成于晶片(即芯片)的电极焊盘的情况；

(3)本实用新型的芯片结构乃是利用高速物理金属沉积技术，而快速地沉积至少一金属材料层于芯片焊盘(或电极焊盘)上来形成这些接合柱，由于上述的高速物理金属沉积技术所形成的金属粒子其外径尺寸较大，故可大幅缩短工艺周期，同时又能预防接合柱的底部形成空孔；

(4)当本实用新型的芯片结构利用激光烧蚀或等离子体蚀刻的方式在掩模层上形成开口时，由于激光烧蚀或等离子体蚀刻可在掩模层上所形成的开口的间距及尺寸均较小，故可将接合柱形成于一具有微细间距及微细尺寸的芯片焊盘(或电极焊盘)的晶片(即芯片)的有源表面；以及

(5)本实用新型的芯片结构除可将接合柱形成于晶片(即芯片)的芯片焊盘(或电极焊盘)以外，更可在接合柱的工艺时，直接在晶片的有源表面上形成一底胶层，故当切割晶片后所形成的单颗芯片倒装焊至承载器(例如衬底或电路板)的表面时，将可直接应用此底胶层，使之填充于芯片与承载器(例如衬底或电路板)之间，而无须额外地进行一道底胶填充工艺；以及

(6)本实用新型的芯片结构可利用局部改变的接合柱工艺，而制作出具有阶梯状外形(或蕈状外形)的接合柱，用以增加接合柱的顶部的面积，因而增加芯片与承载器(例如衬底或电路板)之间的接合面积，故有助于芯片与承载器之间的电连接及机械连接。

虽然本实用新型已以一优选实施例公开如上，但是其并非用以限定本实用新型，在不脱离本实用新型的精神和范围内，本领域技术人员可作些许的更动与润饰，因此本实用新型的保护范围当以所附的权利要求所确定的为准。

Claims

1.一种芯片结构，其特征在于，至少包括：

一芯片，具有一有源表面、一保护层及多个金属焊盘，其中该保护层及该些金属焊盘均配置于该有源表面上，而该保护层暴露出该些金属焊盘；以及

多个接合柱，其中该些接合柱分别连接于该些金属焊盘之一，且该些接合柱分别由至少一金属材料层所迭合而成。

2.如权利要求1所述的芯片结构，其特征在于，该些接合柱更分别具有一表面金属层，其分别配置于其所对应的该些接合柱之一所暴露出的表面。

3.如权利要求2所述的芯片结构，其特征在于，该表面金属层为镍金复合层、焊料层及无铅焊料层其中之一。

4.如权利要求1所述的芯片结构，其特征在于，该芯片更具有一应力缓冲层，其配置于该保护层之上，且该应力缓冲层并未完全覆盖该些金属焊盘。

5.如权利要求1所述的芯片结构，其特征在于，该金属焊盘为电极焊盘。

6.如权利要求1所述的芯片结构，其特征在于，该金属焊盘为芯片焊盘。

7.如权利要求1所述的芯片结构，其特征在于，更包括一底胶层，其配置于该芯片的该有源表面，并暴露出该些接合柱的顶面。

8.如权利要求7所述的芯片结构，其特征在于，该芯片更具有一应力缓冲层，其配置于该保护层及该底胶层之间，且该应力缓冲层并未完全覆盖该些金属焊盘。