CN2244790Y - 自动莫尔斯异步编码发报机 - Google Patents

Abstract

本实用新型公开了一种发报机，特别是一种自动莫尔斯异步编码发报机。它包括101键盘、稳压电源、时钟电路、存贮转换电路、H码转换产生阵、H码扫描电路、异步内存贮器、监控电路和H码-莫码固化转换合成器，它可接收从101键盘输入的扫描码或ASCII码，并将它们转化为标准的莫尔斯码输出，自动莫尔斯异步编码发报机是一种简单易学、功能齐全、输出标准、价格低廉的深受无线电爱好者喜欢的通讯工具。

Description

自动莫尔斯异步编码发报机

本实用新型涉及一种发报机，特别是一种自动莫尔斯异步编码发报机。

发报机传送信息快捷、简便，曾在战争中起到过举足轻重的作用，在和平时期越来越多的业余爱好者开始利用发报机来传递信息、联结友谊，但目前的发报机都是靠拍发者的手控制键的通与断的时间来产生莫尔斯码，因此电报莫尔斯码拍发的标准与否就取决于拍发者的水平了，即便是一个经过极为严格训练的电报员也很难保证他拍发出来电码的点与划的时间比例是1∶3，针对这样的情况，曾有人利用计算机这样的设备，编制出一些软件来实现自动发报，但在目前计算机并不是人人都能有的，因此普及受到了很大的阻碍。本实用新型的目的就是要提供一种设计合理、使用方便、简单易学、成本低廉的自动莫尔斯异步编码发报机。

为实现上述的目的本实用新型采用如下的技术方案：自动莫尔斯异步编码发报机是在莫尔斯码新编法的基础上制成的，现在我们先说明一下莫尔斯码新编法，大家都知道莫尔斯码是将“·”和“-”按一定的规则组合在一起来表示特定的信息，例如数字“8”的莫尔斯码为“---··”，其中“·”表示一短脉冲，而“-”表示是“·”的脉冲时间三倍的一个长脉冲，它们间的间隔则表示什么出不输出，并且此时间间隔与“·”的脉冲时间相同，由此我们想到如果利用方波脉冲的高电平“1”和低电平“0”来调制出莫尔斯码，则可以实现电报的自动发送，我们利用方波脉冲的一个高电平“1”表示一个“·”，用三个相连的高电平“111”表示一个“-”，而“·”和“-”之间的间隔则用一个低电平“0”表示，这样所有的莫尔斯码都可用“0”和“1”表示出来，例如数字“8”用“0”和“1”表示为“111011101110101”，考虑到实际拍发时在一个词内每个信息间都要间隔三个“·”的脉冲时间，因此在这些码的后面都加上“000”使其成为莫尔斯转换码，例如数字“8”的莫尔斯转换码为“111011101110101000”，有关其它莫尔斯码的莫尔斯转换码的情况请参看表2，将莫尔斯转换码从左至右按八位一段分开(亦可按两位或三位或四位或五位或六位或七位等为一段分开，八分段是一种最优化的组合，该自动莫尔斯异步编码发报机就是按八分段的情况设计的)，这样所得的各段共有十五种类形，这十五种类形分别用“1-9”和“a-f”共十五个代码表示，这十五个代码在这里我们称为H码，所有的莫尔斯转换码均可由1-3位H码表示，为了在设计电路时更加简便，H码还有它的二进制H码，它是将H码分别用一个四位二进制数来表示，例如H码“b”的二进制H码为“1011”，其它的H码所对应的二进制H码的情况请参看表1。

了解了莫尔斯码新编法，下面我们讲述一下自动莫尔斯异步编码发报机的技术方案：自动莫尔斯异步编码发报机包括101键盘、稳压电源、时钟电路和存贮转换电路，它还有一个H码转换产生阵、一个H码扫描电路、一个异步内存贮器、一个监控电路和一个H码—莫码固化转换合成器；H码转换产生阵由解码器、十进制计数/分配器(IC02)4017和一组与门组成，H码扫描电路由单十六路双向模拟开关(IC03)4067、四位二进制同步加计数器(IC04)1/2 4520、四锁存D型触发器(IC05)4042及非门F₁₂、F₁₃、电容C₁、电阻R₁组成，单十六路双向模拟开关(IC03)4067的四个地址码输入端A、B、C、D分别接四位二进制同步加计数器(IC04)1/2 4520的输出端Q₁、Q₂、Q₃、Q₄，其接点再分别接至四锁存D型触发器(IC05)4042的四个输入端D₁、D₂、D₃、D₄，十进制计数/分配器(IC02)4017的时钟CP端接四位二进制同步加计数器(IC04)1/2 4520的输出端D，从101键盘上敲入的一个代码经存贮转换电路和解码器转换解码，在解码器的唯一端口输出高电平以表示该代码，完成该代码转换为H码的1—3个与门的两个输入端中的一个首先接在解码器上表示该代码的端口上，第一个与门的另一个输入端接在十进制计数/分配器(IC02)4017的Q₁输出端上，该与门的输出端接在单十六路双向模拟开关(IC03)4067的与该代码的第一位H码名称相同的端口上，第二个与门的另一个输入端接在十进制计数/分配器(IC02)4017的Q₂输出端上，该与门的输出端接在单十六路双向模拟开关(IC03)4067的与该代码的第二位H码名称相同的端口上，第三个与门的另一个输入端接在十进制计数/分配器(IC02)4017的Q₃输出端上，该与门的输出端接在单十六路双向模拟开关(IC03)4067的与该代码的第三位H码的名称相同的端口上，单十六路双向模拟开关(IC03)4067的公共输出/输入(OUT/IN)端接有由电阻R₁、电容C₁和非门F₁₃组成的微分电路，当单十六路双向模拟开关(IC03)4067的某一个输入端口处为高电平时，则通过由电阻R₁、电容C₁和非门F₁₃组成的微分电路微分出一脉冲，此脉冲即为时钟脉冲CP₁，时钟脉冲CP₁经非门F₁₂反相后一路加到四锁存D型触发器(IC05)4042的CP端，另一路接双向模拟开关(IC67)5/4 4066的一个电子开关的输入端，该双向模拟开关的其它电子开关则负责把H码扫描电路产生的二进制H码传送到下一级——异步内存贮器，在双向模拟开关(IC67)5/4 4066的输出端口并联有计算机并行接口，计算机并行接口上还串联有双向模拟开关(IC68)5/4 4066，控制端口kf2一路接双向模拟开关(IC68)5/4 4066的控制端，另一路串上一非门F₁₄后接双向模拟开关(IC67)5/4 4066的控制端，通过控制端kf₂的高低电平的变化来选择输入内存的信息是来自H码扫描电路还是来自计算机并行接口。

异步内存贮器由四块双64位移位寄存器(IC06)4517、(IC07)4517、(IC08)4517、(IC09)4517、双向模拟开关(IC69)5/4 4066、(IC70)5/4 4066、(IC72)5/4 4066、(IC73)5/4 4066组成，双64位移位寄存器(IC06)4517与(IC07)4517组成内存贮器I，它们的时钟输入端连在一起，做为内存贮器I的总时钟输入端，双64位移位寄存器(IC08)4517与(IC09)4517组成内存贮器II，它们两个的时钟输入端连在一起，做为内存贮器II的总时钟输入端，双向模拟开关(IC69)5/4 4066接在H码扫描电路的输出端和内存贮器I的输入端之间，其中一个开关是将时钟信号CP₁送到内存贮器I的总时钟输入端，双向模拟开关(IC70)5/4 4066接在H码扫描电路的输出端和内存贮器II的输入端之间，其中一个开关是将时钟信号CP₁送到内存贮器II的总时钟输入端，内存贮器I的输出端口接有双向模拟开关(IC72)5/4 4066，内存贮器II的输出端口接有双向模拟开关(IC73)5/4 4066，在双向模拟开关(IC72)5/4 4066、(IC73)5/4 4066的另一端将内存贮器I和内存贮器II输出端相对应的端口连在一起作为译码器的信号源端口A₂、B₂、C₂、D₂和时钟信号CP₂。监控电路由64位计数器(IC14)3×4013、六锁存D型触发器(IC15)40174、四位超前进位全加器(IC16)4008、(IC20)4008、(IC22)4008、(IC23)4008、异或门(IC21)3/2 4070，128位计数器(IC18)7/2 4013、BCD—7段十六进制译码驱动器(IC25)MC11495、D型触发器(IC26)1/2 4013、BCD—锁存/7段译码/驱动器(IC24)4511、D型锁存触发器(IC27)7×4013和显示器组成，128位计数器(IC18)7/24013的时钟CP端接反馈时钟信号CP₃用来记录H码—莫码固化转换合成器转换的H码的个数，其输出端Q₆接双向摸拟开关(IC73)5/4 4066的控制端和(IC69)5/4 4066的控制端，其输出端 Q₆则接双向摸拟开关(IC72)5/4 4066的控制端和(IC70)5/4 4066的控制端，通过128位计数器(IC18)7/2 4013的输出端Q₆和 Q₆的高低电平的变化来控制内存贮器I和内存贮器II交替做不同的工作，64位计数器(IC14)3×4013的CP端接时钟信号CP用来计录由H码扫描电路发出的二进制H码的个数，六锁存D型触发器(IC15)40174、(IC17)40174、四位超前进位全加器(IC16)4008、(IC20)4008、(IC22)4008、(IC23)4008和异或门(IC21)3/24070组成逻辑减运算电路，它是将128位计数器(IC18)7/2×4013所计的数减去64位计数器(IC14)3×4013所计的数，而BCD-7段十六进制译码驱动器(IC25)MC11495、BCD-锁存/7段译码/驱动器(IC24)4511、D型触发器(IC27)7×4013和显示器则将逻辑减运算的结果显示出来，D型触发器(1C26)1/2 4013控制显示器显示的结果的颜色。H码—莫码固化转换合成器由译码器、一组与门和相应的十进制计数/分配器4017以及或门(IC31)4048、(IC34)4048、(IC40)4048、(IC46)4048、(IC49)4048和或门(IC53)4048组成，由异步内存贮器的输出端A₂、B₂、C₂、D₂及时钟信号CP₂一并输入译码器，在异步内存贮器中的每四位二进制码经译码后在译码器的十六个输出端口中的唯一端口上输出高电平以表示该H码，除“0”端口以外的十五个端口下部都有一个与门，这些与门的输入端一端接该端口，另一端接时钟信号f001，这些与门的输出端均接到相应的十进制计数/分配器4017时钟CP端，它的CPE端均接地，十进制计数/分配器4017的输出端口按H码所对应的八分段莫尔斯码情况进行连接，其中Q₀端均悬空，Q₁端按照该H码所对应的八分段莫尔斯转换码从左端起第一位的情况连接，如果是“1”则将该端接在或门4048的输入端上，如果是“0”则将其悬空，端口Q₂、Q₃、Q₄、Q₅、Q₆、Q₇、Q₈(如果有的话)分别按该H码所对应的八分段莫尔斯转换码从左端起第二位、第三位、第四位、第五位、第六位、第七位、第八位的情况连接，H码—莫码固化转换合成器的或门(IC31)4048、(IC34)4048、(IC37)4048、(IC40)4048、(IC43)4048、(IC46)4048、(IC49)4048的输出端口Q用线束分别接到或门(IC53)4048的输入端口上，或门(IC53)4048的输出端Q输出标准的莫尔斯编码。

本实用新型采用了上述结构后，使发报机成为一种简单易学，功能齐全、输出标准、价格低廉的深受无线电爱好者喜欢的通讯工具。

下面结合附图对本实用新型进行详细的说明。

图1为本实用新的内部方框图和外围电路的电路原理图。

图2为H码转换产生阵和H码扫描电路的电路图。

图3是H码转换产生阵的另一部分电路原理图。

图4为异步内存贮器电路和监控电路的电路图。

图5为H码-莫码固化转换合成器的电路图。

图6为时钟部分电路的电路原理图。

参照图1。自动莫尔斯异步编码发报机包括101键盘(1)、稳压电源(4)、时钟电路和存贮转换电路(2)，它还有一个H码转换产生阵、一个H码扫描电路、一个异步内存贮器、一个监控电路、一个H码—莫码固化转换合成器。

参照图2、图3。H码转换产生阵由解码器(3)、十进制计数/分配器(IC02)4017、(这里所用的4017和下面电路所用的4017均为CMOS集成电路的CC或CD或其它相应系列)和一组与门组成，H码扫描电路由单十六路双向模拟开关(IC03)4067、四位二进制同步加计数器(IC04)1/2 4520、四锁存D型触发器(IC05)4042及非门F₁₂、F₁₃、电容C₁、电阻R₁组成，单十六路双向模拟开关(IC03)4067的四个地址码输入端A、B、C、D分别接四位二进制同步加计数器(IC04)1/2 4520的输出端Q₁、Q₂、Q₃、Q₄、其接点则分别接至四锁存D型触发器(IC05)4042的四个输入端D₁、D₂、D₃、D₄，十进制计数/分配器(IC02)4017的时钟CP端接四位二进制同步加计数器(IC04)1/2 4520的输出端D，从101键盘(1)上敲入的一个代码经存贮转换电路(2)和解码器(3)转换解码，在解码器(3)的唯一端口输出高电平以表示该代码，完成该代码转换为H码的1-3个与门的两个输入端中的一个首先接在解码器(3)上表示该代码的端口上，第一个与门的另一个输入端接在十进制计数/分配器(IC02)4017的Q₁输出端上，该与门的输出端接在单十六路双向模拟开关(IC03)4067的与该代码的第一位H码名称相同的端口上，第二个与门的另一个输入端接在十进制计数/分配器(IC02)4017的Q₂输出端上，该与门的输出端接在单十六路双向模拟开关(IC03)4067的与该代码的第二位H码名称相同的端口上，第三个与门的另一个输入端接在十进制计数/分配器(IC02)4017的Q₃输出端上，该与门的输出端接在单十六路双向模拟开关(IC03)4067的与该代码的第三位H码的名称相同的端口上，单十六路双向模拟开关(IC03)4067的公共输出/输入(OUT/IN)端通过由电阻R₁、电容C₁、非门F₁₃组成的微分电路微分出一脉冲，此脉冲即为时钟脉冲CP₁，该脉冲经非门F₁₂反相后、一路加到四锁存D型触发器(IC05)4042的CP端，另一路接双向模拟开关(IC67)5/4 4066的一个电子开关的输入端，该双向模拟开关的其它电子开关则负责把H码扫描电路产生的二进制H码传送到下一级—异步内存贮器，十进制计数/分配器IC02)4017的VDD端接两个并联非门F₁₀、F₁₁的输出端，其输出端Q₀和VSS端接地，其Q₄端接D型触发器(IC01)1/2 4013及其自身的清零端R，同时亦接到存贮转换电路的中断控制输入端a，时钟CPE端接D型触发器(IC01)1/2 4013的输出端Q。D型触发器(IC01)1/24013的输入端D接高电位，时钟CP端接存贮转换电路(2)的中断控制输出端b，输出端 Q接并联非门F₁₀、F₁₁的输入端，并且还接至四位二进制同步加计数器(IC04)1/2 4520的清零端R。

从101键(1)敲入的代码例如数字“8”，在控制端kf₁的控制下，经存贮转换电路(2)输出与敲入代码相对应的七位二进制代码，(如果kf₁为高电平存贮转换电路(2)选择标准ASCII码输出，kf₁为低电平时选择键盘的扫描码输出)输出的七位二进制代码送到解码器(3)，解码器(3)内部分为两组，并分别对应于标准ASCII码和扫描码，两组解码器通过或门将其表示相同代码的端口连接起来，以唯一的端口输出高电平表示该代码，例如：标准ASCII码中“A”的代码为“41H”，而扫描码中的代码为“1E”，这两种代码虽然不同，但都在解码器(3)唯一端口输出高电平来表示“A”，本解码器共有127个输出端口，而现在业余通讯中所使用的字符最多只有46个，剩下的其它端口则可以根椐使用者的情况进行扩展，可以定义一些字符和含意，当存贮转换电路(2)接收到键盘传出的信息后，从其中断控制输出端b送出一信号使D型触发器(IC01)1/2 4013的输出端Q呈现高电平，其 Q则为低电平，此低电平经并联非门F₁₀、F₁₁反相加至十进制计数/分配器(IC02)4017的VDD端使其开始在时钟的控制下计数，并使四位二进制同步加计数器(IC04)1/2 4520的清零端R跳变为“0”，即解除清零状态，它在时钟f01(f01＝1024hz)的作用下开始计数，当第八个脉冲到时(进入第一个计数周期)，四位二进制同步加计数器(IC04)1/2 4520的D端变为高电平，则十进制计数/分配器(IC02)4017在此上跳沿脉冲的作用下开始计数，即输出端Q₁跳变成高电平，此高电平与解码器(3)上表示该代码的端口输出的高电平一起加在第一个与门上，该与门输出的高电平就直接加到单十六路双向模拟开关(IC03)4067的相对应输入端口，例如数字“8”的H码为“ecf”，其第一位“e”由第一个与门输出端输出的高电平加在单十六路双向模拟开关(IC03)4067的“e”端口，在一个扫描周期内，当第十四个脉冲到时，四位二进制同步加计数器(IC04)1/2 4520的计数值为“1110”，则单十六路双向模拟开关(IC03)4067在此地址码下把输入端口“e”和公共输出端(OUT/IN)接通，输入端口“e”的高电平经过公共输出端(OUT/IN)输出一高电平加在由电容C₁、电阻R₁、非门F₁₃组成的微分电路，微分出一个约5ms的负脉冲信号，再经非门F₁₂反相变为正脉冲信号(此正脉冲信号即为时钟信号CP₁)后加到四锁存D型触发器(IC05)4042的时钟CP端，四锁存D型触发器(IC05)4042便把当时的扫描地址码“1110”锁存住，并经双向模拟开关(IC67)4066送至异步内存贮器，这样便把数字“8”的第一位H码“e”转换为二进制H码“1110”并存贮到异步内存贮器，当此脉冲周期的第十六个脉冲到时，四位二进制同步加计数器(IC04)1/2 4520的计数值为“0000”，此时其输出端D跳变为“0”，但这并不影响十进制计数/分配器(IC02)4017的脉冲分配状态，即Q₁端为高电平，当第二十四个脉冲来时(进入第二计数周期)，四位二进制同步加计数器(IC04)1/2 4520的输出端D再次跳变为“1”，则十进制计数分配器(IC02)4017输出端Q₂变为高电平，此高电平经第二个与门解出此代码的第二位H码，再由扫描电路扫描出此第二位H码的二进制H码，并存入异步内存贮器，例如数字“8”的第二个H码为“c”，相应的二进制H码为“1100”，这个二进制H码在异步内存贮器中是紧接着第一位H码的二进制H码的，再经过一个扫描周期即可解出该代码的第三个H码，并转换为二进制H码存入异步内存贮器，对于数字“8”的第三个H码为“f”，其相应的二进制H码为“1111”。如果某一代码的H码为一位或两位，不足三位的空下来，相当于全部为低电平，则经过一个扫描周期就没有任何信息传出，相当于空扫描一周期。

四位二进制同步加计数器(IC04)1/2 4520的CP端接收到第五十六个脉冲时，相当于进入了第四个扫描周期，其输出端D再次跳变为高电平，那么十进制计数/分配器(IC02)4017的Q₄端输出高电平，此高电平使它自身清零，即Q₀输出高电平，同时也使D型触发器(IC01)1/2 4013清零，即其Q端为低电平， Q为高电平，D型触发器(IC01)1/2 4013的 Q端输出的高电平使四位二进制同步加计数器(IC04)1/2 4520清零并保持，以使它们等待下一次的工作。另外十进制计数/分配器(IC02)4017的Q₄端输出的高电平送入存贮转换电路(2)中断控制输入端a，则存贮转换电路(2)将其状态由发送改为接收键盘(1)送平的代码信息，存贮转换电路接收到键盘(1)送来的代码后，首先从其中断控制输出端b输出一高电平，此高电平使D型触发器(IC01)1/2 4013的Q端跳变为高电平， Q跳变为低电平，从而开始将该代码经解码、转换、扫描，最后以二进制H码的形式存入异步内存贮器。双向模拟开关(IC67)5/4 4066的五个开关输出端处并联有另一个双向模拟开关(IC68)5/4 4066，该模拟开关的输入端即为计算机并行接口(8)，控制端口kf₂一路接双向模拟开关(IC68)的控制端，另一路串上一非门F₁₄后接双向模拟开关(IC67)的控制端，当控制端kf₂接高电平时则双向模拟开关(IC68)4/5 4066全部导通，而双向模拟开关(IC67)4/5 4066的控制端接收的是经非门F₁₄反相后的低电位，因此该开关全部断开，这样便可从计算机并行接口(8)向异步内存贮器输入二进制H码信息，而拒绝接收H码扫描电路传来的信息。

参照图4。异步内存贮器由四块双64位移位寄存器(IC06)4517、(IC07)4517、(IC08)4517、(IC09)4517、双向模拟开关(IC69)5/4 4066、(IC70)5/4 4066、(IC72)5/4 4066、(IC73)5/4 4066组成，双64位移位寄存器(IC06)4517与(IC07)4517组成内存贮器I，它们俩个的时钟输入端连在一起，做为内存贮器I的总时钟输入端，双64位移位寄存器(IC08)4517与(IC09)4517组成内存贮器II，它们两个的时钟输入端连在一起，做为内存贮器II的总时钟输入端，双向模拟开关(IC69)5/4 4066接在H码扫描电路的输出端和内存贮器I的输入端之间，其中一个开关是将控制时钟信号CP₁送到内存贮器I的总时钟输入端，双向模拟开关(IC70)5/4 4066接在H码扫描电路的输出端和内存贮器II的输入端之间，其中一个开关是将控制时钟信号CP₁送到内存贮器II的总时钟输入端，内存贮器I的输出端口接有双向模拟开关(IC72)5/4 4066，内存贮器II的输出端口接有双向模拟开关(IC73)5/4 4066，双向模拟开关(IC72)5/44066、(IC73)5/4 4066的另一端将内存贮器I和内存贮器II输出端相对应的端口连在一起作为译码器(5)的信号源端口A₂、B₂、C₂、D₂及时钟信号CP₂，例如，内存贮器I传送数字A₁的端口和存贮器II传送数字A₁的端口在分别经过电子开关后连在一起成为端口A₂，其它的端口亦同。

参照图5。H码—莫码固化转换合成器由译码器(5)、一组与门和相应的十进制计数/配器(IC29)4017、(IC30)4017、(IC32)4017(IC33)4017、(IC35)4017、(IC36)4017、(IC38)4017、(IC39)4017、(IC41)4017、(IC42)4017、(IC44)4017、(IC45)4017、(IC47)4017、(1C48)4017和(IC50)4017以及或门(IC31)4048、(IC34)4048、(IC37)4048、(1C40)4048、(1C43)4048、(IC46)4048、(IC49)4048、(IC53)4048和反馈合成或门(IC51)4048、(IC52)4048、组成，由异步内贮存器的输出端A₂、B₂、C₂、D₂及时钟CP₂一并输入译码器(5)，异步内贮存器中的每四位二进制码(即一个二进制H码)，在时钟CP₂的控制下经译码器(5)译码在其十六个输出端口的唯一端口输出高电平来表示该H码，例如，二进制H码“1110”经译码器译码在唯一的端口输出高电平来表示H码“e”，此时其它的端口均为低电平，除“0”端口以外的十五个端口下部都有一个与门，这些与门的一个输入端接该端口，另一个接时钟信号f001，它们的输出端均接其对应的十进制计数/分配器4017的时钟CP端，它的CPE端均接地，十进制计数/分配器4017的输出端口按H码所对应的八分段莫尔斯转换码的情况进行连接，其中，Q₀端均悬空，Q₁端按照该H码所对应的八分段莫尔斯转换码从左端起第一位的情况进行连接，如果是“1”则将该端口接在或门4048上，如果是“0”则将其悬空，端口Q₂、Q₃、Q₄、Q₅、Q₆、Q₇、Q₈别按八分段莫尔斯转换码从左端起第二位、第三位、第四位、第五位、第六位、第七位、第八位的情况进行连接，该H码的莫尔斯转换码从左端数最后一位所对应的十进制计数/分配器4017的端口的下一个端口均分别接到反馈合成或门(IC51)4048、(IC52)4048的输入端口上，例如，H码“e”的八分段莫尔斯转换码为“11101110”，则十进制计数/配器(IC30)4017的Q0端首先悬空，其Q₁端、Q₂端、Q₃端、Q₅端、Q₆端、Q₇端分别接到或门(IC31)4048的输入端上，十进制计数/分配器(IC30)4017的Q₄端、Q₈端则悬空，其Q₉端接到或门(IC51)4048或(IC52)4048上，H码—莫码固化转换合成器的十进制计数/分配器(IC30)4017、(IC32)4017、(IC33)4017、(IC35)4017、(IC38)4017、(IC39)4017、(IC41)4017、(IC42)4017、(IC44)4017、(IC45)4017、(IC47)4017均是Q₉输出端分别接到或门(IC51)4048或(IC52)4048的输入端上，而转换H码“1”的十进制计数/分配器(IC50)4017的Q₅输出端接到或门(IC51)4048或(IC52)4048的输入端上，转换H码“2”和“a”的十进制计数/分配器(IC48)4017、(IC36)4017则是其Q₇输出端接到或门(IC51)4048或(IC52)4048的输入端上，转换H码“f”的十进制计数/分配器(IC29)4017是其Q₃输出端接到或门(IC51)4048或(IC52)4048的输入端上，译码器(5)的“0”输出端则直接接到或门(IC51)4048或(IC52)4048的输入端上，或门(IC52)的输出端Q接或门(IC51)4048的输入端exp，或门(IC52)4048的输入端a接地，或门(IC52)4048和或门(IC51)4048的控制端Kb、Kc均接地，Ka、Kd均接高电位。或门(IC51)4048的输出端口Q通过双向模拟开关(IC77)1/4 4066接到或非门HF3的输入端，或非门HF₃的另一个输入端则接在非门F₂₉的输出端，或非门HF₃的输出端则经过一个非门F₃₄反相后接在电容C₁₂上，电容C₁₂、电阻R₁₀及非门F₇组成一微分电路，非门F₇的输出端则接在由电阻R₁₇、电容C₁₁和非门F₃₁组成的微分电路上，由非门F₃₁输出的信号一路加到H码莫码固化转换合成器中的所有十进制计数/分配器4017的清零R端，另一路做为时钟信号CP₃加到128位计数器(IC18)7/24013的时钟CP端，非门F₇和电容C₁₁间的接点处还接有非门F₅的输入端，非门F₅的输出端接到由电阻R₁₆、电容C₁₀和非门F₃₃组成的延时电路，非门F₃₃的输出的信号经非门F₃₂反相后作为时钟信号CP₂加在译码器(5)的时钟端和异步内存贮器的时钟端。电阻R₂₀接在电源的正极，由电阻R₂₀、电容C₁₄及非门F₉组成的微分电路微分出的信号再送到由电阻R₁₉、电容C₁₃、非门F₈组成的微分电路微分出一个30ms正脉冲信号一路经导线K₃送到控制计数器(IC28)1/2 4013的清零R端，另一路由非门F₆反向加在非门F₅的输入端和非门F₇与电容C₁₁的接点处。

或门(IC31)4048、(IC34)4048、(IC37)4048、(IC40)4048、(IC43)4048、(IC46)4048、(IC49)4048的控制端Ka、Kb及电VDD端接内部电源正极，控制端Kb、Kc及电源VSS端均接地，它们的输出端Q用线束分别接到或门(IC53)4048的输入端c、d、e、f、g、h、exp处，或门(IC53)4048的输入端a、b及控制端Kb、Kc接地，ka、kd控制端接电源正极，或门(IC53)4048的输出端Q输出标准的莫尔斯码。

再参照图4。监控电路的具体结构如下：64位计数器(IC14)3×4013的时钟CP端通过双向模拨开关(IC71)1/2 4066的一个电子开关接控制时钟CP₁，其输出端Q₀-Q₅分别接在六锁存D型触发器(IC15)40174的6个输入端D₀-D₅，其输出端

分别接到双4输入端与门(IC13)4082内的与门Y₂的三个输入端，该与门的另一个输入端与前面三个输入端中的一个并联在一起，与门Y₂的输出端接到本与门集成块的另一个与门Y₁的一个输入端，而与门Y₁的其它三个输入端则分别接64位计数器(ICl4)的Q₂、Q₄、Q₅端，Y₁的输出端一路接到或非门HF₁的一个输入端，另一路接到与门(IC12)2/3 4073内的与门Y₂的一个输入端。六锁存D型触发器(IC15)40174的输出端

接4位超前进位全加器(IC16)4008的输入端B₀B1、B2、B₃，输出端

接4位超前进位全加器(IC20)4008的输入端B₀、B₁，六锁存D型触发器(IC15)40174的输出端Q₀、Q₁、Q₂、Q₃、Q₄、Q₅均接地。

128位计数器(IC18)7/2 4013的输出端Q₆接双向模拟开关(IC73)5/4 4066的控制端和(IC69)5/4 4066的控制端，其输出端

接双向模拟开关(IC72)5/4 4066的控制端和(IC70)5/44066的控制端，它的输出端Q₀、Q₁、Q₂、Q₃、Q₄、Q₅分别接六锁存D型触发器(IC17)40174的D₀、D₁、D₂、D₃、D₄、D₅端，输出端 则接双与门(IC19)4082的输入端，它的其它端口R、S、

则全部接地。六锁存D型触发器(IC17)40174的输出端Q₀、Q₁、Q₂、Q₃分别接四位超前进位全加器(IC16)4008的输入端A₀、A₁、A₂、A₃，而其输出端Q₄、Q₅则接四位超前进位全加器(IC20)4008的A₀、A₁端，六锁存D型触发器(IC17)40174的其它端口 以及R、S端均接地。四位超前进位全加器(IC16)4008的进位输入端CI接高电位VDD处，进位输出端C₀接四位超前进位全加器(IC20)4008的进位输入CI端，它的输出端S₁、S₂、S₃、S₄接异或门(IC21)3/2 4070的四位输入端A₀、A₁、A₂、A₃。

四个超前进位全加器(IC20)4008的输入端A₂、A₃接高电平，而B₂、B₃、S₂、S₃等端则接地，其进位端C₀接非门F₂₃，输出端S₀、S₁接异或门(IC21)3/2 4070的A₄、A₅输入端，异或门(IC21)3/2 4070的输入端B₀、B₁、B₂、B₃、B₄、B₅接非门F₂₃的输出端。输出端Y₀、Y₁、Y₂、Y₃、Y₄、Y₅分别接四位超前进位全加器(IC23)4008的B₀、B₁、B₂、B₃端和(IC22)4008的B₀、B₁端，四位超前进位全加器(IC23)4008的进位输入端C_I接非门F₂₃的输出端，进位输出端C₀接(IC22)4008的进位输入端CI，它们的其余输入端均接地，BCD-7段十六进制译码驱动器(IC25)MC11495、BCD-锁存7段译码/驱动器(IC24)4511、D型锁存触发器(IC27)7×4013及数码显示管(7)，共同组成显示电路，用来显示运算的结果，其中数码显示管(7)内的LED发光二极管均为红、绿变色管，它们为共阳极型，将代表红色的阴极连在一起做为一个控制端，将代表绿色的阴极连在一起做为一个控制端，D型触发器(IC26)4013的两个输入端Q、 Q则分别通过两个并联的非门F₂₄、F₂₅、F₂₆、F₂₇接到数码显示管(7)的两个控制端。

与门(IC19)4082的输出端一路接到或非门HF₁的一个输入端，另一路接与门(IC12)2/3 4073内的与门Y₁的一个输入端，或非门HF₁的输出端一路加在由电容C₇、电阻R₁₀、非门F₄组成的微分电路上，另一路接在非门F₃的输入端，非门F₃的输出端则接在由电容C₅、C₆、电阻R₈、R₉、非门F₁、F₂组成的单稳电路的电容C₆一端，非门F₄的输出端一路加在六锁存D型触发器(IC15)40174和(IC17)40174的时钟CP端，另一路加在由电阻R₁₁、电容C₈和非门F₂₂组成的微分电路上，非门F₂₂的输出端则接D型触发器(IC26)1/2 4013和D型锁存触发器(IC27)7×4013的时钟CP端，电阻R₂、R₃、电容C₂、和非门F₄₄、F₄₅组成频率为7Hz的多谐振荡器，电阻R₄、R₅、电容C₃、非门F₁₅、F₁₆组成一个频率为3Hz的多谐振荡器，电阻R₆、R₇、电容C₄、非门F₁₇、F₁₈组成2KHz的多谐振荡器，这些多谐振荡器的输出端接与门(IC11)2/34073内的与门Y₁的三个输入端，二分频/计数器(IC10)1/2 4013到时钟输入端CP接2KHz的信号时钟，从其Q端输出1KHz的脉冲，与门(IC11)2/3 4073内的与门Y2的三个输入端口。与门(IC11)2/3 4073内的与门Y₁有输出端接与门(IC12)2/3 4073内与门Y₁的一个输入端，与门Y2的输出端接与门(IC12)内的与门Y2的一个输入端，同时非门F₂的输出端分别接与门(IC12)2/3 4073内的与门Y₁和Y₂的一个输入端，与门(IC12)2/3 4073内的两个与门输出端分别接或非门HF₂的输入端，或非门Hf₂的输出端经三个同向并联的非门F₁₉、F₂₀、F₂₁后由压电陶瓷YB₁接至地。

128位计数器(IC18)7/2 4013的时钟CP端通过双向模拟开关(IC74)1/2 4066的一个电子开关接反馈时钟CP₃，64位计数器(IC14)3×4013通过双向模拟开关(IC71)1/2 4066的一个电子开关将其时钟CP端与时钟信号CP₁相连，上述两个电子开关的控制端并在一起接到D型触发器(IC28)1/2 4013的 Q端，时钟信号CP₁通过双向模拟开关(IC71)1/2 4066的另一个电子开关以及双向模拟开关(IC74)1/2 4066的另一个电子开关接到128位计数器(IC18)7/2 4013的时钟CP端，这两个电子开关的控制端并在一起接到D型触发器(IC28)1/2 4013的Q输出端，发光二极管LED₁、电阻R₁₂、非门F₂₈相互串联，非门F₂₈的输入端接D型触发器(IC28)1/2 4013的输出端Q，发光二极管LED₁的正极接电源正极，D型触发器(1C28)1/2 4013的输入端D接在其输出端Q处，D端还通过相互串联的电阻R₁₅和电容C₉接地，在电阻R₁₅、电容C₉的接点处接有同向串联的非门F₂₉、F₃₀的输入端，非门F₂₉输出控制信号K₂，D型触发器(IC28)1/2 4013的时钟CP端则通过一个电阻R₁₄至地，在时钟CP端与电阻R₁₄的接点处接一微动开关SB₀，微动开关SB₀的另一端通过一个电阻R₁₃接至电源的正极(电阻R13、R14的阻值比一般小于2∶8)。D型触发器(IC28)1/2 4013的 Q端输出的信号还做为控制信号K₁控制双向模拟开关(IC77)1/4 4066的通与断。

异步内存贮器送出的信息，例如“1110”经译码器(5)译码在其唯一端口输出高电平来表示该二进制H码所对应的H码“e”，在与门的作用下，时钟信号f001自译码器(5)的“e”端口跳变为高电平后的第一个脉冲到来后，十进制计数/分配器(IC30)4017的Q₁端变为高电平，Q₁是接在或门(IC31)4048上的，因此该高电平可经过或门(IC31)4048和或门(IC53)4048最后在或门(IC53)4048的输出端Q处输出一高电平，当时钟信号f001的第二个脉冲到时，十进制计数/分配器(IC30)4017的Q₂输端变为高电平，因Q₂也接在或门(IC31)4048上，同样在或门(IC53)4048的输出端Q也输出一高电平，当时钟信号f001的第三个脉冲到时，十进制计数/分配器(IC30)4017的Q3输出端变为高电平，Q₃同样接在或门(IC31)4048上，也与以上过程一样最后可在或门(IC53)4048的输出端Q处输出一高电平，这三个连续的高电平“111”就相当于莫尔码中的长脉冲“-”，当时钟信号f001的第四个脉冲到时，十进制计数/分配器(IC30)4017的Q₄端口变为高电平，可该端口是悬空的，或门(IC31)4048就输出低电平，那么在或门(IC53)4048的输出端Q处什么也不输出，相当于空了一个脉冲的时间，这相当于莫尔斯码中的“·”和“-”间的间隔，因十进制计数/分配器(IC30)4017的输出端Q₅、Q₆、Q₇均接到或门(IC31)4048上，因此当时钟信号f001的第五个、第六个、第七个脉冲到时，可在或门(IC53)4048的输出端Q处得到三个连续的高电平“111”，十进制计数/分配器(IC30)4017的Q₈输出端是悬空的，因此在或门(IC53)4048的输出端Q处有一个脉冲的时间什么也不输出，这样在时钟信号f001的第一个脉冲到第八个脉冲期间，或门(IC53)4048输出端就输出“11101110”这样的信息，其相应于莫尔斯码即为“--”，当时钟信号f001的第九个脉冲到时，十进制计数/分配器(IC30)4017的Q₉输出高电平，此高电平加在或门(IC51)4048或(IC51)4048上，由或门(IC51)4048的输出端Q输出一高电平，该高电平经过双向模拟开关(IC77)1/4 4066，或非门HF₃，再由非门F₃₄反相后，加在由电容C₁₂，电阻R₁₈及非门F₇组成的微分电路上，由该微分电路微分出的信号再由电容C₁₁、电阻R₁₇和非门F₃₁微分出一正脉冲CP₃，正脉冲CP₃一方面使H码-莫码固化转换合成器中的所有十进制计数/分配器4017清零，另一路则传到128位计数器(IC18)7/2 4013的CP端使其加一，由非门F₇输出的微分信号由非门F₅反相再由电阻R₁₆、电容C₁₀及非门F₃₃延时后，由非门F₃₂反相得到一正脉冲CP₂，正脉冲CP₂使异步内存贮器再向译码器(5)发送一个信息，假如此信息为“1100”则在译码器(5)的“C”端口输出高电平，在时钟信号f001和作用下，经十进制计数/分配器(IC33)4017和或门(IC34)4048的合成，在或门(IC53)4048的输出端Q处输出“11101010”相对应于莫尔斯码为“-··”，当时钟信号f001的第九个脉冲到时，十进制计数分配器(IC33)4017输出端Q₉为高电平，此高电平经或门(IC51)4048及微分电路可得到一个正脉冲CP₃，这样又使H码-莫码固化转换合成器中的所有十进制计数/分配器4017清零，并使128位计数器(IC18)7/2 4013又再加一，在非门F₃₂的输出端可得到延时后的正脉冲CP₂，在该正脉冲CP₂的控制下异步内存贮器又向译码器(5)输出一组四位二进制码，例如“1111”，则在译码器(5)的“f”端口输出高电平，因与“f”端相连的十进制计数/分配器(IC29)4017的输出端Q₁、Q₂均悬空，Q₃接到或门(IC51)4048或(IC52)4048上，所以当时钟信号f001的第一、第二个脉冲到时，在或门(IC53)4048的输出端前两个脉冲的时间什么也不输出，相当于输出“00”，相对应于莫尔斯码则为间隔两个短脉冲时间，将以上三个二进制H码在(IC53)4048的输出端的输出情况连在一起，即为“111011101110101000”相对应于莫尔斯码则为“---··”并在其后间隔三个点的时间，这相当于输出了数字“8”的莫尔斯码，并在该莫尔斯码的后面间隔了三个点的时间，其它的代码转换输出情况与此相同。

如果某一时刻计数器(IC18)7/2 4013的输出端Q₆、 分别为低电平和高电平(即“0”和“1”)那么这两个电平信号将使双向模拟开关(IC69)5/4 4066、(IC73)4066处于全部断开状态，而双向模拟开关(IC70)5/4 4066和(IC72)5/4 4066则处于全部接通状态，同时由于D型触发器(IC28)1/2 4013的(Q、 Q)输出端分别为“1”“0”则时钟CP₃使计数器(IC18)7/2 4013计数，并且时钟CP₁使64位计数器(IC14)3×4013计数，而双向模拟开关(IC74)1/2 4066和(IC71)1/2 4066的另一个开关则断开。

那么这时候就相当于由内存贮器I在时钟CP₂的控制下送出信息而内存贮器II则在时钟CP₁的控制下接收并存贮H码扫描电路送来的二进制H码信息。同时，计数器(IC14)3×4013记录由扫描部分四锁存D型触发器(IC05)4042送来的并行数据的数目，计数器(IC18)7/2 4013则记录由H码-莫码固化转换合成器反馈回来的时钟信号CP₃的个数，即转换的二进制H码的个数，当某一计数器(IC14)3×4013或(IC18)7/2 4013首先计数到52个时，由于与门(IC13)4082或(IC19)4082的输出端输出一高电平，此高电平一路加在或非门HF1的一个输入端，另一路则加在与门(IC12)2/3 4073内和独立与门的输入端上，此高电平由或非门HF₁反相后一路加在非门F₃的输入端，另一路加在电容C₇处，经电容C₇、电阻R₁₀、非门F₄微分出一个约25μ S左右的正脉冲信号此信号一路加至六锁存D型触发器(IC15、IC17)40174的时钟CP端，使两计数器的计数值进行逻辑减运算，另一路经电容C₈、电阻R₁₁、非门F₂₂微分出一个约5μ S的正脉冲信号，此脉冲直接加至D型触发器(IC26)1/2 4013的时钟CP端并使D型触发器(IC27)7×4013把运算器运算的结果锁存并输出，D型触发器(IC26)1/24013的控制显示器(7)的颜色。

非门F₃由于其输入端跳变为低电平，则其输出端为高电平，此高电平加在由电容C₅、C₆，非门F₁、F₂、电阻R₈、R₉组成的单稳态电路，由非门F₂和电容C₅的接点处输出一个约5-7S码的正脉冲信号，此脉冲信号加在与门(IC12)2/3 4073内的独立与门Y₁、Y₂的一个输入端。7Hz、3Hz、2KHz多谐振荡器和二分频/计数器(IC10)1/2 4013输出的信号经与门(IC11)2/3 4073的调制后，从与门Y₁的输出端输出3Hz、7Hz、2KHz的组合频率，从其与门Y₂的输出端输出3Hz、2KHz、1KHz的组合频率，如果计数器(IC14)3×4013先计到52则与门(IC13)4082的输出端为高电平，并由与门(IC12)2/3 4073的的与门Y₂输出端输出3Hz、2KHz、1KHz的组合频率约5-7秒钟，该组合频率经并联非门F₁₉、F₂₀、F₂₁放大后，由压电陶瓷发出5-7秒的声音提醒操做者输入太慢，拍发速度太快(或键入的速度太快或拍发速度太慢)，用不同的频率组合以形成不同的响声区别二者，同时还可通过显示器的颜色变换区别二者。当128位计数器(IC18)7/2 4013计数计到64位时，则其输出端Q₆输出高电平， 输出低电平则双向模拟开关(IC69)5/4 4066、(IC73)5/4 4066处于全部接通状态，而双向模拟开关(IC70)5/4 4066和(IC72)5/4 4066则处于全部断开状态，此时则相当于由内存贮器II向译码器(5)发出信息，内存贮器I接收度存贮H码扫描电路送来的二进制H码信息。

当开机后由于电阻R₂₀直接接到电源的正极，则由电阻R₂₀、电容C₁₄及非门F₉微分出一个约1.5S-3S的正脉冲信号，此正脉冲信号在由电容C₁₃、电阻R₁₉、非门F₈微分出一个约30μ S的正脉冲信号，此信号一路使D型触发器(IC28)1/2 4013清零，另一路由非门F₆反相后加在非门F₅的输入端，电容C₁₁与非门F₇的接点处，经电容C₁₁、电阻R₁₇和非门F₃₁微分后得时钟信号CP₃，时钟信号CP₃使H码莫码固化转换合成器中所有的十进制计数/分配器4017清零，从而使发报机处于准备工作状态。

参照图6。时钟电路的具体结构如下：14位二进制串行计数/分配器和振荡器(IC64)4060的第10脚CP₀与第11脚

端之间连接并联的电阻R₁和石英晶体B(f＝32768HZ)和半可变电容CV₁、CV₂，半可变电容CV₁、CV₂间的接点接地。14位二进制串行计数/分配器和振荡器(IC64)4060的第2脚接与门(IC78)4081的与门y1的一个输入端，其第7脚接双向模拟开关(IC76)1/2 4066的一个开关的一端，另一端输出时钟信号(f002)，控制端接在非门F₄₁的输出端上，第5脚接双向模拟开关(IC76)1/2 4066的另一个开关的一端而开关的另一端与时钟信号f002相连此开关的控制(IC76)1/2 4066另一个开关的控制线接非门F₄₁的输入端，并且再连至kf₃端口，用kf₃端口处的高电平和低电平变化来控制双向模拟开关(IC76)1/2 4066的通与断，14位二进制串行计数/分配和振荡器(IC64)4060第5脚同时引出一线做为H码扫描电路处的时钟f02(f02＝1024HZ)。电阻R₂₆与微动开关SB₃以及电阻R₂₅与串联后跨接在电源的两端，R₂₆接电源正端，R₂₅(R26、R25的阻值之比应小于2∶8)接地，在电阻R₂₅与微动开关SB₃的接点处引一条线接至四2输入端与门(IC78)4081内的与门y₁的另一输入端，与门y₁的输出端接到D型触发器(IC63)7/2 4013的时钟CP端，四锁存D型触发器(IC61)4042以及四位二进制同步加计数器(IC60)1/2 4520的时钟CP端，四锁存D型触发器(IC61)4042的清零端置位S端接地，输入端D₀、D₁、D₂、D₃、接四位二进制同步加计数器(IC60)1/2 4520的输出端A、B、C、D，四锁存D型触发器(IC61)4042的输出端Q₀、Q₁、Q₂、Q端分别接单十六路双向模拟开关(IC59)4067的地址码端A、B、C、D和BCD-7段十六进制译码器MC11495的输入端A、B、C、D，BCD-7段十六进制译码驱动器MC11495，D型触发器(IC63)7/2 4013和LED显示器(6)共同组成一个显示电路。以显示选定的时钟f001的频率。

从14位二进制串行计数/分配和振荡器(IC64)4060的第3脚输出的们号经过D型触发器(IC65)4013(在此把两个D型触发器做成两个独立的二分频/计数器)内的一个计数器分频之后，送到锁相环(IC66)4046的第14脚，(在此设置端口的目的是为了更方便的改变时钟频率)，锁相环(IC66)4046的第11脚通过电阻R₃₉接地，它的第10脚经串联的电阻R₃₁、R₃₀、电容C₁₆接地，第9脚接电阻R₃₀和电阻R₃₁间的连接点，其第6脚和第7脚之间接一电容C₁₇，其第5、8脚均接地，第4脚输出的信号一路加到四位二进制同步加计数器(IC57)1/2 4520的时钟CP端，另一路加到二分频/计数器(IC56)1/2 4013的时钟CP端，二分频/计数器(IC56)1/2 4013的输出端Q输出的即为时钟信号f001，四位二进制同步加计数器(IC57)1/2 4520的输出端A、B、C、D接单十六路模拟开关(IC58)4067地址码端A、B、C、D，单十六路模拟开关(IC58)4067的输出/输入端0-15与单十六路模拟开关(IC59)4067的输出/输入端0-15对应连接，单十六路模拟开关(IC58)4067的公共输出/输入端(OUT/IN)接电源正极，控制端INH接地，单十六路模拟开关(IC59)4067的控制端INH接地，公共输出/输入端(OUT/IN)接到由非门F₄₂电容C₁₅和电阻R₂₈组成的微分电路上微分出的信号经非门F₄₃送到双D型触发器(IC65)4013的另一个二分频/计数器的时钟CP端及四位二进制同步加计数器(IC57)1/24520的清零R端，双向D型触发器(IC65)4013的这一个二分频计数器的输出端Q接锁相环(IC66)4046的第3脚输入端。当开机后，14位二进制计数分配/振荡器(IC64)4060便开始工作，并从它的第2、3、5、7脚分别输出频率为4Hz、2Hz、1024Hz、2048HZ的方波时钟信号。第5脚、第7脚输出的信号在控制端kf₃的控制下，做为监视部分的时钟f002，第3脚输出的2HZ的信号经二进制计数器1/2 4013分频后直接输给锁相环(IC66)4046，由锁相环(IC66)4046的第4脚输出锁定的信号，第3脚输入反馈的信号，通过微动开关SB₃可以控制四位二进制同步加计数器(IC60)1/24520计数，其计数状态即为单十六路双向模拟开关(IC59)4067的地址码。以及7段十六进制译码驱动器(IC62)MC11495的译码输入信号，显示器(6)则随时显示四位二进制同步加计数器(IC60)1/2 4520的计数值，也就是想要得到的时钟f001的频率，此部分的总体功能是通过微动开关SB₃控制时钟f001的频率，并有显示器(6)显示出来，还向其它部分提供时钟信号f02和f002。

监视部分的原理如下：时钟信号f002直接接在双D触发器(IC55)4013的进钟CP端，它的输出端 Q接输入端D，输出端Q接双向模拟开关(IC75)1/2 4066的一个开关的一端，开关的另一端接四2输入端与门(IC78)4081内的与门y2的一个输入端，其开关的控制端接在双D触发器(IC55)4013的另一个输出端 Q， Q端还接在它自身的D输入端时钟CP端由电阻R₂₄接至地，它的输出端Q接双向模拟开关(IC75)1/2 4066的另一个开关的控制端，此开关把时钟信号f002与与门y₂的上一个输入端连在一起，双D触发器(IC55)4013的两个计数清零R端、复位S端均接地，双D触发器(IC54)4013组成4分频/计数器，其时钟输入端由电阻R₂₂接地，第一级分频输出端接四2输入端与门(IC78)4081内的与门y₄的一个输入端，第二级四分频/计数输出端则接在与门y₂的另一输入端，与门y₂的输出端接在与门y₃的一个输入端，由或门(IC53)4048的输出端Q接非门F₃₅，非门F₃₅的输出端接在与门y₃、y₄的另一个输入端，与门y₃的输出端接三个并联的非门F₃₈、F₃₉、F₄₀的输入端，并联非门的输出端通过压电陶瓷YB₂接地，与门y₄的输出端接两个并联的非门F₃₆、F₃₇，两个并联非门的输出端接发光二极管LED₂的正端，其负端接地，电阻R₂₄的非接地端接一微动开关SB₂，再通过电阻R₂₃接至电源正极，电阻R₂₂一端接地，另一端经微动开关SB₁串电阻R₂₁后接电源正极(电阻R23、R24的阻值之比及电阻R21、R22的阻值之比都应小于2∶8)。此部分的功能是通过压电陶瓷YB₂及发光二极管LED₂来做为所输出的莫尔斯码的监听(视)，微动开关SB1选择监视的方式，SB₂选择YB₂发声的频率。

表一

H码	二进制H   码	八分段莫尔斯转换码
			1	0001	1000
2	0010	101000
			3	0011	10101000
4	0100	10101010
			5	0101	10101011
6	0110	10101110
			7	0111	10111000
8	1010	10111010
			9	1001	10111011
a	1010	111000
			b	1011	11101000
c	1100	11101010
			d	1101	11101011
e	1110	11101110
			f	1111	00
常态	0000	＼

表二

	莫尔斯码	莫尔斯转换码	H码		莫尔斯码	莫尔斯转换码	H码		莫尔斯码	莫尔斯转换码	H码
												A	·-	10111000	7	Q	--·-	1110111010111000	e7	(	-·--·-	1110101110111010111000	d8a
B	-···	111010101000	C1	R	·-·	1011101000	8f	，，	·-··-·	101110101011101000	88f
												C	-·-·	11101011101000	d2	S	···	10101000	3	：	---···	1110111011101010101000	ecl
D	-··	1110101000	cf	T	-	111000	a	0	-----	1110111011101110111000	eea
												E	·	1000	1	U	··-	1010111000	6f	1	·----	10111011101110111000	991
F	··-·	101011101000	61	V	···-	101010111000	51	2	··---	101011101110111000	6ef
												G	--·	111011101000	el	W	·--	101110111000	91	3	···--	1010101110111000	57
H	····	1010101000	4f	X	-··-	11101010111000	ca	4	····-	10101010111000	4a
												I	··	101000	2	Y	-·--	1110101110111000	d7	5	·····	101010101000	41
J	·---	1011101110111000	97	Z	--··	11101110101000	e2	6	-····	1110101010100	c2
												K	-·-	111010111000	d1	，	--·--	1110111010101110111000	e6a	7	--···	1110111010101000	e3
L	·-··	101110101000	81	；	-·-·-·	11101011101011101000	d61	8	---··	111011101110101000	ecf
												M	--	1110111000	ef	？	··--··	101011101110101000	6cf	9	----·	11101110111011101000	eel
N	-·	11101000	b	·	·-·-·-	10111010111010111000	8d1	空格	/	00	f
												O	---	11101110111000	ea	-	-···-	1110101010111000	c7
P	·--·	10111011101000	92	/	-··-·	1110101011101000	cb

Claims (3)

1、一种自动莫尔斯异步编码发报机，它包括101键盘(1)、稳压电源(4)、时钟电路和存贮转换电路(2)，其特征在于：它还有一个H码转换产生阵、一个H码扫描电路、一个异步内存贮器、一个监控电路和一个H码—莫码固化转换合成器；H码转换产生阵由解码器(3)、十进制计数/分配器(IC02)4017和一组与门组成，H码扫描电路由单十六路双向模拟开关(IC03)4067、四位二进制同步加计数器(IC04)1/2 4520、四锁存D型触发器(IC05)4042及非门F₁₂、F₁₃、电容C₁、电阻R₁组成，单十六路双向模拟开关(IC03)4067的四个地址码输入端A、B、C、D分别接四位二进制同步加计数器(IC04)1/2 4520的输出端Q₁、Q₂、Q₃、Q₄，其接点再分别接至四锁存D型触发器(IC05)4042的四个输入端D₁、D₂、D₃、D₄，十进制计数/分配器(IC02)4017的时钟CP端接四位二进制同步加计数器(IC04)1/2 4520的输出端D，从101键盘(1)上敲入的一个代码经存贮转换电路(2)和解码器(3)转换解码，在解码器(3)的唯一端口输出高电平以表示该代码，完成该代码转换为H码的1—3个与门的两个输入端中的一个首先接在解码器(3)上表示该代码的端口上，第一个与门的另一个输入端接在十进制计数/分配器(IC02)4017的Q₁输出端上，该与门的输出端接在单十六路双向模拟开关(IC03)4067的与该代码的第一位H码名称相同的端口上，(如果有第二、第三位H码的话，则)第二个与门的另一个输入端接在十进制计数/分配器(IC02)4017的Q₂输出端上，该与门的输出端接在单十六路双向模拟开关(IC03)4067的与该代码的第二位H码名称相同的端口上，第三个与门的另一个输入端接在十进制计数/分配器(IC02)4017的Q3输出端上，该与门的输出端接在单十六路双向模拟开关(IC03)4067的与该代码的第三位H码的名称相同的端口上，单十六路双向模拟开关(IC03)4067的公共输出/输入(OUT/IN)端接有由电阻R₁、电容C₁和非门F₁₃组成的微分电路，当单十六路双向模拟开关(IC03)4067的某一个输入端口为高电平时，则通过由电阻R₁、电容C₁及非门F₁₃组成的微分电路微分出一脉冲，此脉冲即为时钟信号CP₁，时钟信号CP₁经非门F₁₂反相后，一路加到四锁存D型触发器(IC05)4042的CP端，另一路接双向模拟开关(IC67)5/44066的一个电子开关的一端，该双向模拟开关的其它电子开关负责把H码扫描电路产生的二进制H码传送到下一级——异步内存贮器；异步内存贮器由四块双64位移位寄存器(IC06)4517、(IC07)4517、(IC08)4517、(IC09)4517、双向模拟开关(IC69)5/4 4066、(IC70)5/4 4066、(IC72)5/4 4066、(IC73)5/4 4066组成，双64位移位寄存器(IC06)4517与(IC07)45l7组成内存贮器I，它们的时钟输入端连在一起，做为内存贮器I的总时钟输入端，双64位移位寄存器(IC08)4517与(IC09)4517组成内存贮器II，它们的时钟输入端连在一起，做为内存贮器II的总时钟输入端，双向模拟开关(IC69)5/4 4066接在H码扫描电路的输出端和内存贮器I的输入端之间，其中一个开关是将时钟信号CP₁送到内存贮器I的总时钟输入端，双向模拟开关(IC70)5/4 4066接在H码扫描电路的输出端和内存贮器II的输入端之间，其中一个开关是将时钟信号CP₁送到内存贮器II的总时钟输入端，内存贮器I的输出端口接有双向模拟开关(IC72)5/4 4066，内存贮器II的输出端口接有双向模拟开关(IC73)5/4 4066，在双向模拟开关(IC72)5/4 4066、(IC73)5/4 4066的另一端将内存贮器I和内存贮器II输出端相对应的端口连在一起作为译码器(5)的信号源端口A₂、B₂、C₂、D₂及时钟信号CP₂； H码—莫码固化转换合成器由译码器(5)、一组与门和相应的十进制计数/分配器4017以及或门(IC31)4048、(IC34)4048、(IC37)4048、(IC40)4048、(IC43)4048、(IC46)4048、(IC49)4048和或门(IC53)4048组成，由异步内存贮器的输出端A₂、B₂、C₂、D₂及时钟端CP一并输入译码器(5)，在异步内存贮器中的二进制H码经译码器(5)译码后在其十六个输出端口中的唯一端口输出高电平以表示该H码，除“0”端口以外的十五个端口下部都有一个与门，它们的一个输入端接该端口，另一个接时钟信号f001，这些与门的输出端均接到相应的十进制计数/分配器4017的时钟CP端，它们的CPE端均接地，十进制计数/分配器4017的输出端口按H码所对应的八分段莫尔斯转换码情况进行连接，其中Q₀端均悬空，Q₁端按照该H码所对应的八分段莫尔斯转换码从左端起第一位的情况连接，如果是“1”则将该端接在或门4048上，如果是“0”则将其悬空，端口Q₂、Q₃、Q₄、Q₅、Q₆、Q₇、Q₈(如果有的话)分别按该H码所对应的八分段莫尔斯转换码从左端起第二位、第三位、第四位、第五位、第六位、第七位、第八位的情况连接，H码-莫码固化转换合成器的或门(IC31)4048、(IC34)4048、(IC37)4048、(IC40)4048、(IC43)4048、(IC46)4048、(IC49)4048的输出端口“Q”用线束分别接到或门(IC53)4048的输入端口上，或门(IC53)4048的输出端“Q”输出标准的莫尔斯编码。

2、根椐权利要求1所述的自动莫尔斯异步编码发报机，其特征在于：所述的监控电路由64位计数器(IC14)3×4013、六锁存D型触发器(IC15)40174、(IC17)40174、四位超前进位全加器(IC16)4008、(IC20)4008、(IC22)4008、(IC23)4008、异或门(IC21)3/2 4070，128位计数器(IC18)7/2 4013、BCD—7段十六进制译码驱动器(IC25)MC11495、D型触发器(IC26)1/2 4013、BCD—锁存/7段译码/驱动器(IC24)4511、D型锁存触发器(IC27)7×4013组成，128位计数器(IC18)7/2 4013的时钟CP端接时钟信号CP₃从而记录H码—莫码固化转换合成器所转换的H码的个数，其输出端Q₆分别接双向摸拟开关(IC73)5/4 4066的控制端和(IC69)5/4 4066的控制端，其输出端 Q₆则分别接双向摸拟开关(IC72)5/4 4066的控制端和(IC70)5/4 4066的控制端，64位计数器(IC14)3×4013的CP端接时钟信号CP₁从而记录由H码扫描电路发出的二进制H码的个数，六锁存D型触发器(IC15)40174、(IC17)40174、四位超前进位全加器(IC16)4008、(IC20)4008、(IC22)4008、(IC23)4008和异或门(IC21)3/2 4070组成逻辑减运算电路，它是将128位计数器(IC18)7/2×4013所计的数减去64位计数器(IC14)3×4013所计的数，而BCD-7段十六进制译码驱动器(IC25)MC11 495、BCD-锁存/7段译码/驱动器(IC24)4511、D型触发器(IC27)7×4013和显示器(7)则将逻辑减运算的结果显示出来，D型触发器(IC26)1/2 4013控制显示器(7)显示的结果的颜色。

3、根椐权利要求1所述的自动莫尔斯异步编码发报机，其特征在于：在双向模拟开关(IC67)5/4 4066的输出端口并联有计算机并行接口(8)，计算机并行接口(8)上还串联有双向模拟开关(IC68)5/4 4066，控制端口kf2一路接双向模拟开关(IC68)5/4 4066的控制端，另一路串上一非门F₁₄后接双向模拟开关(IC67)5/4 4066的控制端。

Images