CN221150019U - 光电子器件 - Google Patents

光电子器件 Download PDF

Info

Publication number
CN221150019U
CN221150019U CN202321814045.3U CN202321814045U CN221150019U CN 221150019 U CN221150019 U CN 221150019U CN 202321814045 U CN202321814045 U CN 202321814045U CN 221150019 U CN221150019 U CN 221150019U
Authority
CN
China
Prior art keywords
single photon
photon avalanche
optoelectronic device
diode
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321814045.3U
Other languages
English (en)
Inventor
I·尼科尔森
S·佩莱格里尼
D·格兰斯基
A·洛佩兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
STMicroelectronics Research and Development Ltd
Original Assignee
STMicroelectronics Crolles 2 SAS
STMicroelectronics Research and Development Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS, STMicroelectronics Research and Development Ltd filed Critical STMicroelectronics Crolles 2 SAS
Application granted granted Critical
Publication of CN221150019U publication Critical patent/CN221150019U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Element Separation (AREA)
  • Light Receiving Elements (AREA)

Abstract

本公开涉及光电子器件。一种光电子器件，包括：单光子雪崩二极管阵列；其中每个单光子雪崩二极管在衬底的一部分中；其中每个部分具有由第一壁界定的八边形轮廓，第一壁形成围绕该部分的八边形外形；其中第一壁包括：彼此平行延伸的两个第一部分；彼此平行延伸的两个第二部分；彼此平行延伸的两个第三部分；以及彼此平行延伸的两个第四部分；其中单光子雪崩二极管阵列的相同行中的相邻单光子雪崩二极管的第一壁共享第一公共部分；以及其中单光子雪崩二极管阵列的相同列中的相邻单光子雪崩二极管的第一壁共享公共的第三部分。利用本公开的实施例有利地使光电子器件具有更好的定时特性，并且使得SPAD阵列的密度更高。

Description

光电子器件
技术领域
本公开一般涉及光电子器件，更准确地说，涉及包括单光子雪崩二极管的器件。
背景技术
单光子雪崩二极管(SPAD)是与光电二极管和雪崩光电二极管(APD)在相同族内的固态光电探测器，同时也与基本的二极管行为基础性地相关。与光电二极管和APD一样，SPAD基于可用电离辐射照射的半导体p－n结。SPAD与APD或光电二极管之间的根本区别在于SPAD被偏压为远高于其反向偏压击穿电压，并且具有允许在没有损坏或不适当噪声(undue noise)的情况下操作的结构。
电场足够高，使得注入到耗尽层中的单电荷载流子可以触发自维持雪崩。电流持续直到雪崩被猝灭。为此，SPAD与猝熄电路相关联。
本领域需要解决包括SPAD的已知光电子器件的全部或一些缺点。
实用新型内容
本公开的目的是提供光电子器件，以至少部分地解决现有技术中存在的上述问题。
本公开的一方面提供了一种光电子器件，包括：单光子雪崩二极管阵列；其中每个单光子雪崩二极管在衬底的一部分中；其中每个部分具有由第一壁界定的八边形轮廓，第一壁形成围绕该部分的八边形外形；其中第一壁包括：彼此平行延伸的两个第一部分；彼此平行延伸的两个第二部分；彼此平行延伸的两个第三部分；以及彼此平行延伸的两个第四部分；其中单光子雪崩二极管阵列的相同行中的相邻单光子雪崩二极管的第一壁共享第一公共部分；以及其中单光子雪崩二极管阵列的相同列中的相邻单光子雪崩二极管的第一壁共享公共的第三部分。
根据一个或多个实施例，光电子器件还包括二极管阵列，其中二极管阵列中的每个二极管由单光子雪崩二极管阵列的两行和两列中的四个相邻单光子雪崩二极管的第一壁的第二部分和第四部分界定。
根据一个或多个实施例，其中二极管阵列中的每个二极管由位于二极管和四个相邻单光子雪崩二极管的第一壁的第二部分和第四部分之间的第二壁围绕。
根据一个或多个实施例，光电子器件还包括二极管阵列，其中二极管阵列中的每个二极管位于单光子雪崩二极管阵列的行和列的相邻对之间。
根据一个或多个实施例，其中第一壁包括由电绝缘材料制成的护套和由光学绝缘材料制成的芯。
根据一个或多个实施例，其中每个单光子雪崩二极管包括：在衬底的部分的上表面处的掺杂区域；在掺杂区域中的绝缘沟槽，绝缘沟槽具有与部分的上表面共面的面；以及形成电阻器的导电轨，导电轨具有在绝缘沟槽的面上延伸的两个端部。
根据一个或多个实施例，其中导电轨由掺杂的多晶硅制成。
根据一个或多个实施例，其中掺杂区域是单光子雪崩二极管的阳极的一部分。
根据一个或多个实施例，其中掺杂区域围绕单光子雪崩二极管的阴极。
本公开的另一方面提供了一种光电子器件，包括：单光子雪崩二极管阵列；其中每个单光子雪崩二极管在衬底的一部分中；其中每个部分具有由第一壁界定的八边形轮廓，第一壁形成围绕该部分的八边形外形；其中第一壁包括：彼此平行延伸的两个第一部分；彼此平行延伸的两个第二部分；彼此平行延伸的两个第三部分；以及彼此平行延伸的两个第四部分；以及二极管阵列，其中二极管阵列中的每个二极管位于单光子雪崩二极管阵列的两行和两列中的四个相邻单光子雪崩二极管的第一壁的第二部分和第四部分之间。
根据一个或多个实施例，其中用于单光子雪崩二极管阵列中的单光子雪崩二极管的第一壁彼此分隔。
根据一个或多个实施例，其中第一壁包括由电绝缘材料制成的护套和由光学绝缘材料制成的芯。
根据一个或多个实施例，其中每个单光子雪崩二极管包括：在衬底的部分的上表面处的掺杂区域；在掺杂区域中的绝缘沟槽，绝缘沟槽具有与部分的上表面共面的面；以及形成电阻器的导电轨，导电轨具有在绝缘沟槽的面上延伸的两个端部。
根据一个或多个实施例，其中导电轨由掺杂的多晶硅制成。
根据一个或多个实施例，其中掺杂区域是单光子雪崩二极管的阳极的一部分。
根据一个或多个实施例，其中掺杂区域围绕单光子雪崩二极管的阴极。
本公开的另一方面提供了一种光电子器件，包括：单光子雪崩二极管阵列；其中每个单光子雪崩二极管在衬底的一部分上；其中每个部分具有由第一壁界定的轮廓，第一壁形成围绕该部分的外形；其中每个单光子雪崩二极管包括：在衬底的部分的上表面处的掺杂区域；在掺杂区域中的绝缘沟槽，绝缘沟槽具有与部分的上表面共面的面；以及形成电阻器的导电轨，导电轨具有在绝缘沟槽的面上延伸的两个端部。
根据一个或多个实施例，其中导电轨由掺杂的多晶硅制成。
根据一个或多个实施例，其中掺杂区域是单光子雪崩二极管的阳极的一部分。
根据一个或多个实施例，其中掺杂区域围绕单光子雪崩二极管的阴极。
利用本公开的实施例有利地使光电子器件具有更好的定时特性，并且使得SPAD阵列的密度更高。
附图说明
前述特征和优点以及其他特征和优点将在以下具体实施例的描述中参考附图以说明而非限制的方式给出，在附图中：
图1示出了包括SPAD的光电子器件；
图2A是包括至少SPAD的光电子器件的实施例的俯视图；
图2B是图2A的实施例的侧视图；
图3是包括至少SPAD的光电子器件的另一实施例的俯视图；
图4A是包括至少SPAD的光电子器件的实施例的俯视图；以及
图4B是图4A的实施例的侧视图。
具体实施方式
在各个附图中，相同的特征由相同的附图标记表示。特别地，在各个实施例中公共的结构和/或功能特征可以具有相同的附图标记并且可以设置相同的结构，尺寸和材料特性。
为了清楚起见，仅对可用于理解本文所述实施例的操作和元件进行了详细说明和描述。
除非另有说明，当提及连接在一起的两个元件时，这表示除了导体之外没有任何中间元件的直接连接，并且当提及耦接在一起的两个元件时，这表示这两个元件可以被连接或者它们可以经由一个或多个其它元件被耦接。
在以下公开中，除非另有说明，当提及绝对位置限定词时，例如术语“前”、“后”、“顶”、“底”、“左”、“右”等、或提及相对位置限定词时，例如术语“上”、“下”、“较高”、“较低”等，或提及取向限定词时，例如“水平”，“竖直”等，是指图中所示的取向。
除非另有说明，表述“约”，“大约”，“基本上”和“以…量级”表示在10％以内，优选在5％以内。
图1示出了光电子器件。更确切地说，图1示意性地示出了对应于SPAD像素(电路)的一部分(换言之，基于SPAD的像素)的电路10。
电路10包括单光子雪崩二极管12(SPAD)，其被配置为在检测到光子时启动雪崩。例如，电路10包括单个SPAD12。像素10还包括猝熄电路14，该猝熄电路14被配置为检测流动通过光电二极管的电流，并通过将结的偏压降低到低于击穿电压来关断该电流。然后，猝熄电路14通过重新、能够检测新光子的初始电压来对结进行再充电。
电路10包括保护二极管16。二极管16是所谓的“上拉”二极管。二极管优选地不是SPAD。二极管16耦合，优选地连接在施加电压VP的节点18与节点20之间。二极管16的阴极耦合，优选地连接到节点20，并且二极管16的阳极耦合，优选地连接到施加电压VP的节点。二极管16是禁用二极管，当SPAD二极管被晶体管22禁用时，允许SPAD12的阳极节点保持在例如等于7V的电压值。禁用电压VP具有比施加到SPAD的超过击穿电压的过量偏压大例如至少2V的值。
SPAD12耦合，优选地连接在节点20和节点24之间。SPAD的阴极24耦合，优选地连接到节点24，并且阴极12的阳极耦合，优选地连接到节点20。电路10还包括耦合，优选连接在节点24和施加电压VH的节点28之间的电阻器26。
猝熄电路14包括晶体管22和晶体管30，晶体管22和晶体管30优选地串联耦合在节点20和施加电压VL的节点32(例如接地)之间。更具体地，晶体管22通过其导电端子(例如，源极和漏极)耦合，优选地连接在节点20和节点34之间。晶体管30通过其导电端子耦合，优选地连接在节点34和施加电压VL的节点32之间。
晶体管22和30优选是N型场效应(MOS)晶体管。
电路14还包括晶体管36，晶体管36通过其导电端子耦合，优选连接在节点38和施加电源电压VDD的节点40之间。晶体管36优选是P型场效应(MOS)晶体管。电路14还包括电容元件或电容器42和44。电容器42耦合，优选地连接在节点38和节点24之间。电容器44耦合，优选连接在节点38和施加电压VL的节点32之间。电路14包括例如耦合，优选连接在节点38和输出节点48之间的反相器电路46，电路46的输入耦合，优选连接到节点38，电路46的输出耦合，优选连接到节点48。
电路10的不同元件例如位于器件的不同层级上。
图2A是包括至少SPAD的光电子器件的实施例的俯视图。图2B是图2A的实施例的侧视图。更确切地说，图2B是图2A的实施例在平面A－A中的截面图。
图2A和图2B示出了包括图1的SPAD12和图1的二极管16的级。换句话说，图2A和图2B表示在其上和其中形成SPAD12和二极管16的衬底50。衬底50是半导体衬底，例如由硅制成。优选地，图1的电路10的其它组件形成在另一层级中，这意味着在另一衬底中和衬底上。例如，猝熄电路14形成在另一衬底之中和之上。
器件包括例如多个像素或电路10。例如，器件的所有SPAD12和二极管16位于相同的层级中，这意味着位于相同的衬底中和衬底上。在图2A的示例中，表示了四个SPAD。在图2B中表示了单个SPAD。
每个SPAD12包括阴极52和阳极54。阴极52包括例如第一区域52a和第二区域52b。阳极54包括例如第一部分54a，第二部分54b和第三部分54c。
第一区域52a是n掺杂半导体区域。区域52a例如在衬底50的上表面处形成。换句话说，区域52a的上表面与衬底50的上表面共面。区域52a例如具有圆柱形形态。例如，区域52a在顶视图中具有圆形形态。换句话说，区域52a的上表面具有圆形形态。备选地，在顶视图中，区域52a具有带平滑角的矩形，优选正方形的形态。
第二区52b是n掺杂半导体区域。区域52b例如在衬底50的上表面处切除。区域52a的上表面与衬底50的上表面和区域52a的上表面共面。区域52b横向围绕区域52a。换句话说，区域52b形成包围区域52a的环。区域52a优选与区域52b接触。优选地，区域52a的侧面完全与区域52b的侧面接触，特别是与区域52b的内部侧面接触。
每个区域52a，52b优选具有基本恒定的掺杂浓度。区域52a的掺杂剂浓度例如小于区域52b中的掺杂剂浓度。区域52b的高度，换言之上表面和下表面之间的距离，称为深度，例如比区域52a的高度更高(更深)。
第一区域54a是p掺杂半导体区域。区域54a例如掩埋在衬底50中。区域54a例如具有圆柱形形状。例如，区域54a在顶视图中具有圆形形态。换句话说，区域54a的上表面具有圆形形态。备选地，在顶视图中，区域54a具有带平滑角的矩形，优选正方形的形态。区域54a例如位于区域52a之下。换句话说，区域54a的至少一部分与区域52a的一部分竖直对齐。区域54a通过衬底50的一部分与区域52a和区域52b分隔。
区域54b是p掺杂半导体区域。区域54b例如掩埋在衬底50中。区域54b优选地位于区域54a之下。换句话说，区域54a优选位于区域54b和阴极52之间。区域54b例如具有环的形态。区域54b横向围绕与区域54a竖直对准的衬底50的一部分。区域54b和区域54a优选接触。区域54b的上表面的一部分优选地与区域54a的下表面接触。
区域54c是p掺杂半导体区域。区域54c在衬底50中竖直延伸。区域54c从衬底50的上表面延伸到至少在区域54b的水平处的深度。区域54b和54c例如横向接触。区域54c的上表面例如与衬底50的上表面共面。例如，区域54c的宽度在衬底的上表面的水平处大于区域54b的水平处。例如，区域54c包括上部和下部，上部具有第一宽度，优选为基本恒定的宽度，下部具有第二宽度，优选为基本恒定的宽度。第二宽度例如小于第一宽度。区域54c在俯视图中具有环的形态。区域54c包围阴极52，区域52a和52b以及区域54a和54b。区域54c通过衬底50的一部分与区域52a和52b分隔。
每个区域54a，54b，54c优选具有基本恒定的掺杂浓度。区域54a的掺杂剂浓度例如小于区域54b中的掺杂剂浓度。区域54b的掺杂剂浓度例如小于区域54c中的掺杂剂浓度。
每个SPAD由壁56围绕。优选地，围绕不同SPAD的壁56具有相同的尺寸。
优选地，壁56在相应SPAD的整个高度上竖直延伸。优选地，壁56至少从最靠近衬底上表面的阴极52和阳极54的点竖直延伸到离衬底上表面最远的阴极52和阳极54的点。换言之，在图2A和图2B的示例中，壁56至少从阴极的上表面(对应于衬底的上表面和区域54c的上表面)到区域54c的下表面(例如对应于衬底50的下表面)在深度上竖直延伸。
每个壁56横向围绕相应的SPAD。换句话说，每个SPAD优选地通过壁56的一部分与相邻SPAD完全分隔。在图2A和图2B的示例中，每个SPAD由与所述SPAD相关联的壁56围绕，并且与围绕其他SPAD的壁56不同。因此，两个相邻的SPAD被两个不同壁的部分分隔。在图2A和图2B的示例中，围绕不同SPAD的不同壁不接触。换句话说，围绕不同SPAD的不同壁通过衬底50的部分彼此分隔。
在顶视图中，换言之，在衬底的上表面的平面中，每个壁56具有八边形形态。换句话说，壁56的内部侧面，即壁56最靠近SPAD的侧面，具有八边形的形态。类似地，壁56的外部侧面，即壁56的离SPAD最远的侧面，具有八边形的形态。因此，壁56形成包围SPAD的八边形外形。SPAD区域，换言之，其中形成SPAD的衬底50的区域，由壁56界定。所述部分因此具有八边形轮廓。
更精确地，在与包括壁56的衬底50的上表面平行的任何平面中，即在与包括壁56的图2A的平面平行的任何平面中，每个壁56包括形成八边形的八个部分56－1、56－2、56－3、56－4、56－5、56－6、56－7、56－8。部分56－1与部分56－8和56－2接触。部分56－2与部分56－1和56－3接触。部分56－3与部分56－2和56－4接触。部分56－4与部分56－3和56－5接触。部分56－5与部分56－4和56－6接触。部分56－6与部分56－5和56－7接触。部分56－7与部分56－6和56－8接触。部分56－8与部分56－7和56－1接触。接触的两个部分意味着两个部分的面为两个部分所共有。
壁56的每个部分优选地在平行于包括壁56的衬底50的上表面的任何平面中具有矩形或梯形形态。优选地，所述部分是平行六面体。
部分56－1、56－2、56－3、56－4例如分别平行于部分56－5、56－6、56－7、56－8。换言之，部分56－1、56－2、56－3、56－4分别例如在与部分56－5、56－6、56－7、56－8延伸的方向平行的方向上延伸。换句话说，在平行于包括壁56的衬底50的上表面的任何平面中，对应于部分56－1、56－2、56－3、56－4的最高尺寸的方向例如分别平行于对应于部分56－5、56－6、56－7、56－8的最高尺寸的方向。此外，部分56－1、56－2、56－3、56－4、56－5、56－6、56－7、56－8例如分别与部分56－3、56－4、56－5、56－6、56－7、56－8、56－1、56－2正交。
彼此平行的壁56的部分优选地具有相同的尺寸。换句话说，部分56－1和56－5、部分56－2和56－6、部分56－3和56－7，部分56－4和56－8优选具有相同的尺寸。优选地，彼此正交的壁56的部分具有相同的尺寸。换句话说，部分56－1、56－3、56－5、56－7具有相同的尺寸，而部分56－2、56－4、56－6、56－8具有相同的尺寸。
在图2A的示例中，相应的部分彼此平行。换句话说，壁56的部分56－1、56－2、56－3、56－4、56－5、56－6、56－7、56－8分别平行于其它壁56的部分56－1、56－2、56－3、56－4、56－5、56－6、56－7、56－8。SPAD和围绕SPAD的壁56例如设置成阵列，从而形成SPAD的行和列。例如，壁56的部分56－1和56－5分别与相同列的壁56的部分56－1和56－5对齐。类似地，壁56的部分56－3和56－7例如分别与相同行的壁56的部分56－3和56－7对齐。类似地，壁56的部分56－2、56－4、56－6和56－8例如分别与壁56的部分56－2、56－4、56－6和56－8对齐，所述壁56的部分56－2、56－4、56－6和56－8在阵列中相对于壁56对角地定位。
衬底50包括例如二极管阵列16。二极管优选地由衬底中的n掺杂区域和p掺杂区域形成。每行SPAD通过一行二极管16与相邻的SPAD行分隔。每列SPAD通过一列二极管16与相邻的SPAD列分隔。因此，每个二极管16被四个SPAD围绕。
优选地，每个二极管16位于距所述四个SPAD中的每一个相等的距离处。每个二极管16例如位于由四个SPAD形成的正方形的中心。每个二极管16位于由所述四个SPAD中的每一个的一部分界定的衬底50的一部分中。更精确地，所述部分由围绕第一SPAD的壁56的部分56－2，围绕位于与第一SPAD相同的行中的第二SPAD的壁56的部分56－4，围绕位于与第二SPAD相同的列中的第三SPAD的壁56的部分56－6，以及围绕位于与第一SPAD相同的列中并且与第三SPAD相同的行中的第四SPAD的壁56的部分56－8界定。第一，第二，第三和第四SPAD是最接近二极管的SPAD。
每个二极管16例如由壁58围绕。壁58将二极管16与SPAD12分隔。壁58将二极管16与相邻SPAD12的壁56分隔。因此，每个二极管16通过壁56的一部分和壁58的一部分与每个相邻SPAD分隔。在图2A的示例中，壁56与壁58不同。换句话说，壁56和58不接触。每个壁58通过衬底50的部分与壁56分隔。
优选地，壁56是电和光绝缘的。壁56例如是背面深沟槽绝缘(BDTI)类型的。壁56包括例如由电绝缘材料制成的护套和例如由金属制成的光学绝缘材料的芯模。光学绝缘材料是指对SPAD的工作波长，例如可见光范围的所有波长和/或近红外范围的所有波长至少部分不透明，优选完全不透明的材料。壁58是电绝缘的。壁58例如是深沟槽绝缘(DTI)型的。壁58例如由氧化物制成，例如由氧化硅制成。备选地，壁58也可以是背面深沟槽绝缘(BDTI)类型。
图3是包括至少SPAD12的光电子器件的另一实施例的俯视图。
图3的器件包括图2A和图2B的元件，将不再描述。特别地，图3的器件包括SPAD12，壁56，二极管16，衬底50。
图3的器件与图2A和图2B的器件的不同之处在于壁56具有公共的部分。换句话说，不同的壁56由公共和唯一的壁代替。更准确地说，围绕SPAD的壁56的部分56－3与围绕相同列的另一SPAD的壁56的部分56－7是公共的。类似地，围绕SPAD的壁56的部分56－1与围绕相同行的另一SPAD的壁56的部分56－5相同。
公共壁分隔衬底50的不同部分。公共壁分隔了部分60和部分62的阵列，在部分60中形成SPAD12，优选地形成单个SPAD12，在部分62中形成二极管16，优选地形成单个二极管16。部分60对应于图2A中由壁56包围的衬底50的部分。因此，在平行于衬底上表面的平面中，部分60具有八边形的形态。换句话说，每个部分60的边缘，即与壁接触的侧面，在顶视图中形成八边形。
部分62位于图2A中二极管16的位置。在图3的示例中，没有壁58。每个二极管通过壁56的单个部分和衬底50的部分与相邻SPAD分隔。备选地，壁58可以存在于每个二极管和壁56的最近部分之间。
上述实施例的优点在于，在对应于每个SPAD的衬底部分中吸收的光子更快地到达SPAD的掺杂区域。实际上，在位于衬底的正方形或矩形部分中的SPAD中，在正方形或矩形的拐角中吸收的光子具有到掺杂区域的最长距离并且导致长的抖动尾迹。因此，所描述的实施例具有更好的定时特性。
上述实施例的另一个优点是二极管16可以位于角被去除的部分，这允许SPAD阵列的密度更高。
图4A是包括SPAD的光电子器件的实施例的俯视图。图4B是图4A的实施例沿线A－A的侧视截面图。
图4A和图4B的器件包括图2A和图2B的元件，它们将不再被描述。特别地，图3的器件包括SPAD12，壁56，二极管16，衬底50。
图4A和图4B的器件与图2A和图2B的器件的不同之处在于，绝缘沟槽64形成在每个SPAD的阳极中，例如在每个SPAD的区域54c中。换句话说，沟槽64位于p掺杂区域中。沟槽64优选为浅沟槽隔离(STI)型。沟槽64例如具有环的形态。沟槽64围绕例如阴极。换句话说，沟槽64形成包围区域52a和52b的环。
沟槽64优选地向上切口(crops up)到衬底50的上表面。换句话说，沟槽64的上表面与衬底50的上表面共面。例如，沟槽64的高度低于(低于)区域54c的上部的高度。因此，沟槽的侧面和下表面被区域54c覆盖。
导电轨66位于每个SPAD12的沟槽64上。导电轨66构成图1的电阻器26。导电轨66由允许形成电阻的材料制成。导电轨66例如由多晶硅制成，例如由掺杂的多晶硅制成。
导电轨66位于沟槽64的上表面上。轨66通过绝缘沟槽64与SPAD的掺杂区域分隔，特别是与区域54c分隔。轨66具有例如开口环的形态。换句话说，轨66形成包括开口的环。轨因此包括对应于电阻器26的端子的两个末端或端部。轨66的尺寸，特别是轨66的长度，以及开口的尺寸例如被确定为电阻器26的所需电阻的函数。
虽然图4A和图4B的实施例包括具有对应于图2A和图2B的实施例的八边形形态的壁56，但是沟槽64和导电轨66可以在不同的SPAD上实现。例如，沟槽64和导电轨66可以在结合图2A至图3描述的任何实施例中实现。更一般地，沟槽64和导电轨66可以以独立于围绕SPAD的壁的形态的任何SPAD来实现。例如，沟槽64和导电轨66可以在SPAD上实现，该SPAD由具有正方形或矩形形态而不是八边形形态的壁围绕。
作为变型，阴极52的至少一些区域可以被掩埋在衬底50中。例如，区域52a和52b可以掩埋在衬底50中。
制造图4A和4B的器件的方法例如包括：在衬底50中形成浅沟槽隔离，例如沟槽64；在所述衬底中形成所述深沟槽隔离和所述背侧深沟槽隔离；掺杂衬底以形成SPAD的掺杂区域，即区域52a，52b，54a，54b，54c；形成在沟槽64上的轨66的多晶硅；以及掺杂多晶硅。
所描述的实施例的优点在沟槽64和SPAD的另一掺杂区域之间存在p掺杂区域确保暗(dark)计数率不受轨66的存在的影响。
所描述的实施例的另一优点在于，例如在SPAD上而不是在SPAD之间形成电阻器26允许增加衬底中SPAD的密度。
一个实施例提供了一种器件，其包括在衬底的一部分中的单光子雪崩二极管，该部分具有八边形轮廓。
根据一个实施例，单光子雪崩二极管被包围该部分形成八边形外形的第一壁包围。
根据一个实施例，第一壁包括由电绝缘材料制成的护套和由光学绝缘材料制成的芯。
根据实施例，所述部分包括绝缘沟槽，所述沟槽的面与所述部分的面共面，具有两个末端的导电轨在所述沟槽的所述面上延伸。
根据实施例，沟槽位于单光子雪崩二极管的阳极中。
根据一个实施例，该器件包括单光子雪崩二极管阵列。
根据一个实施例，每个单光子雪崩二极管被第一壁包围，第一壁是不同的(distinct)。
根据一个实施例，单光子雪崩二极管被分隔所述部分的公共壁包围。
根据实施例，该器件包括二极管阵列，单光子雪崩二极管阵列的行通过二极管阵列的行彼此分隔，单光子雪崩二极管阵列的列通过二极管阵列的列彼此分隔。
根据一个实施例，二极管与四个单光子雪崩二极管的距离基本相等。
根据一个实施例，每个二极管由位于二极管和最近的第一壁之间的第二壁围绕。
另一个实施例提供了一种包括单光子雪崩二极管和电阻器的器件，所述电阻器置于位于所述单光子雪崩二极管的阳极中的绝缘沟槽上。
根据一个实施例，单光子雪崩二极管被制造在衬底的一部分中。
根据一个实施例，该部分由绝缘壁围绕。
根据一个实施例，单光子雪崩二极管的阳极包括具有与该部分的上表面共面的上表面的区域。
根据一个实施例，所述沟槽在所述区域中。
根据一个实施例，该区域和该沟槽具有环的形态。
根据实施例，所述区域和沟槽围绕单光子雪崩二极管的阴极。
根据实施例，电阻器由位于沟槽上的导电轨制成。
根据一个实施例，导电轨由多晶硅制成。
根据一个实施例，该部分具有八边形轮廓。
另一个实施例提供了一种制造器件的方法，该方法包括：a)在衬底中形成绝缘沟槽；b)掺杂所述衬底以形成单光子雪崩二极管，所述绝缘沟槽位于所述单光子雪崩二极管的阳极中；以及c)在所述绝缘沟槽上形成电阻器。
根据实施例，该方法包括在步骤a)和b)之间形成围绕单光子雪崩二极管的绝缘壁。
已经描述了各种实施例和变型。本领域技术人员将理解，这些实施例的某些特征可以组合，并且本领域技术人员将容易想到其它变型。
最后，基于上文提供的功能描述，本文描述的实施例和变型的实际实现在本领域技术人员的能力内。

Claims (20)

1.一种光电子器件，其特征在于，包括：
单光子雪崩二极管阵列；
其中每个单光子雪崩二极管在衬底的一部分中；
其中每个部分具有由第一壁界定的八边形轮廓，所述第一壁形成围绕该部分的八边形外形；
其中所述第一壁包括：
彼此平行延伸的两个第一部分；
彼此平行延伸的两个第二部分；
彼此平行延伸的两个第三部分；以及
彼此平行延伸的两个第四部分；
其中所述单光子雪崩二极管阵列的相同行中的相邻单光子雪崩二极管的所述第一壁共享第一公共部分；以及
其中所述单光子雪崩二极管阵列的相同列中的相邻单光子雪崩二极管的所述第一壁共享公共的第三部分。
2.根据权利要求1所述的光电子器件，其特征在于，还包括二极管阵列，其中所述二极管阵列中的每个二极管由所述单光子雪崩二极管阵列的两行和两列中的四个相邻单光子雪崩二极管的所述第一壁的所述第二部分和所述第四部分界定。
3.根据权利要求2所述的光电子器件，其特征在于，所述二极管阵列中的每个二极管由位于所述二极管和所述四个相邻单光子雪崩二极管的所述第一壁的所述第二部分和所述第四部分之间的第二壁围绕。
4.根据权利要求1所述的光电子器件，其特征在于，还包括二极管阵列，其中所述二极管阵列中的每个二极管位于所述单光子雪崩二极管阵列的行和列的相邻对之间。
5.根据权利要求1所述的光电子器件，其特征在于，所述第一壁包括由电绝缘材料制成的护套和由光学绝缘材料制成的芯。
6.根据权利要求1所述的光电子器件，其特征在于，每个单光子雪崩二极管包括：
在所述衬底的所述部分的上表面处的掺杂区域；
在所述掺杂区域中的绝缘沟槽，所述绝缘沟槽具有与所述部分的所述上表面共面的面；以及
形成电阻器的导电轨，所述导电轨具有在所述绝缘沟槽的所述面上延伸的两个端部。
7.根据权利要求6所述的光电子器件，其特征在于，所述导电轨由掺杂的多晶硅制成。
8.根据权利要求6所述的光电子器件，其特征在于，所述掺杂区域是所述单光子雪崩二极管的阳极的一部分。
9.根据权利要求8所述的光电子器件，其特征在于，所述掺杂区域围绕所述单光子雪崩二极管的阴极。
10.一种光电子器件，其特征在于，包括：
单光子雪崩二极管阵列；
其中每个单光子雪崩二极管在衬底的一部分中；
其中每个部分具有由第一壁界定的八边形轮廓，所述第一壁形成围绕该部分的八边形外形；
其中所述第一壁包括：
彼此平行延伸的两个第一部分；
彼此平行延伸的两个第二部分；
彼此平行延伸的两个第三部分；以及
彼此平行延伸的两个第四部分；以及
二极管阵列，其中所述二极管阵列中的每个二极管位于所述单光子雪崩二极管阵列的两行和两列中的四个相邻单光子雪崩二极管的所述第一壁的所述第二部分和所述第四部分之间。
11.根据权利要求10所述的光电子器件，其特征在于，用于所述单光子雪崩二极管阵列中的所述单光子雪崩二极管的所述第一壁彼此分隔。
12.根据权利要求10所述的光电子器件，其特征在于，所述第一壁包括由电绝缘材料制成的护套和由光学绝缘材料制成的芯。
13.根据权利要求11所述的光电子器件，其特征在于，每个单光子雪崩二极管包括：
在所述衬底的所述部分的上表面处的掺杂区域；
在所述掺杂区域中的绝缘沟槽，所述绝缘沟槽具有与所述部分的所述上表面共面的面；以及
形成电阻器的导电轨，所述导电轨具有在所述绝缘沟槽的所述面上延伸的两个端部。
14.根据权利要求13所述的光电子器件，其特征在于，所述导电轨由掺杂的多晶硅制成。
15.根据权利要求13所述的光电子器件，其特征在于，所述掺杂区域是所述单光子雪崩二极管的阳极的一部分。
16.根据权利要求15所述的光电子器件，其特征在于，所述掺杂区域围绕所述单光子雪崩二极管的阴极。
17.一种光电子器件，其特征在于，包括：
单光子雪崩二极管阵列；
其中每个单光子雪崩二极管在衬底的一部分上；
其中每个部分具有由第一壁界定的轮廓，所述第一壁形成围绕该部分的外形；
其中每个单光子雪崩二极管包括：
在所述衬底的所述部分的上表面处的掺杂区域；
在所述掺杂区域中的绝缘沟槽，所述绝缘沟槽具有与所述部分的所述上表面共面的面；以及
形成电阻器的导电轨，所述导电轨具有在所述绝缘沟槽的所述面上延伸的两个端部。
18.根据权利要求17所述的光电子器件，其特征在于，所述导电轨由掺杂的多晶硅制成。
19.根据权利要求17所述的光电子器件，其特征在于，所述掺杂区域是所述单光子雪崩二极管的阳极的一部分。
20.根据权利要求19所述的光电子器件，其特征在于，所述掺杂区域围绕所述单光子雪崩二极管的阴极。
CN202321814045.3U 2022-07-11 2023-07-11 光电子器件 Active CN221150019U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP22306042.7A EP4307396A1 (en) 2022-07-11 2022-07-11 Single photon avalanche diode
EP22306042.7 2022-07-11
US18/220,069 2023-07-10
US18/220,069 US20240014341A1 (en) 2022-07-11 2023-07-10 Single photon avalanche diode

Publications (1)

Publication Number Publication Date
CN221150019U true CN221150019U (zh) 2024-06-14

Family

ID=82786437

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310846647.5A Pending CN117393572A (zh) 2022-07-11 2023-07-11 单光子雪崩二极管
CN202321814045.3U Active CN221150019U (zh) 2022-07-11 2023-07-11 光电子器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310846647.5A Pending CN117393572A (zh) 2022-07-11 2023-07-11 单光子雪崩二极管

Country Status (3)

Country Link
US (1) US20240014341A1 (zh)
EP (1) EP4307396A1 (zh)
CN (2) CN117393572A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020209009A1 (zh) * 2019-04-08 2020-10-15
EP3748698A1 (en) * 2019-06-03 2020-12-09 Ams Ag Semiconductor body, avalanche photodiode and method for fabricating a semiconductor body
JP7328868B2 (ja) * 2019-10-30 2023-08-17 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
US11349042B2 (en) * 2019-12-18 2022-05-31 Stmicroelectronics (Research & Development) Limited Anode sensing circuit for single photon avalanche diodes
JP2022049838A (ja) * 2020-09-17 2022-03-30 株式会社東芝 光検出器及び距離測定装置

Also Published As

Publication number Publication date
US20240014341A1 (en) 2024-01-11
EP4307396A1 (en) 2024-01-17
CN117393572A (zh) 2024-01-12

Similar Documents

Publication Publication Date Title
US11329185B2 (en) Avalanche diode along with vertical PN junction and method for manufacturing the same field
KR101753468B1 (ko) 영상 센서용 보호링
EP1839343B1 (en) Semiconductor photodiode and method of making
US8193479B2 (en) Very small image sensor
US20200185560A1 (en) Spad-type photodiode
US20230178677A1 (en) Single-photon avalanche photodiode
EP3477710A1 (en) Avalanche photodiode and method of manufacturing the avalanche photodiode
US20230343799A1 (en) Image sensor comprising a plurality of spad photodiodes
US7928533B2 (en) Nano-multiplication region avalanche photodiodes and arrays
CN113380912A (zh) 一种高性能单光子像素spad结构
CN221150019U (zh) 光电子器件
CN220774373U (zh) 半导体器件
CN116207179A (zh) 一种垂直型单光子雪崩二极管器件及其制备方法
CN114843353A (zh) 光栅-结型复合雪崩单光子检测器及其制作方法
US5598023A (en) Photoelectric converting apparatus
Kostov et al. High-speed PNP PIN phototransistors in a 0.18 μm CMOS process
US20240204127A1 (en) Avalanche photodiode
WO2022170570A1 (en) Dual charge-focusing single photon avalanche diode (spad) image sensor
CN211980628U (zh) 半导体装置和光电探测系统
JP7199013B2 (ja) 光検出器
US20230215964A1 (en) Single-photon detection pixel and single-photon detection pixel array including the same
Zimmermann et al. Silicon technologies and integrated photodetectors
KR20230021300A (ko) 후면조사 이미지센서에서의 spad 픽셀 구조
CN114551631A (zh) 一种背照式硅基单光子雪崩二极管结构及光电探测器
CN116845121A (zh) 光电转换器件、装置及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant