CN220798942U - 存储器 - Google Patents

Abstract

本实用新型公开一种存储器，该存储器包括基板、多个存储芯片和转接板，所述基板上设有多个用于电连接的引脚；多个所述存储芯片堆叠设置在所述基板上；所述转接板设置在所述基板上，分别与所述引脚和至少一个所述存储芯片电连接。本实用新型所提出的技术方案中，存储芯片可以直接连接在基板上，当情况受限时，存储芯片无法直接连接到基板时，可以通过转接件连接到基板上，从而避免因存储芯片在基板上位置固定，而导致部分方案在应用上受限。

Description

存储器

技术领域

本实用新型涉及存储器技术领域，特别涉及一种存储器。

背景技术

存储器是现代信息技术中用于保存信息的记忆设备，按其功能可分为随机存取存储器和只读存储器；存储器的特点在于体积小、存储速度快、存储密度高、与逻辑电路接口容易。

存储器包括基板和存储芯片，基板在周侧会设有引脚，存储芯片通过引脚可以和基板电连接，存储芯片作为信息存储单位，一般是由半导体材料组成的，其中多个存储芯片会以堆叠的方式安装在基板上，然后把存储芯片塑封后引出接口。

存储器的尺寸受限于存储芯片大小，存储芯片在制作的时候，其本身的大小和信息存储量在出厂时就已经确定了，所以当多个存储芯片进行堆叠时，会根据存储芯片的大小来设置基板的大小，因此可以说存储芯片的大小限制了存储板的大小；而具体的情况就是，存储芯片在确定形状大小的情况下，存储芯片和基板引脚的位置关系只能一一对应，无法随意更改位置；因此被生产出来的存储芯片制作成存储器后，其设置方式单一，且导致部分方案在应用上受限。

实用新型内容

本实用新型的主要目的是提出一种存储器，旨在解决现有存储器中的存储芯片设置方式单一导致部分方案在应用上受限的问题。

为实现上述目的，本实用新型提出一种存储器，该存储器包括：

基板，所述基板上设有多个用于电连接的引脚；

多个存储芯片，多个所述存储芯片堆叠设置在所述基板上；

转接板，设置在所述基板上，分别与所述引脚和至少一个所述存储芯片电连接。

在一些实施例中，多个所述引脚分别设置在所述基板的周侧，多个所述存储芯片设置在所述基板的中部，所述转接板与其中至少一个所述存储芯片堆叠设置。

在一些实施例中，所述存储芯片包括三个，三个所述存储芯片分别为第一存储芯片、第二存储芯片和第三存储芯片，所述第一存储芯片、第二存储芯片和第三存储芯片的表面积依次减小。

在一些实施例中，所述转接板设置在所述第二存储芯片上，所述转接板的一侧与所述第三存储芯片连接，另一侧与所述引脚连接。

在一些实施例中，所述转接板包括两个，两个所述转接板分别为第一转接板和第二转接板，所述第一转接板和第二转接板设置在所述第二存储芯片上，所述第一转接板的一侧与所述引脚连接，另一侧与所述第二转接板的一侧连接，所述第二转接板分别与所述第二存储芯片和第三存储芯片连接。

在一些实施例中，所述转接板与所述第二存储芯片设置在所述第一存储芯片上，所述转接板与所述第二存储芯片连接，所述存储器还包括电薄膜，所述电薄膜设置在所述第三存储芯片，所述第三存储芯片通过所述电薄膜与所述转接板和第二存储芯片连接。

在一些实施例中，所述转接板包括两个，两个所述转接板分别为第三转接板和第四转接板，所述第三转接板与所述第二存储芯片设置在所述第一存储芯片上，所述第四转接板安装在所述第二存储芯片和第三转接板上，所述第三转接板一侧与所述第二存储芯片连接，另一侧与所述第四转接板连接，所述第四转接板一侧与所述第三存储芯片连接，另一侧与所述引脚连接。

在一些实施例中，所述转接板设置在所述存储芯片靠近所述引脚的一侧。在一些实施例中，所述存储器还包括键合线，所述键合线用于将所述存储芯片、所述转接板和所述基板连接。

在一些实施例中，所述转接板设有多个，所述转接板和所述存储芯片的表面积均小于所述基板的表面积。

本实用新型所提出的技术方案中，存储芯片可以直接连接在基板上，当情况受限时，存储芯片无法直接连接到基板时，可以通过转接件连接到基板上，从而避免因为存储芯片在基板上位置固定，而导致部分方案在应用上受限。

附图说明

图1为本实用新型存储器一实施例的结构示意图；

图2为本实用新型存储器另一实施例的结构示意图；

图3为本实用新型存储器又一实施例的结构示意图；

图4为本实用新型存储器再一实施例的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的方案进行清楚完整的描述，显然，所描述的实施例仅是本实用新型中的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

还需要说明的是，当元件被称为“固定于”或“设置于”另一个元件上时，它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“电连接”另一个元件，它可以是直接电连接另一个元件或者可能同时存在居中元件。

另外，在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

本实用新型提出一种存储器，参照图1至图4，该包括：

基板1，基板1上设有多个用于电连接的引脚11；

多个存储芯片2，多个存储芯片2堆叠设置在基板1上；

转接板3，设置在基板1上，分别与引脚11和至少一个存储芯片2电连接。

在本实施例中，多个存储芯片2堆叠设置在基板1上，转接板3设置在基板1上，任一转接板3与存储芯片2或引脚11连接，常规设置的存储器未设置转接板3，在存储器内的存储芯片2会堆叠设置，所堆叠的存储芯片2的表面积无法随意更改，其原因在于远离基板1的存储芯片2的表面积过小，将导致无法与引脚11连接。

转接板3仅设有一个，设置在存储芯片2或基板1上，转接板3一端与存储芯片2连接，另一端与引脚11连接。

转接板3设有多个，均设置在同一存储芯片2上，其一转接板3的一端与存储芯片2连接另一端与另一转接板3连接，另一转接板3与引脚11连接。

转接板3设有多个，分别设置在不同存储芯片2上，不同层的转接板3分别与不同层或相同层的存储芯片2连接，至少一个转接板3与引脚11连接。

转接板3设有多个，分别设置在基板1和存储芯片2上，布置方式包括上述所有情况。

为了使得存储器利用率更高，本方案包括转接板3设置在基板1上这一方案，除特殊情况外不采取该方案。

在一些实施例中，参照图1至图4，多个引脚11分别设置在基板1的周侧，多个存储芯片2设置在基板1的中部，转接板3与其中至少一个存储芯片2堆叠设置。

在本实施例中，引脚11设置在基板1的周侧，其目的在于，便于存储芯片2与基板1进行连接，同时，也便于在塑封时接引到外部接头处，与其它器件连接。转接板3与堆叠的存储芯片2设置在同一层，例如存储芯片2有三层，转接板3可以和第二层存储芯片2一同设置在第一层存储芯片2上，可以和第三层存储芯片2一同设置在第二层存储芯片2上。

在一些实施例中，参照图1至图4，存储芯片2包括三个，三个存储芯片2分别为第一存储芯片221、第二存储芯片222和第三存储芯片223，第一存储芯片221、第二存储芯片222和第三存储芯片223的表面积依次减小。

在本实施例中，存储芯片2设有多个，至少两个以上，因为若存储芯片2小于两个，设计存储器中存储芯片2的布置方式只有一种，所以无需利用转接板3。而本方案中，以三个存储芯片2作为示例，但是不限于三个，具体存储芯片2的数量取决于实际应用场景，其中第一存储芯片221、第二存储芯片222和第三存储芯片223的表面积依次减小然后堆叠设置，为使得存储器布置更合理化，表面积最大的存储芯片2与基板1直接连接。

在一些实施例中，参照图1，转接板3设置在第二存储芯片222上，转接板3的一侧与第三存储芯片223连接，另一侧与引脚11连接。

在本实施例中，转接板3与第三存储芯片223设置在第二存储芯片222上，转接板3与一侧第三存储芯片223连接，另一侧与引脚11连接。转接板3具体的设置位置与引脚11的设置位置和使用位置有关。

在一些实施例中，参照图2，转接板3包括两个，两个转接板3分别为第一转接板331和第二转接板332，第一转接板331和第二转接板332设置在第二存储芯片222上，第一转接板331的一侧与引脚11连接，另一侧与第二转接板332的一侧连接，第二转接板332分别与第二存储芯片222和第三存储芯片223连接。

在本实施例中，第一转接板331和第二转接板332均设置在第二存储芯片222上，与第三存储芯片223处于同一层，第一转接板331分别与第二转接板332和引脚11连接，第二转接板332与第三转接板333连接。因为第一存储芯片221和第二存储芯片222占用了部分引脚11，为了使得第三存储芯片223能与引脚11连接，第一转接板331设置的作用为调整第二转接板332位置，使得第三存储芯片223可以通过第二转接板332连接到引脚11。

在一些实施例中，参照图3，转接板3与第二存储芯片2设置在第一存储芯片221上，转接板3与第二存储芯片222连接，存储器还包括电薄膜231，电薄膜设置在第三存储芯片223，第三存储芯片223通过电薄膜与转接板3和第二存储芯片222连接。

在本实施例中，转接板3与第二存储芯片222与第二存储芯片222设置在第一存储芯片221上，这样设置需要引用FOW技术，电薄膜231在FOW技术下设置在第三存储芯片223靠近转接板3和第二存储芯片222的一面，通过FOW技术将第三存储芯片223和转接板3与第二存储芯片222贴合，转接板3一端与第二存储芯片222连接，另一端与引脚11连接。

在一些实施例中，参照图4，转接板3包括两个，两个转接板3分别为第三转接板333和第四转接板334，第三转接板333与第二存储芯片2设置在第一存储芯片221上，第四转接板334安装在第二存储芯片222和第三转接板333上，第三转接板333一侧与第二存储芯片222连接，另一侧与第四转接板334连接，第四转接板334一侧与第三存储芯片223连接，另一侧与引脚11连接。

在本实施例中，第三转接板333与第二存储芯片222设置在第一存储芯片221上，第四转接板334设置在第三转接板333和第二存储芯片222上，第三存储芯片223设置在第二存储芯片222上，第三转接板333一侧和第二存储芯片222连接，另一侧与第四转接板334连接；第四转接板334一侧与第三存储芯片223连接，另一侧与引脚11连接，第一存储芯片221直接与引脚11连接。其中，第二存储芯片222通过第三转接板333与第四转接板334连接，相当于第四转接板334同时与第二存储芯片222和第三存储芯片223连接，然后第四转接板334再连接至引脚11。

在一些实施例中，参照图1至图4，转接板3设置在存储芯片2靠近引脚11的一侧。

在本实施例中，转接板3设置在存储芯片2靠近引脚11的一侧，使得转接板3和引脚11的连接距离更近。

在一些实施例中，参照图1至图4，存储器还包括键合线4，键合线4用于将存储芯片2、转接板3和基板1连接。

在本实施例中，存储芯片2、转接板3和基板1都是通过键合线4连接的。

在一些实施例中，参照图1至图4，转接板3设有多个，转接板3和存储芯片2的表面积均小于基板1的表面积。

在本实施例中，转接板3设有多个，且任一转接板3的表面积不大于基板1的表面积，任一存储芯片2的表面积不大于基板1的表面积。

以上所述的仅为本实用新型的部分或优选实施例，无论是文字还是附图都不能因此限制本实用新型保护的范围，凡是在与本实用新型一个整体的构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型保护的范围内。

Claims (10)

1.一种存储器，其特征在于，包括：

基板，所述基板上设有多个用于电连接的引脚；

多个存储芯片，多个所述存储芯片堆叠设置在所述基板上；

转接板，设置在所述基板上，分别与所述引脚和至少一个所述存储芯片电连接。

2.根据权利要求1所述的存储器，其特征在于，多个所述引脚分别设置在所述基板的周侧，多个所述存储芯片设置在所述基板的中部，所述转接板与其中至少一个所述存储芯片堆叠设置。

3.根据权利要求2所述的存储器，其特征在于，所述存储芯片包括三个，三个所述存储芯片分别为第一存储芯片、第二存储芯片和第三存储芯片，所述第一存储芯片、第二存储芯片和第三存储芯片的表面积依次减小。

4.根据权利要求3所述的存储器，其特征在于，所述转接板设置在所述第二存储芯片上，所述转接板的一侧与所述第三存储芯片连接，另一侧与所述引脚连接。

5.根据权利要求3所述的存储器，其特征在于，所述转接板包括两个，两个所述转接板分别为第一转接板和第二转接板，所述第一转接板和第二转接板设置在所述第二存储芯片上，所述第一转接板的一侧与所述引脚连接，另一侧与所述第二转接板的一侧连接，所述第二转接板分别与所述第二存储芯片和第三存储芯片连接。

6.根据权利要求3所述的存储器，其特征在于，所述转接板与所述第二存储芯片设置在所述第一存储芯片上，所述转接板与所述第二存储芯片连接，所述存储器还包括电薄膜，所述电薄膜设置在所述第三存储芯片，所述第三存储芯片通过所述电薄膜与所述转接板和第二存储芯片连接。

7.根据权利要求3所述的存储器，其特征在于，所述转接板包括两个，两个所述转接板分别为第三转接板和第四转接板，所述第三转接板与所述第二存储芯片设置在所述第一存储芯片上，所述第四转接板安装在所述第二存储芯片和第三转接板上，所述第三转接板一侧与所述第二存储芯片连接，另一侧与所述第四转接板连接，所述第四转接板一侧与所述第三存储芯片连接，另一侧与所述引脚连接。

8.根据权利要求2所述的存储器，其特征在于，所述转接板设置在所述存储芯片靠近所述引脚的一侧。

9.根据权利要求8所述的存储器，其特征在于，所述存储器还包括键合线，所述键合线用于将所述存储芯片、所述转接板和所述基板连接。

10.根据权利要求1所述的存储器，其特征在于，所述转接板设有多个，所述转接板和所述存储芯片的表面积均小于所述基板的表面积。