CN220543907U - 闪存芯片封装结构及存储器 - Google Patents

Abstract

本实用新型公开一种闪存芯片封装结构及存储器，闪存芯片封装结构包括：支架；Flash芯片，设于支架上，Flash芯片上设有第一引脚组；主控芯片，设于Flash芯片上，主控芯片上设有第二引脚组，第一引脚组位于Flash芯片的一侧，第二引脚组位于主控芯片朝向第一引脚组的一侧，第二引脚组中的多个第二引脚与第一引脚组中的多个第一引脚依序打线连接；外壳，对支架、Flash芯片、主控芯片以及引脚打线进行封装。本闪存芯片封装结构中，线接引脚设置布局合理，走线整齐有序，不易交叉发生干涉，可保证信号正常传输，提高芯片性能的稳定性，并且打线线程短，打线简易，方便制造生产。

Description

闪存芯片封装结构及存储器

技术领域

本实用新型涉及芯片封装技术领域，特别涉及一种闪存芯片封装结构及存储器。

背景技术

随着光电、微电制造工艺技术的飞速发展，电子产品始终在朝着更小、更轻、更便宜的方向发展，芯片元件的封装形式也不断得到改进。

目前，现有的闪存芯片封装结构，其内部芯片器件之间的线接引脚设置布局如果不合理，例如，Flash芯片上的线接引脚位于其一侧边缘，而主控芯片上用于与Flash芯片打线的线接引脚四侧分布等，走线容易交叉发生干涉，不仅影响信号正常传输，导致芯片性能不稳定，而且制造生产也存在不便。

实用新型内容

本实用新型的主要目的是提出一种闪存芯片封装结构，旨在解决背景技术中所指出的技术问题。

为实现上述目的，本实用新型提出一种闪存芯片封装结构，该闪存芯片封装结构包括：

支架；

Flash芯片，设于所述支架上，所述Flash芯片上设有第一引脚组；

主控芯片，设于所述Flash芯片上，所述主控芯片上设有第二引脚组，所述第一引脚组位于所述Flash芯片的一侧，所述第二引脚组位于所述主控芯片朝向所述第一引脚组的一侧，所述第二引脚组中的多个第二引脚与所述第一引脚组中的多个第一引脚依序打线连接；

外壳，对所述支架、Flash芯片、主控芯片以及引脚打线进行封装。

在一些实施例中，所述闪存芯片封装结构还包括：

外接引脚组，所述外接引脚组中的外接引脚位于所述Flash芯片的周侧方向并与所述主控芯片打线连接，且通过所述外壳封装。

在一些实施例中，所述外接引脚组包括：

若干第一外接引脚，位于所述Flash芯片的所述第一引脚组所在一侧的方向上；

若干第二外接引脚，位于与所述Flash芯片的所述第一引脚组所在一侧相反的另一侧的方向上，且与若干所述第一外接引脚相对设置。

在一些实施例中，所述闪存芯片封装结构还包括：

信号桥接件，封装于所述外壳中，所述信号桥接件与若干所述第一外接引脚、若干所述第二外接引脚分别位于所述Flash芯片的不同侧，若干所述第一外接引脚的其中一个或若干所述第二外接引脚的其中一个和所述主控芯片分别与所述信号桥接件打线连接。

在一些实施例中，所述信号桥接件的一端往若干所述第一外接引脚所在所述Flash芯片的一侧方向延伸，另一端往若干所述第二外接引脚所在所述Flash芯片的一侧方向延伸。

在一些实施例中，所述闪存芯片封装结构还包括：

信号桥接备用件，封装于所述外壳中且与所述信号桥接件分别位于所述主控芯片的相对两侧，所述信号桥接备用件用于供若干所述第一外接引脚的其中一个或若干所述第二外接引脚的其中一个和所述主控芯片之间打线连接。

在一些实施例中，所述外接引脚组中的外接引脚包括一体成型的内接部和外接部，所述内接部位于所述外壳内且表面形成有打线区，所述外接部显露于所述外壳的外表面。

在一些实施例中，所述闪存芯片封装结构还包括：

绝缘层，封装于所述外壳中，所述绝缘层形成于所述外接引脚组中的相邻外接引脚之间。

在一些实施例中，所述支架背离所述Flash芯片的一面凸设有焊接部，所述焊接部显露于所述外壳的外表面。

本实用新型还提出一种存储器，该存储器包括主板和如前述记载的闪存芯片封装结构，所述闪存芯片封装结构设置在所述主板上。

本实用新型闪存芯片封装结构中，支架、Flash芯片以及主控芯片从下至上依次堆叠设置且通过外壳以进行包裹封装，Flash芯片的第一引脚组中的第一引脚与主控芯片的第二引脚组中的第二引脚之间打线连接，以实现信号传输、数据互通。其中，第一引脚组与第二引脚组相应处于Flash芯片和主控芯片相对应的同侧位置，且多个第一引脚与多个第二引脚依序打线连接，线接引脚设置布局合理，走线整齐有序，不易交叉发生干涉，可保证信号正常传输，提高芯片性能的稳定性，并且打线线程短，打线简易，方便制造生产。

附图说明

图1为本实用新型一实施例中闪存芯片封装结构的结构示意图；

图2为图1实施例中闪存芯片封装结构另一视角下的结构示意图；

图3为图1实施例中闪存芯片封装结构的部分结构示意图；

图4为图1实施例中外接引脚的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的方案进行清楚完整的描述，显然，所描述的实施例仅是本实用新型中的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

还需要说明的是，当元件被称为“固定于”或“设置于”另一个元件上时，它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接”另一个元件，它可以是直接连接另一个元件或者可能同时存在居中元件。

另外，在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

本实用新型提出一种闪存芯片封装结构，参照图1，该闪存芯片封装结构包括：

支架100；

Flash芯片200设于支架100上，Flash芯片200上设有第一引脚组10；

主控芯片300，设于Flash芯片200上，主控芯片300上设有第二引脚组20，第一引脚组10位于Flash芯片200的一侧，第二引脚组20位于主控芯片300朝向第一引脚组10的一侧，第二引脚组20中的多个第二引脚21与第一引脚组10中的多个第一引脚11依序打线连接；

外壳(未图示)，对支架100、Flash芯片200、主控芯片300以及引脚打线进行封装。

本实用新型闪存芯片封装结构中，支架100、Flash芯片200以及主控芯片300从下至上依次堆叠设置且通过外壳以对整体进行包裹封装，Flash芯片200的第一引脚组10中的第一引脚11与主控芯片300的第二引脚组20中的第二引脚21之间打线连接，以实现信号传输、数据互通。其中，第一引脚组10中的第一引脚11的数量为多个且多个第一引脚11的排列顺序根据打线顺序预先设置，第二引脚组20中的第二引脚21的数量为多个且多个第一引脚11的排列顺序根据打线顺序预先设置。并且，第一引脚组10中的第一引脚11的数量与第二引脚组20中的第二引脚21的数量可以相同，也可以不同。其中，可以是一个第一引脚11与一个或多个第二引脚21之间打线连接，也可以是多个第一引脚11与一个第二引脚21之间打线连接，打线可以根据实际情况而定。打线完成之后，第一引脚组10与第二引脚组20之间的走线沿引脚的排列方向依次分布。闪存芯片封装结构整体呈方形，具体可为长方形、正方形等，具有四侧，其中，外壳可采用环氧树脂材料制成，具有耐高温性能好、耐化学腐蚀性好以及机械强度高等优点，可对内部器件形成很好的保护。支架100用于安装芯片等器件，Flash芯片200位于支架100的中部位置且可通过DAF(黏结薄膜)粘接于支架100上，支架100占据封装结构的大部分区域，形成一定的外形以支撑整个封装结构。其中，支架100的架体形状可以根据实际情况设置，支架100可采用金属材料制成，比如铝合金等，以在安装Flash芯片200的同时，还可对Flash芯片200散发的热量进行传导散热。主控芯片300的外形尺寸远小于Flash芯片200的外形尺寸，主控芯片300位于Flash芯片200的中部位置且可通过DAF(黏结薄膜)粘接于Flash芯片200上。

作为可选方案，Flash芯片200上除所设第一引脚组10以外，还可设置其它引脚，其它引脚也可与第一引脚组10处于Flash芯片200相同的一侧，对于其引脚类型及功能作用不作限制。主控芯片300上除所设第二引脚组20以外，还可设置其它引脚，其它引脚可与第二引脚组20处于主控芯片300不同的各侧，对于其引脚类型及功能作用不作限制。

其中，第一引脚组10与第二引脚组20相应处于Flash芯片200和主控芯片300相对应的同侧位置，且多个第一引脚与多个第二引脚依序对应打线连接，线接引脚设置布局合理，走线整齐有序，不易交叉发生干涉，可保证信号正常传输，提高芯片性能的稳定性，并且打线线程短，打线简易，方便制造生产。

在一些实施例中，参照图1至图3，闪存芯片封装结构还包括：

外接引脚组30，外接引脚组30中的外接引脚位于Flash芯片200的周侧方向并与主控芯片300打线连接，且通过外壳封装。

本实施例中，通过外壳封装之后，多个外接引脚处于外壳的周侧边缘且显露于外壳的外表面。外接引脚内接主控芯片300，主控芯片300上具有与外接引脚进行打线连接的引脚。在实际应用时，闪存封装结构设置于主板上，其通过外接引脚与主板上的电路或其他电子器件电性连接，以实现内部器件(如主控芯片300)与外部电路/电子器件之间的通信。可选地，部分外接引脚还与Flash芯片200打线连接，Flash芯片200上具有与外接引脚进行打线连接的引脚。其中，外接引脚组30中的外接引脚的引脚类型、数量以及功能不作限制，可以根据实际情况设置。

在一些实施例中，参照图1至图3，外接引脚组30包括：

若干第一外接引脚31，位于Flash芯片200的第一引脚组10所在一侧的方向上；

若干第二外接引脚32，位于与Flash芯片200的第一引脚组10所在一侧相反的另一侧的方向上，且与若干第一外接引脚31相对设置。

本实施例中，若干第一外接引脚31和若干第二外接引脚32分列设置于Flash芯片200的两侧方向，并与主控芯片300打线连接。也即，若干第一外接引脚31和若干第二外接引脚32分别在主控芯片300的相对两侧与其打线连接，以进行打线平衡，提高打线稳定性。其中，因若干第一外接引脚31和Flash芯片200的第一引脚组10位于同侧方向，若干第一外接引脚31与主控芯片300之间的打线高度高于Flash芯片200的第一引脚组10的第一引脚11与主控芯片300的第二引脚组20的第二引脚21之间的打线高度，从而避免发生干涉。可选地，第一外接引脚31设置有四个，第二外接引脚32设置有四个。

在一些实施例中，参照图1和图3，闪存芯片封装结构还包括：

信号桥接件400，封装于外壳中，信号桥接件400与若干第一外接引脚31、若干第二外接引脚32分别位于Flash芯片200的不同侧，若干第一外接引脚31的其中一个或若干第二外接引脚32的其中一个和主控芯片300分别与信号桥接件400打线连接。

本实施例中，可选地，若干第一外接引脚31的其中一个与信号桥接件400打线连接，信号桥接件400与主控芯片300打线连接。信号桥接件400用于进行信号数据转发，主控芯片300的信号数据经信号桥接件400传输至外接引脚。其中，外接引脚通过信号桥接件400与主控芯片300进行通信转接，以避免出现打线干涉，提供打线便利性。可选地，信号桥接件400采用金属材料制成。其中，信号桥接件400可设置一个，且可位于支架100上。

进一步地，信号桥接件400的一端往若干第一外接引脚31所在Flash芯片200的一侧方向延伸，另一端往若干第二外接引脚32所在Flash芯片200的一侧方向延伸。本实施例中，信号桥接件400的两端分别往Flash芯片200的两侧方向延伸，若干第一外接引脚31的其中一个与信号桥接件400的一端进行打线，而主控芯片300则打线至信号桥接件400的另一端，以便进行打线平衡，进一步提高打线稳定性。

在一些实施例中，参照图2和图3，闪存芯片封装结构还包括：

信号桥接备用件500，封装于外壳中且与信号桥接件400分别位于主控芯片300的相对两侧，信号桥接备用件500用于供若干第一外接引脚31的其中一个或若干第二外接引脚32的其中一个和主控芯片300之间打线连接。

本实施例中，信号桥接备用件500作为备用，以供外接引脚和主控芯片300打线连接，进行外接引脚与主控芯片300之间的通信转接。可选地，信号桥接备用件500采用金属材料制成。其中，信号桥接备用件500可设置一个或一个以上，根据实际情况设置。

在一些实施例中，参照图4，外接引脚组30中的外接引脚包括一体成型的内接部30a和外接部30b，内接部30a位于外壳内且表面形成有打线区30a1，外接部30b显露于外壳的外表面。本实施例中，外接引脚的内接部30a与外接部30b层叠错位，打线区30a1位于内接部30a背离外接部30b的一侧，主控芯片300打线至打线区30a1以与内接部30a电性连接，外接部30b则用于与主板上的电路或其他电子器件电性连接。

在一些实施例中，闪存芯片封装结构还包括：

绝缘层(未图示)，封装于外壳中，绝缘层形成于外接引脚组30中的相邻外接引脚之间。

本实施例中，在所设绝缘层的作用下，相邻外接引脚之间相互绝缘，以避免信号串扰、数据传输出错。其中，绝缘层可以是整层的结构设置，并嵌入至每一相邻外接引脚之间，以对每一相邻外接引脚进行绝缘。绝缘层所采用的绝缘材料可根据实际情况设置，对此不作限制。

在一些实施例中，参照图2，支架100背离Flash芯片200的一面凸设有焊接部110，焊接部110显露于外壳的外表面。

本实施例中，焊接部110一体成型于支架100，焊接部110在外壳的底面显露且位于外壳底面的中部区域，用于进行闪存芯片封装结构的焊接固定，在实际应用时，闪存芯片结构设置于主板上，闪存芯片封装结构可通过该焊接部110与主板上的焊盘焊接以进行固定。其中，闪存芯片封装结构内部器件所散发的热量传导至支架100上，进而可通过该焊接部110向主板传递，散热效果好。

本实用新型还提出一种存储器，该存储器包括主板和如前述实施例记载的闪存芯片封装结构，闪存芯片封装结构设置在主板上。该闪存芯片封装结构的具体结构参照上述实施例，由于本存储器采用了上述所有实施例的所有技术方案，因此至少具有上述实施例的技术方案所带来的全部技术效果，在此不再一一赘述。

以上所述的仅为本实用新型的部分或优选实施例，无论是文字还是附图都不能因此限制本实用新型保护的范围，凡是在与本实用新型一个整体的构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型保护的范围内。

Claims (10)

1.一种闪存芯片封装结构，其特征在于，包括

支架；

Flash芯片，设于所述支架上，所述Flash芯片上设有第一引脚组；

主控芯片，设于所述Flash芯片上，所述主控芯片上设有第二引脚组，所述第一引脚组位于所述Flash芯片的一侧，所述第二引脚组位于所述主控芯片朝向所述第一引脚组的一侧，所述第二引脚组中的多个第二引脚与所述第一引脚组中的多个第一引脚依序打线连接；

外壳，对所述支架、Flash芯片、主控芯片以及引脚打线进行封装。

2.根据权利要求1所述的闪存芯片封装结构，其特征在于，还包括：

外接引脚组，所述外接引脚组中的外接引脚位于所述Flash芯片的周侧方向并与所述主控芯片打线连接，且通过所述外壳封装。

3.根据权利要求2所述的闪存芯片封装结构，其特征在于，所述外接引脚组包括：

若干第一外接引脚，位于所述Flash芯片的所述第一引脚组所在一侧的方向上；

若干第二外接引脚，位于与所述Flash芯片的所述第一引脚组所在一侧相反的另一侧的方向上，且与若干所述第一外接引脚相对设置。

4.根据权利要求3所述的闪存芯片封装结构，其特征在于，还包括：

信号桥接件，封装于所述外壳中，所述信号桥接件与若干所述第一外接引脚、若干所述第二外接引脚分别位于所述Flash芯片的不同侧，若干所述第一外接引脚的其中一个或若干所述第二外接引脚的其中一个和所述主控芯片分别与所述信号桥接件打线连接。

5.根据权利要求4所述的闪存芯片封装结构，其特征在于，所述信号桥接件的一端往若干所述第一外接引脚所在所述Flash芯片的一侧方向延伸，另一端往若干所述第二外接引脚所在所述Flash芯片的一侧方向延伸。

6.根据权利要求4所述的闪存芯片封装结构，其特征在于，还包括：

信号桥接备用件，封装于所述外壳中且与所述信号桥接件分别位于所述主控芯片的相对两侧，所述信号桥接备用件用于供若干所述第一外接引脚的其中一个或若干所述第二外接引脚的其中一个和所述主控芯片之间打线连接。

7.根据权利要求2所述的闪存芯片封装结构，其特征在于，所述外接引脚组中的外接引脚包括一体成型的内接部和外接部，所述内接部位于所述外壳内且表面形成有打线区，所述外接部显露于所述外壳的外表面。

8.根据权利要求2所述的闪存芯片封装结构，其特征在于，还包括：

绝缘层，封装于所述外壳中，所述绝缘层形成于所述外接引脚组中的相邻外接引脚之间。

9.根据权利要求1所述的闪存芯片封装结构，其特征在于，所述支架背离所述Flash芯片的一面凸设有焊接部，所述焊接部显露于所述外壳的外表面。

10.一种存储器，其特征在于，包括主板和如权利要求1-9任一项所述的闪存芯片封装结构，所述芯片封装结构设置在所述主板上。