CN220586507U - 一种多芯片封装兼容布局的印制电路板结构 - Google Patents

Abstract

本申请公开了一种多芯片封装兼容布局的印制电路板结构，包括印制电路板本体、第一芯片封装和第二芯片封装，印制电路板本体包括第一电路板和第二电路板；第一芯片封装和第二芯片封装分别设置在印制电路板本体的两侧面；第一电路板上设置有第一芯片散热孔，第二电路板设置在第一芯片散热孔内并与第一电路板固定连接，第二电路板与第一芯片散热孔的周壁间设置有间隔；第二芯片封装包括散热盘，散热盘设置于第二电路板上。本申请可以实现PCB板上芯片的合理规划布局，将PCB板分成两个拼接的电路板，使得不兼容的两个芯片实现正反布局，节省PCB的占用面积，降低PCB的制作成本。

Description

一种多芯片封装兼容布局的印制电路板结构

技术领域

本申请涉及印制电路板设计领域，特别涉及一种多芯片封装兼容布局的印制电路板结构。

背景技术

随着通信芯片的快速发展，印制电路板(Printed Circuit Board，PCB)上布局的芯片种类越来越多，但现有技术中，当印制电路板上需要设置多个芯片时，存在散热盘和散热孔的多个芯片只能并排布局在PCB板上，不仅占用PCB的面积变大，且两芯片间的兼容网络布线时占用PCB空间、层数都较多，导致PCB制造成本较高。

实用新型内容

本申请提供了一种多芯片封装兼容布局的印制电路板结构，本申请可以将不兼容的两个芯片进行正反布局，在保证两个芯片的散热功能的同时，节省PCB的占用面积，降低PCB的制造成本。

一方面，提供一种多芯片封装兼容布局的印制电路板结构，包括印制电路板本体、第一芯片封装和第二芯片封装，所述印制电路板本体包括第一电路板和第二电路板；

所述第一芯片封装和所述第二芯片封装分别设置在所述印制电路板本体的两侧面；

所述第一电路板上设置有第一芯片散热孔，所述第二电路板设置在所述第一芯片散热孔内并与所述第一电路板固定连接，所述第二电路板与所述第一芯片散热孔的周壁间设置有间隔；

所述第二芯片封装包括散热盘，所述散热盘设置于所述第二电路板上。

优选地，所述印制电路板本体还包括多个辅助块；

所述第一电路板通过所述辅助块和所述第二电路板桥式连接。

优选地，所述第二电路板的尺寸大于等于所述散热盘的尺寸。

优选地，所述第一芯片散热孔的尺寸小于所述第二芯片封装的尺寸。

优选地，所述第二电路板中设有散热通道，所述散热通道和所述散热盘连通。

优选地，所述第一芯片封装上设有多个第一信号管脚，所述第二芯片封装上设有多个第二信号管脚；

所述第一信号管脚和所述第二信号管脚分别设置在所述第一电路板的两侧面。

优选地，所述多个第一信号管脚和所述多个第二信号管脚在第一电路板上的投影区域至少部分重叠。

优选地，所述第一电路板在厚度方向上设有顶层、底层、电源层和地层；

所述第一芯片封装设置于所述顶层上，所述第二芯片封装设置于所述底层上；

所述电源层和所述地层设置于所述顶层和所述底层之间。

优选地，所述第一电路板还包括多个绝缘层；

所述顶层、所述底层、所述电源层和所述地层中的相邻层之间均设有所述绝缘层。

优选地，所述电源层和所述地层之间还设有至少一个信号层，所述顶层、所述底层和所述信号层内均布置有芯片信号线。

本申请提供的一种多芯片封装兼容布局的印制电路板结构，具有如下

有益效果：

实现PCB板上芯片的合理规划布局，将PCB板分成两个拼接的电路板，使得不兼容的两个芯片实现正反布局，节省PCB的占用面积，降低PCB的制作成本。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种多芯片封装兼容布局的印制电路板结构图；

图2为本申请实施例提供的第一芯片封装结构示意图；

图3为本申请实施例提供的第二芯片封装结构示意图。

以下对附图作补充说明：

10、印制电路板本体；20、第一芯片封装；30、第二芯片封装；40、辅助块；11、第一电路板；12、第二电路板；21、第一芯片散热孔；22、第一信号管脚；31、散热盘；32、第二信号管脚；

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

此处所称的“一个实施例”或“实施例”是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。在本申请的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。

请参考图1-3，图1为本申请实施例提供的一种多芯片封装兼容布局的印制电路板结构图，图2为第一芯片封装20结构图，图3为第二芯片封装30结构图。在本申请实施例中，多芯片封装兼容布局的印制电路板结构包括印制电路板本体10、第一芯片封装20和第二芯片封装30，第一芯片封装20和第二芯片封装30可以为在PCB电路板上布局不兼容的芯片。印制电路板本体10包括第一电路板11和第二电路板12；第一芯片封装20和第二芯片封装30分别设置在印制电路板本体10的两侧面；第一电路板11上设置有第一芯片散热孔21，第二电路板12设置在第一芯片散热孔21内并与第一电路板11固定连接，第二电路板12与第一芯片散热孔21的周壁间设置有间隔；第二芯片封装30包括散热盘31，散热盘31设置于第二电路板12上。

在一些实施例中，多芯片封装兼容布局的印制电路板结构是包括至少两个芯片在内的电子元器件间电气相互连接的载体，多芯片封装兼容布局的印制电路板结构包括印制电路板本体10，和设置在印制电路板本体10上的第一芯片封装20和第二芯片封装30，印制电路板本体10包括第一电路板11和第二电路板12。

进一步地，第一芯片封装20和第二芯片封装30分别设置在印制电路板本体10的两侧面，印制电路板本体10的两侧面是相对的两面。

示例性的，印制电路板本体10的两侧面包括第一面和第二面，第一面和第二面是相对立的两面。第一芯片封装20设置在第一面，第二芯片封装30设置在第二面。

进一步地，第一芯片封装20包括第一芯片散热孔21，第一芯片散热孔21设置在第一电路板11上。第一芯片散热孔21用于给设置与第一芯片封装20同侧面的电子元器件进行散热。

示例性的，第一芯片散热孔21为方型孔，在第一电路板11上设置有和第一芯片散热孔21相同大小的方型孔作为第一芯片封装20的散热孔。

进一步地，第二电路板12设置在第一电路板11的第一芯片散热孔21中，第二电路板12和第一电路板11的第一芯片散热孔21的周壁间具有间隔，以为第一芯片散热孔21提供散热空间。

示例性的，第二电路板12为尺寸比第一芯片散热孔21尺寸小的方型板，第二电路板12的四边与第一芯片散热孔21的四边分别桥式连接，第二电路板12与第一芯片散热孔21之间具有空隙。

进一步地，第二芯片封装30包括散热盘31，散热盘31设置在第二电路板12上，散热盘31与第一芯片散热孔21之间具有空隙。

上述技术方案，将第一芯片封装20和第二芯片封装30设置在印制电路板本体的两侧，节省PCB的占用面积，降低PCB的制作成本。

本申请实施例中，印制电路板本体10还包括多个辅助块40；

第一电路板11通过辅助块40和第二电路板12桥式连接。

在一些实施例中，印制电路板本体10还包括多个用于桥式连接第一电路板11和第二电路板12的辅助块40。辅助块40的材质与第一电路板11和第二电路板12的材质相同。

示例性的，辅助块40可以为电路板。印制电路板本体10还包括四个辅助块40，第二电路板12的四个边分别通过四个辅助块40与第一芯片散热孔21的四个边桥式连接。

在一些实施例中，基于第一芯片散热孔21的大小和散热盘31的大小将一块画有第一芯片封装20和第二芯片封装30的印制电路板进行裁剪，保留第一电路板11、第二电路板12和辅助块40，得到多芯片封装兼容布局的印制电路板结构。

上述技术方案，通过实连接拼版技术，将第一电路板11和第二电路板12利用辅助块40桥式拼接，节省占板面积，降低PCB制作成本。

本申请实施例中，第二电路板12的尺寸大于等于散热盘31的尺寸。

在一些实施例中，散热盘31设置在第二电路板12的第一面上，第二电路板12的第一面与印制电路板本体10散热盘31在第二电路板12上的投影面积小于等于第二电路板12的第一面的面积。

示例性的，散热盘31的接触面与第二电路板12的接触面尺寸相同。

上述技术方案，将第二电路板设置在散热孔内，为第二芯片封装的散热盘提供焊接点，保证了散热孔和散热盘的散热功能。

本申请实施例中，第一芯片散热孔21的尺寸小于第二芯片封装30的尺寸。

在一些实施例中，第一芯片散热孔21最大平面的尺寸小于第二芯片封装30最大平面的尺寸，且第一散热孔最大平面的尺寸大于散热盘31最大平面的尺寸。

示例性的，第一芯片散热孔21是方型孔，第一芯片散热孔21最大平面是第一正方形面，第二电路板12是方型板，第二电路板12最大平面是第二正方形面，散热盘31为方型盘，散热盘31最大平面是第三正方形面，其中，第二正方形面大于第一正方形面，第一正方形面大于第三正方形面。

上述技术方案，第一芯片封装的散热孔的尺寸要小于第二芯片封装的尺寸，保证第一芯片封装的与第二芯片封装能够合理的正反布局。

本申请实施例中，第二电路板12中设有散热通道，散热通道和散热盘31连通。

在一些实施例中，第二电路板12通过散热通道与散热盘31连通，为电子元器件提供散热条件。

示例性的，散热通道可以为散热孔。

本申请实施例中，第一芯片封装20上设有多个第一信号管脚22，第二芯片封装30上设有多个第二信号管脚32；

第一信号管脚22和第二信号管脚32分别设置在第一电路板11的两侧面。

在一些实施例中，第一芯片封装20包括多个第一信号管脚22，第二芯片封装30包括多个第二信号管脚32，第一信号管脚22和第二信号管脚32均可以包括不同功能的信号管脚。

示例性的，第一信号管脚22和第二信号管脚32可以包括但不限于电源引脚、复位引脚、输入输出引脚或特殊功能引脚。

进一步地，第一电路板11的两侧面包括第一电路板11第一面和第一电路板11第二面，第一电路板11第一面和第一电路板11第二面为相对立的两平面，第一电路板11第一面属于印制电路板本体10的第一面，第一电路板11第二面属于印制电路板本体10的第二面。第一信号管脚22设置在第一电路板11第一面，第二信号管脚32设置在第一电路板11第二面，第二信号管脚32和散热盘31设置在印制电路板本体10的同一面。

进一步地，第二信号管脚32围成的正方形大于第一芯片散热孔21。第一信号管脚22和第二信号管脚32分布排列在散热孔外围。

上述技术方案，第一信号管脚和第二信号管脚设置在第一电路板上，避免设置在散热孔内，影响PCB的散热功能。

本申请实施例中，多个第一信号管脚22和多个第二信号管脚32在第一电路板11上的投影区域至少部分重叠。

在一些实施例中，第一信号管脚22和第二信号管脚32的面积差大于第一预设值，第一信号管脚22和第二信号管脚32可以相对设置在印制电路板的两侧面，如此，节省面积的同时，不影响第一信号管脚22和第二信号管脚32的走线。

进一步地，若第一信号管脚22和第二信号管脚32的面积差小于等于第一预设值，第一信号管脚22和第二信号管脚32需要错开设置在印制电路板的两侧面，即第一信号管脚22和第二信号管脚32在第一电路板11上的投影区域不重叠。

上述技术方案，将面积差较小的第一信号管脚和第二信号管脚在第一电路板两侧面错开布局，防止第一芯片封装和第二芯片封装的走线相互干扰。

本申请实施例中，第一电路板11在厚度方向上设有顶层、底层、电源层和地层；

第一芯片封装20设置于顶层上，第二芯片封装30设置于底层上；

电源层和地层设置于顶层和底层之间。

在一些实施例中，第一电路板11可以为四层PCB板，包括顶层、底层、电源层和地层，顶层和底层可用于放置电子元器件、布线或焊接，电源层可以作为噪声回路，降低干扰，同时电源层还为系统所有信号提供回路，消除公共阻抗耦合干扰，减小了供电线路的阻抗，从而减小了公共阻抗干扰。

进一步地，第一电路板11第一面属于顶层，第二电路板12第二面属于底层。

进一步地，第二电路板12和辅助块40与第一电路板11具有相同的结构，即第二电路板12和辅助块40也分别包括顶层、底层、电源层和底层。

本申请实施例中，第一电路板11还包括多个绝缘层；

顶层、底层、电源层和地层中的相邻层之间均设有绝缘层。

在一些实施例中，第一电路板11还包括由绝缘介质形成的绝缘层，绝缘层粘合在顶层、底层、电源层以及底层的层与层之间，将顶层、底层、电源层以及底层分别隔离开，防止层与层之间的信号干扰。

示例性的，绝缘介质可以为半固化片。

进一步地，第二电路板12和辅助块40均包括绝缘层。

本申请实施例中，电源层和地层之间还设有至少一个信号层，顶层、底层和信号层内均布置有芯片信号线。

在一些实施例中，第一电路板11还可以为大于四层的多层板，第一电路板11的电源层和第一电路板11的地层之间还设有信号层。

示例性的，第一电路板11可以为六层PCB板，第一电路板11在厚度方向依次可以包括顶层、地层、信号层、电源层、地层和底层，六层PCB板可以优化电磁干扰。

进一步地，顶层、地层和信号层均布置有芯片信号线。顶层和地层的信号线可以是微带线，附在第一电路板11表面的带状走线。第一电路板11中间信号层的信号线可以是带状线，埋在第一电路板11内部的带状走线。

进一步地，与第一电路板11拼接的第二电路板12和辅助块40，具备和第一电路板11相同结构。第一电路板11、第二电路板12和辅助块40可以看作从一块的PCB板上切割的部分PCB板。

以下结合上述方案介绍本申请的具体实施例。

实施例1

请参考图1-3，本实施例提供一种多芯片封装兼容布局的印制电路板结构，可以应用于布局不兼容的芯片封装，包括印制电路板本体10、第一芯片封装20和第二芯片封装30。印制电路板本体10包括第一电路板11和第二电路板12。

其中，第一芯片封装20包括第一芯片封装20散热孔和第一信号管脚22，第二芯片封装30包括散热盘31和第二信号管脚32，第一芯片封装20散热孔的尺寸大于散热盘31的尺寸，第一芯片封装20散热孔的尺寸小于第二信号管脚32围成的平面的尺寸，即将第一芯片封装20和第二芯片封装30叠放在一起时，第一芯片封装20散热孔周壁的投影区域可以落在第二芯片封装30的第二信号管脚32和散热盘31之间的区域，保证第二芯片封装的管脚不落入第一芯片封装的散热孔内。

将第一芯片封装20设置在第一电路板11的第一面上，第一信号管脚22分布排列在第一芯片封装20散热孔的周边，将第二电路板12通过辅助块40与第一芯片封装20散热孔周壁桥式连接，第一芯片封装20散热孔周壁和第二电路板12间存在空隙，以供第一芯片封装20散热孔散热。

进一步地，将散热盘31设置在第二电路板12与第一电路板11的第二面的相同侧面上，将第二芯片封装30的第二信号管脚32设置在第一电路板11的第二面，第二信号管脚32与第一信号管脚22在第一电路板上的投影区域可以部分重合，实现两个不兼容芯片在PCB板上的正反面布局，节省芯片在印制电路板本体10上的占用空间，降低PCB制造成本。

进一步地，第一电路板11可以为四层PCB板，或大于四层的多层PCB板，第二电路板12和辅助块40结构与第一电路板11相同。

实施例2

本实施例提供一种多芯片封装兼容布局的印制电路板结构，与实施例1的相同之处在此不再赘述，现对本实施例的多芯片封装兼容布局的印制电路板结构与实施例1不同之处进行如下说明。

请参阅图1-3，第二电路板12包括散热通道，散热通道与散热盘31连通，保证散热盘31正常散热。

进一步地，第一电路板11包括顶层、地层、电源层和底层，第一芯片封装20设置在顶层上，第二芯片封装30设置在底层上，电源层和地层设置在顶层和底层之间，顶层、地层、电源层和底层之间均设置有绝缘层，防止层与层之间的信号干扰。

进一步地，第一电路板11的电源层和地层之间还包括信号层，顶层、底层和信号层均可以走线。

本申请实施例中的多芯片封装兼容布局的印制电路板结构，包括如上所述的多芯片封装兼容布局的印制电路板结构，本申请实现PCB板上芯片的合理规划布局，将PCB板分成两个拼接的电路板，使得不兼容的两个芯片实现正反布局，节省PCB的占用面积，降低PCB的制作成本。

以上仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种多芯片封装兼容布局的印制电路板结构，其特征在于，包括印制电路板本体、第一芯片封装和第二芯片封装，所述印制电路板本体包括第一电路板和第二电路板；

所述第一芯片封装和所述第二芯片封装分别设置在所述印制电路板本体的两侧面；

所述第一电路板上设置有第一芯片散热孔，所述第二电路板设置在所述第一芯片散热孔内并与所述第一电路板固定连接，所述第二电路板与所述第一芯片散热孔的周壁间设置有间隔；

所述第二芯片封装包括散热盘，所述散热盘设置于所述第二电路板上。

2.根据权利要求1所述的多芯片封装兼容布局的印制电路板结构，其特征在于，所述印制电路板本体还包括多个辅助块；

所述第一电路板通过所述辅助块和所述第二电路板桥式连接。

3.根据权利要求1所述的多芯片封装兼容布局的印制电路板结构，其特征在于，

所述第二电路板的尺寸大于等于所述散热盘的尺寸。

4.根据权利要求1所述的多芯片封装兼容布局的印制电路板结构，其特征在于，所述第一芯片散热孔的尺寸小于所述第二芯片封装的尺寸。

5.根据权利要求1所述的多芯片封装兼容布局的印制电路板结构，其特征在于，

所述第二电路板中设有散热通道，所述散热通道和所述散热盘连通。

6.根据权利要求1所述的多芯片封装兼容布局的印制电路板结构，其特征在于，所述第一芯片封装上设有多个第一信号管脚，所述第二芯片封装上设有多个第二信号管脚；

所述第一信号管脚和所述第二信号管脚分别设置在所述第一电路板的两侧面。

7.根据权利要求6所述的多芯片封装兼容布局的印制电路板结构，其特征在于，

所述多个第一信号管脚和所述多个第二信号管脚在第一电路板上的投影区域至少部分重叠。

8.根据权利要求7所述的多芯片封装兼容布局的印制电路板结构，其特征在于，所述第一电路板在厚度方向上设有顶层、底层、电源层和地层；

所述第一芯片封装设置于所述顶层上，所述第二芯片封装设置于所述底层上；

所述电源层和所述地层设置于所述顶层和所述底层之间。

9.根据权利要求8所述的多芯片封装兼容布局的印制电路板结构，其特征在于，所述第一电路板还包括多个绝缘层；

所述顶层、所述底层、所述电源层和所述地层中的相邻层之间均设有所述绝缘层。

10.根据权利要求9所述的多芯片封装兼容布局的印制电路板结构，其特征在于，所述电源层和所述地层之间还设有至少一个信号层，所述顶层、所述底层和所述信号层内均布置有芯片信号线。