CN220402026U - 电子设备 - Google Patents

电子设备 Download PDF

Info

Publication number
CN220402026U
CN220402026U CN202321640443.8U CN202321640443U CN220402026U CN 220402026 U CN220402026 U CN 220402026U CN 202321640443 U CN202321640443 U CN 202321640443U CN 220402026 U CN220402026 U CN 220402026U
Authority
CN
China
Prior art keywords
test
pads
terminal
lead
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321640443.8U
Other languages
English (en)
Inventor
李庚穆
李东晔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN220402026U publication Critical patent/CN220402026U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/20—Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/20—Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
    • G01R27/205—Measuring contact resistance of connections, e.g. of earth connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2825—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere in household appliances or professional audio/video equipment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2843—In-circuit-testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

提供了电子设备。电子设备包括：电子面板，该电子面板包括第一焊盘部件和具有电连接到第一焊盘部件的一部分的第二焊盘部件；驱动电路，该驱动电路包括在平面视图中与第一焊盘部件重叠的凸块部件；以及电路板，该电路板包括在平面视图中与第二焊盘部件重叠的引线部件。包括多个测试引线的引线部件包括电连接到第一焊盘部件的第一测试引线组和与第一焊盘部件绝缘的第二测试引线组，并且第一测试引线组中的一个测试引线和第二测试引线组中的一个测试引线彼此电连接。

Description

电子设备
相关申请的交叉引用
本申请要求于2022年7月19日在韩国知识产权局(KIPO)提交的韩国专利申请第10-2022-0089089号的优先权和权益，该韩国专利申请的全部内容通过引用并入本文。
技术领域
本公开涉及用于执行连接电阻测试的电子设备。
背景技术
用于驱动电子设备中的发光器件的集成电路可以安装在电子面板上。近年来，对于各种应用，有采用其中集成电路直接安装在电子面板上的玻璃上芯片(COG)方法和塑料上芯片(COP)方法的趋势，因为COG或COP方法可以确保简化结构并且增加电子面板中的显示区域的比例。
如果集成电路通过COG方法直接安装在电子面板上，则在电子面板与集成电路之间会出现连接电阻。如果连接电阻增大，则电子面板的性能可能恶化。因此，为了符合电子面板的性能，连接电阻必须在制造了电子面板之后进行测量。
实用新型内容
本公开提供了能够减少用于测量电子面板的连接电阻的端子的数量的电子设备。
本公开还提供了其中能够使用更少的端子在多个点处测量连接电阻的电子设备。
本公开还提供了通过减少由端子在电路板中所占的面积而减小电路板的尺寸的电子设备。
本公开的实施方式提供了电子设备，该电子设备可以包括：电子面板，该电子面板包括第一焊盘部件和具有连接到第一焊盘部件的一部分的第二焊盘部件；驱动电路，该驱动电路包括在平面视图中与第一焊盘部件重叠的凸块部件；以及电路板，该电路板包括在平面视图中与第二焊盘部件重叠的引线部件。包括多个测试引线的引线部件可以包括电连接到第一焊盘部件的第一测试引线组和与第一焊盘部件绝缘的第二测试引线组。第一测试引线组中的一个测试引线和第二测试引线组中的一个测试引线可以彼此电连接。
在实施方式中，电路板还可以包括电连接到多个测试引线的多个端子。多个端子可以包括接收接地电压的第一端子。第一测试引线组中的一个测试引线和第二测试引线组中的一个测试引线可以电连接到第一端子。
在实施方式中，多个端子还可以包括第二端子，该第二端子电连接到第一测试引线组中的一个测试引线和第二测试引线组中的一个测试引线。
在实施方式中，多个端子可以沿着电路板的外围设置。
在实施方式中，多个端子可以与电子面板的端部相邻设置。
在实施方式中，电子设备还可以包括导电粘合构件，该导电粘合构件将电子面板和驱动电路电连接或者将电子面板和电路板电连接。
在实施方式中，第一焊盘部件可以包括N个第一测试焊盘，第二焊盘部件可以包括N个第二测试焊盘和N个第三测试焊盘，凸块部件可以包括N个测试凸块，第一测试引线组和第二测试引线组均可以包括N个测试引线，并且N可以是大于或等于3的自然数。
在实施方式中，N个第二测试焊盘和N个第一测试焊盘可以彼此电连接。
在实施方式中，N个第一测试焊盘和N个第三测试焊盘中的至少一者可以包括虚设焊盘。
在实施方式中，N可以是3，N个第一测试焊盘可以包括至少一个虚设焊盘，并且N个第三测试焊盘可以包括至少一个虚设焊盘。
在实施方式中，电子面板可以包括在其中限定彼此间隔开的显示区域、第一区域和第二区域的基础衬底和设置在显示区域中的多个像素，第一焊盘部件可以包括设置在第一区域中并且电连接到多个像素的多个第一有效焊盘和与多个第一有效焊盘绝缘的多个第一测试焊盘，第二焊盘部件可以包括设置在第二区域中并且电连接到多个第一有效焊盘的多个第二有效焊盘、电连接到多个第一测试焊盘的多个第二测试焊盘和与多个第一测试焊盘绝缘的多个第三测试焊盘，并且凸块部件可以包括电连接到多个第一有效焊盘的多个有效凸块和电连接到多个第一测试焊盘的多个测试凸块。
在实施方式中，引线部件还可以包括电连接到多个第二有效焊盘的多个有效引线，第一测试引线组可以电连接到多个第二测试焊盘，并且第二测试引线组可以电连接到多个第三测试焊盘。
在实施方式中，电路板可以包括电连接到多个测试焊盘的多个端子，多个端子可以包括接收接地电压的第一端子，并且第一测试引线组中的一个测试引线和第二测试引线组中的一个测试引线可以电连接到第一端子。
在实施方式中，多个端子还可以包括第二端子，该第二端子电连接到第一测试引线组中的一个测试引线和第二测试引线组中的一个测试引线。
在实施方式中，电子面板可以由玻璃或塑料制成。
在实施方式中，电路板可以是印刷电路板(PCB)或柔性印刷电路板(FPCB)。
在本公开的实施方式中，电子设备可以包括：电子面板，该电子面板包括第一焊盘部件和具有电连接到第一焊盘部件的一部分的第二焊盘部件；驱动电路，该驱动电路包括在平面视图中与第一焊盘部件重叠的凸块部件；以及电路板，该电路板包括在平面视图中与第二焊盘部件重叠的引线部件。包括多个测试引线的引线部件可以包括：电连接到第一焊盘部件并且彼此间隔开的第一测试引线组和第三测试引线组；以及与第一焊盘部件绝缘并且彼此间隔开的第二测试引线组和第四测试引线组。第二测试引线组中的一个测试引线和第四测试引线组中的一个测试引线可以彼此电连接。
在实施方式中，电子设备还可以包括电连接到多个测试焊盘的多个端子。多个端子可以包括接收接地电压的第一端子，并且第二测试引线组中的一个测试引线和第四测试引线组中的一个测试引线可以电连接到第一端子。
在实施方式中，第一测试引线组中的一个测试引线和第三测试引线组中的一个测试引线可以彼此电连接。
在实施方式中，第一测试引线组中的一个测试引线和第三测试引线组中的一个测试引线可以电连接到第一端子。
附图说明
包括附图以提供对本公开的进一步理解，并且附图被并入本说明书中并且构成本说明书的一部分。附图图示出本公开的实施方式并且与描述一起用于解释本公开的原理。在附图中：
图1是根据本公开的实施方式的电子设备的透视图；
图2A是根据本公开的实施方式的电子设备的分解平面视图；
图2B是图2A中的驱动电路的放大平面视图；
图2C是图2A中的电子面板的一部分的放大平面视图；
图2D是图2A中的电路板的放大平面视图；
图3是根据本公开的实施方式的电子设备的组合平面视图；
图4A是沿着图3中图示的线Ⅰ-Ⅰ'截取的示意性剖视图；
图4B是沿着图3中图示的线II-II'截取的示意性剖视图；
图5是根据本公开的另一实施方式的电子设备的组合平面视图；
图6是图示根据本公开的实施方式的用于引线部件与端子之间的连接的连接结构的平面视图；
图7是图示根据本公开的实施方式的用于引线部件与端子之间的连接的连接结构的平面视图；
图8是图示根据本公开的实施方式的用于引线部件与端子之间的连接的连接结构的平面视图；以及
图9是图示根据本公开的实施方式的用于引线部件与端子之间的连接的连接结构的平面视图。
具体实施方式
将理解，当元件(或区、层、部件等)被称为“在”另一元件上、“连接到”或“耦接到”另一元件时，它能够直接在另一元件上、直接连接或直接耦接到另一元件，或者可以存在居间元件。为此，术语“连接”可以指在具有或不具有居间元件的情况下的物理、电和/或流体连接。
贯穿说明书，相同的数字指相同的元件。为了有效描述技术内容，图中元件的厚度、比例和尺寸被夸大。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。
将理解，尽管术语第一、第二等在本文中可以用于描述各种元件、组件、区、层和/或区段，但是这些元件、组件、区、层和/或区段不应当受到这些术语的限制。这些术语仅用于将一个元件、组件、区、层或区段与另一元件、组件、区、层或区段相区分。因此，在不偏离本公开的教导的情况下，下面讨论的第一元件、组件、区、层或区段可以被称为第二元件、组件、区、层或区段。如本文中所使用的，单数形式“一(a)”、“一个(an)”和“该(the)”旨在也包括复数形式，除非上下文另有明确指示。
为了便于描述，可以在本文中使用空间相对术语(诸如“之下(beneath)”、“下方(below)”、“下(lower)”、“上方(above)”、“上(upper)”等)，以描述如图中图示的一个元件或特征与其他元件或特征的关系。这些术语是相对概念，并且相对于图中示出的方向进行描述。
将进一步理解，术语“包括(include)”和/或“包括有(including)”在本说明书中使用时，指定了所述特征、整体、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组的存在或附加。
在说明书和权利要求书中，为了其含义和解释的目的，短语“……中的至少一个”旨在包括“从……的组中选择的至少一个”的含义。例如，“A和B中的至少一个”可以理解成意味着“A、B、或者A和B”。
除非另有限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解，术语(诸如在常用词典中限定的那些)应当被解释为具有与其在相关技术的上下文中的含义一致的含义，并且不会以理想化或过于正式的意义进行解释，除非本文清楚地如此限定。
在下文中，将参照附图详细解释本公开的实施方式。
图1是根据本公开的实施方式的电子设备EA的透视图。
参照图1，电子设备EA可以包括电子面板EP、电路板CF以及导电粘合构件AF和AF'(参照图2A)。电子面板EP可以在前表面上显示图像。前表面可以与第一方向D1和第二方向D2平行，并且可以与第三方向D3垂直。前表面可以被划分成在其处显示图像的有源区AA和与有源区AA相邻设置的外围区NAA。在实施方式中，外围区NAA可以具有围绕有源区AA的边缘的框架形状。然而，这被示出为示例，并且外围区NAA可以被限定成与有源区AA的边缘的一部分相邻，并且外围区NAA的形状不限于本公开的任何一个实施方式。
电子面板EP可以感测外部压力。例如，电子面板EP可以包括设置在有源区AA中的传感器，并且感测施加到有源区AA的外部输入的位置或强度。传感器可以以电容方式、压敏方式或各种方式被驱动，并且外部输入可以以各种形式(诸如用户的手、电磁笔、光或热)被提供。然而，在这个实施方式中，为了便于解释，将描述显示图像的电子面板EP。
电子面板EP可以包括基础衬底BS和多个像素PX。在实施方式中，多个像素PX中的每个可以接收电信号，并且可以显示构成图像的光。像素PX被图示为分别与均显示光的发光区相对应。因此，图示出像素PX设置在有源区AA中并且彼此间隔开。然而，本公开不限于此，并且构成多个像素PX中的每个的组件中的一些可以设置在外围区NAA中，或者设置成在平面视图中与相邻像素的组件重叠。像素的布置不限于任何一个实施方式。
电子面板EP可以由玻璃或塑料制成。
多个像素PX均可以包括至少一个晶体管和显示器件。
电路板CF可以设置在电子面板EP的一侧上，并且可以电连接到电子面板EP。电路板CF可以生成电信号并且将电信号提供到电子面板EP，或者可以接收和处理从电子面板EP生成的电信号。
由电路板CF生成的电信号可以通过电子面板EP的信号线SL(参考图2A)被提供到多个像素PX中的每个。信号线SL可以电连接到像素PX。如果电子面板EP感测外部输入，则信号线SL中的一些可以电连接到传感器。根据本公开的实施方式的电路板CF可以包括多种实施方式，只要电路板电连接到电子面板EP即可，并且不限于任何一个实施方式。
电路板CF可以包括基膜BF和驱动芯片CC。基膜BF可以通过导电粘合构件AF和AF'附接(例如，直接附接)到电子面板EP。电路板CF可以是印刷电路板(PCB)或柔性印刷电路板(FPCB)。
驱动芯片CC可以通过膜上芯片方法而安装在基膜BF上。驱动芯片CC可以通过基膜BF中包括的电路布线与基膜BF电连接。基膜BF可以将驱动芯片CC和电子面板EP电连接，并且驱动芯片CC可以生成电信号以将电信号提供到电子面板EP，或者可以处理从电子面板EP提供的电信号。
驱动芯片CC可以包括生成栅极信号的栅极控制电路或生成数据信号的数据控制电路。然而，这被图示为示例，并且驱动芯片CC可以包括生成和处理用于驱动电子面板EP的各种控制信号的各种控制电路，并且不限于任何一个实施方式。
导电粘合构件AF可以设置在电路板CF与电子面板EP之间，以将电路板CF和电子面板EP耦接。导电粘合构件AF'可以设置在驱动电路DV与电子面板EP之间，以将驱动电路DV和电子面板EP耦接。导电粘合构件AF和AF'可以具有导电性和粘合性两者。因此，导电粘合构件AF和AF'可以将电路板CF或驱动电路DV与电子面板EP物理和电耦接。导电粘合构件AF和AF'均可以包括各向异性导电粘合膜(ACF)。
导电粘合构件AF和AF'可以被提供为在第一方向D1上延伸的形状。导电粘合构件AF和AF'的一部分可以突出到基膜BF的外部。例如，电子面板EP上的导电粘合构件AF和AF'在第一方向D1上的长度可以大于或等于基膜BF在第一方向D1上的宽度。因此，导电粘合构件AF和AF'的端部可以与基膜BF的角部对准，或者导电粘合构件AF和AF'的一部分可以从基膜BF被暴露。
例如，导电粘合构件AF和AF'均可以具有在第一方向D1上延伸的长度和在第二方向D2上延伸的宽度。导电粘合构件AF和AF'的长度可以被提供为覆盖第一焊盘部件PD1或第二焊盘部件PD2(参考图2A)。导电粘合构件AF和AF'的宽度可以完全地覆盖至少第一有效焊盘PD1-a和第二有效焊盘PD2-a(参考图2A)，从而提高驱动电路DV与电子面板EP之间或电路板CF与电子面板EP之间的电连接可靠性。
驱动电路DV可以电连接到电子面板EP，例如，像素PX。例如，驱动电路DV可以包括将数据信号提供到像素PX的数据驱动电路。然而，这被描述为示例，并且驱动电路DV可以包括各种驱动电路，诸如栅极驱动电路、光发射控制电路和电力生成电路，只要驱动电路DV可以将电信号提供到像素PX即可，并且不限于任何一个实施方式。
在实施方式中，驱动电路DV可以通过面板上芯片方法而安装在电子面板EP上。导电粘合构件AF和AF'可以设置在驱动电路DV与电子面板EP之间并且将驱动电路DV和电子面板EP耦接。然而，这以示例的方式进行图示，并且驱动电路DV可以通过与用于像素PX的工艺相同的工艺(例如，低温硅工艺)形成并且构成电子面板EP，并且不限于任何一个实施方式。另外，在本公开的实施方式中，驱动电路DV可以设置在有源区AA与电路板CF之间的区中，或者可以被省略。
图2A是根据本公开的实施方式的电子设备EA的分解平面视图，图2B是图2A的驱动电路DV的放大平面视图，图2C是图2A的电子面板EP的一部分的放大平面视图，图2D是图2A的电路板CF的放大平面视图，并且图3是根据本公开的实施方式的电子设备EA的组合平面视图。
参照图2A，电子面板EP可以包括基础衬底BS、像素PX、信号线SL以及第一焊盘部件PD1和第二焊盘部件PD2。
基础衬底BS可以包括有源区AA和外围区NAA，并且可以是其上形成有像素PX、信号线SL、第一焊盘部件PD1和第二焊盘部件PD2的基层。基础衬底BS可以具有绝缘性质。另一方面，第一焊盘部件PD1和第二焊盘部件PD2可以具有导电性。
在实施方式中，为了便于解释，仅图示出像素PX中的一些、信号线SL中的一些、第一焊盘部件PD1的一部分和第二焊盘部件PD2的一部分。
第一焊盘部件PD1可以设置在外围区NAA的第一区域1-A中，并且第二焊盘部件PD2可以设置在外围区NAA的第二区域2-A中。驱动电路DV(其将稍后描述)可以在平面视图中与第一区域1-A重叠，并且电路板CF可以在平面视图中与第二区域2-A重叠。
第一焊盘部件PD1可以包括多个第一有效焊盘PD1-a和多个第一测试焊盘PD1-t。第二焊盘部件PD2可以包括多个第二有效焊盘PD2-a、多个第二测试焊盘PD2-t和多个第三测试焊盘PD2-t'。
在本公开的实施方式中，在电路板CF与电子面板EP之间的连接的过程期间生成的热等可以导致电路板CF的基膜BF或电子面板EP的基础衬底BS热变形。因此，在制造过程期间，第一焊盘部件PD1和第二焊盘部件PD2的焊盘的间距可以与设计的间距有不同的改变。
根据本公开的实施方式，第一焊盘部件PD1和第二焊盘部件PD2的焊盘可以被设计为在倾斜方向上延伸的形状。凸块部件BP的凸块和引线部件LD的引线(其将稍后描述)也可以被设计为在倾斜方向上延伸的形状，以具有与第一焊盘部件PD1和第一焊盘部件PD2的形状相对应的形状。
通过设计在倾斜方向上延伸的第一焊盘部件PD1的焊盘和第二焊盘部件PD2的焊盘，即使在焊盘的间距改变的情况下，也可以通过在第二方向D2上移动驱动电路DV或电路板CF的位置来容易地执行焊盘与凸块之间或焊盘与引线之间的正确对准。然而，这以示例的方式进行图示，并且第一焊盘部件PD1和第二焊盘部件PD2的焊盘可以被提供为在与第二方向D2平行的方向上延伸的形状，并且不限于任何一个实施方式。
第一有效焊盘PD1-a可以通过信号线SL连接到像素PX，并且第二有效焊盘PD2-a可以通过信号线SL连接到第一有效焊盘PD1-a。
信号线SL可以分别连接像素PX和第一焊盘部件PD1的第一有效焊盘PD1-a。因此，从第一有效焊盘PD1-a接收到的电子信号可以通过信号线SL被发送到各个像素PX。在实施方式中，第一有效焊盘PD1-a可以在相对于第一方向D1和第二方向D2倾斜的方向上延伸。然而，这以示例的方式进行图示，并且第一有效焊盘PD1-a可以在与第二方向D2平行的方向上延伸，并且延伸方向不限于任何一个实施方式。信号线SL可以分别连接第一焊盘部件PD1的第一有效焊盘PD1-a和第二焊盘部件PD2的第二有效焊盘PD2-a。
第一测试焊盘PD1-t可以与第一有效焊盘PD1-a绝缘。第二测试焊盘PD2-t可以与第二有效焊盘PD2-a绝缘并且可以连接到第一测试焊盘PD1-t。第三测试焊盘PD2-t'可以与第一测试焊盘PD1-t和第二测试焊盘PD2-t绝缘。如果电路板CF(其将稍后描述)连接到电子面板EP，则第三测试焊盘PD2-t'中的一些可以连接到第二测试焊盘PD2-t。
驱动电路DV可以包括凸块部件BP。凸块部件BP可以在平面视图中与第一焊盘部件PD1重叠。凸块部件BP可以包括多个有效凸块BP-a和多个测试凸块BP-t。有效凸块BP-a可以连接到第一有效焊盘PD1-a，并且测试凸块BP-t可以连接到第一测试焊盘PD1-t。例如，有效凸块BP-a可以在平面视图中与第一有效焊盘PD1-a重叠，并且测试凸块BP-t可以在平面视图中与第一测试焊盘PD1-t重叠。
电路板CF可以包括基膜BF、多个布线、引线部件LD和多个端子TG。基膜BF可以具有延展性和绝缘性质。引线部件LD可以包括多个引线。多个布线可以包括用于传输信号的信号布线SL-F和用于测试的测试布线SL-T。引线部件LD可以包括第一测试引线组LD1-t、第二测试引线组LD2-t、第三测试引线组LD3-t和第三测试引线组LD4-t，并且第一测试引线组LD1-t、第二测试引线组LD2-t、第三测试引线组LD3-t和第四测试引线组LD4-t中的每个可以包括多个测试引线。另外，多个测试引线可以分别连接到多个端子TG。
有效引线LD-a和测试引线可以设置在基膜BF的表面上。布线可以设置在基膜BF的表面上或者在基膜BF内部。布线、有效引线LD-a和测试引线均可以具有导电性。
有效引线LD-a可以电连接到电子面板EP的第二有效焊盘PD2-a。有效引线LD-a可以在第一方向D1上彼此间隔开，以提供独立的电信号。
参照图2B，凸块部件BP可以包括多个有效凸块BP-a和多个测试凸块BP-t。
凸块部件BP可以包括N个测试凸块BP-t(N是大于或等于3的自然数)。例如，测试凸块BP-t可以包括在远离有效凸块BP-a的方向上布置的第一凸块BP-t1、第二凸块BP-t2和第三凸块BP-t3。
测试凸块BP-t可以包括虚设凸块。虚设凸块可以与有效凸块BP-a间隔开。图2B中图示出虚设凸块BP-dp设置在测试凸块BP-t当中的第一凸块BP-t1和第二凸块BP-t2之间。
参照图2C，第一焊盘部件PD1可以包括多个第一有效焊盘PD1-a和多个第一测试焊盘PD1-t。
第一焊盘部件PD1可以包括N个第一测试焊盘PD1-t。例如，第一测试焊盘PD1-t可以包括在远离第一有效焊盘PD1-a的方向上布置的第一焊盘PD1-t1、第二焊盘PD1-t2和第三焊盘PD1-t3。
第一测试焊盘PD1-t可以具有其中测试焊盘彼此连接的整体形状。在实施方式中，第一测试焊盘PD1-t可以通过与第一测试焊盘PD1-t相交的连接部彼此电连接。
第一测试焊盘PD1-t可以包括至少一个虚设焊盘。图2C中图示出第一测试焊盘PD1-t当中的虚设焊盘PD1-dp设置在第一测试焊盘PD1-t当中的第一焊盘PD1-t1和第二焊盘PD1-t2之间。
第二焊盘部件PD2可以包括多个第二有效焊盘PD2-a、多个第二测试焊盘PD2-t和多个第三测试焊盘PD2-t'。
第二焊盘部件PD2可以包括N个第二测试焊盘PD2-t。例如，第二测试焊盘PD2-t可以包括在远离第二有效焊盘PD2-a的方向上布置的第一焊盘PD2-t1、第二焊盘PD2-t2、第三焊盘PD2-t3和第四焊盘PD2-t4。第三测试焊盘PD2-t'可以包括在远离第二有效焊盘PD2-a的方向上布置的第五焊盘PD2-t'1、第六焊盘PD2-t'2和第七焊盘PD2-t'3。
第三测试焊盘PD2-t'可以包括至少一个虚设焊盘。图2C中图示出第三测试焊盘PD2-t'当中的虚设焊盘PD2-dp设置在第二测试焊盘PD2-t'当中的第六焊盘PD2-t'2和第七焊盘PD2-t'3之间。
虚设焊盘的布置不限于附图中图示的内容，并且虚设焊盘可以设置在第一测试焊盘PD1-t中的第一焊盘PD1-t1和第二焊盘PD1-t2之间，虚设焊盘可以设置在第三测试焊盘PD2-t'中的第六焊盘PD2-t'2和第七焊盘PD2-t'3之间。虚设焊盘的布置不限于任何一个实施方式。
参照图2D，电路板CF可以包括多个布线和引线部件LD。
引线部件LD可以包括多个有效引线LD-a和均包括多个测试引线的第一测试引线组LD1-t、第二测试引线组LD2-t、第三测试引线组LD3-t和第四测试引线组LD4-t。
布线可以设置在基膜BF的表面上。布线可以包括信号布线SL-F和测试布线SL-T。信号布线SL-F的一端部可以连接到有效引线LD-a。信号布线SL-F的另一端部可以电连接到驱动芯片CC。因此，由驱动电路DV处理的电信号可以通过信号布线SL-F被输出到像素引线。
多个测试布线SL-T的一端部可以分别连接到测试引线。多个测试布线SL-T的另一端部可以分别连接到端子TG。因此，通过测量稍后要描述的连接电阻，可以检查第一测试焊盘PD1-t、测试凸块BP-t和第一测试引线组LD1-t中的测试引线之间的连接是否存在故障。还可以检查第二测试焊盘PD2-t与第二测试引线组LD2-t中的测试引线之间的连接是否存在故障。
第一测试引线组LD1-t和第三测试引线组LD3-t中的每个可以包括N个测试引线。例如，第一测试引线组LD1-t和第三测试引线组LD3-t可以分别包括在远离有效引线LD-a的方向上布置的第一引线LD1-t1和LD3-t1、第二引线LD1-t2和LD3-t2、第三引线LD1-t3和LD3-t3以及第四引线LD1-t4和LD3-t4。
第二测试引线组LD2-t和第四测试引线组LD4-t可以分别包括在远离有效引线LD-a的方向上布置的第五引线LD2-t1和LD4-t1、第六引线LD2-t2和LD4-t2以及第七引线LD2-t3和LD4-t3。
第二测试引线组LD2-t和第四测试引线组LD4-t均可以包括虚设引线。图2D中图示出虚设引线LD2-dp和LD4-dp分别设置在第二测试引线组LD2-t中的第六引线LD2-t2和第七引线LD2-t3之间和第四测试引线组LD4-t中的第六引线LD4-t2和第七引线LD4-t3之间。
端子TG可以连接到测试引线。在第一测试引线组LD1-t至第四测试引线组LD4-t中，每个组可以连接到多个端子TG。
连接到每个组的多个端子TG可以为四个端子，例如，第一端子、第二端子、第三端子和第四端子。第一端子至第四端子当中的第一端子可以测量测试电流或者可以被提供有接地电压。测试电流可以被施加到第二端子。测试电压可以在第三端子处测量。测试电压可以被施加到第四端子。
在第一测试引线组LD1-t中，第一引线LD1-t1可以连接到第四端子T4'，第二引线LD1-t2可以连接到第三端子T3'，第三引线LD1-t3可以连接到第一端子T1和第三端子T3，并且第四引线LD1-t4可以连接到第二端子T2'。
在第二测试引线组LD2-t中，第五引线LD2-t1可以连接到第四端子T4，第六引线LD2-t2可以连接到第一端子T1和第三端子T3，并且第七引线LD2-t3可以连接到第二端子T2。
在第三测试引线组LD3-t中，第一引线LD3-t1可以连接到第四端子T4”'，第二引线LD3-t2可以连接到第三端子T3”'，第三引线LD3-t3可以连接到第一端子T1”和第三端子T3”，并且第四引线LD3-t4可以连接到第二端子T2”'。
在第四测试引线组LD4-t中，第五引线LD4-t1可以连接到第四端子T4”，第六引线LD4-t2可以连接到第一端子T1”和第三端子T3”，并且第七引线LD4-t3可以连接到第二端子T2”。
然而，这以示例的方式进行图示，并且引线中的每个和端子TG中的每个可以形成如参照图7至图9可见的实施方式中的各种连接结构(其将稍后描述)，并且不限于任何一个实施方式。
端子TG可以沿着电路板CF的外围设置。另外，端子TG可以设置成具有在第一方向D1和/或第二方向D2上的多个列和行。第一端子至第四端子所布置的顺序可以改变。
端子TG可以沿着电路板CF的外围设置，并且各种结构(诸如布线)可以被提供在电路板CF的中心处，从而增加电路板CF上的空间利用率。可以减小电路板CF的尺寸。
然而，这以示例的方式进行图示，并且端子TG可以形成如图5中描述的实施方式中的各种布置结构(其将稍后描述)，并且不限于任何一个实施方式。
参照图3，可以看出驱动电路DV和电路板CF堆叠在电子面板EP上。导电粘合构件AF和AF'以及驱动电路DV可以在图2A中示出的箭头方向上顺序地堆叠在电子面板EP上。导电粘合构件AF和AF'以及电路板CF也可以在图2A中示出的箭头方向上顺序地堆叠在电子面板EP上。在驱动电路DV和电路板CF被对准并且被提供在导电粘合构件AF和AF'上之后，驱动电路DV和电路板CF可以通过按压被接合到电子面板EP。
第一有效焊盘PD1-a和有效凸块BP-a可以通过导电粘合构件AF'彼此连接。另外，第二有效焊盘PD2-a和有效引线LD-a可以通过导电粘合构件AF彼此连接。类似地，第一测试焊盘PD1-t和测试凸块BP-t以及第二测试焊盘PD2-t和测试引线可以分别通过导电粘合构件AF和AF'彼此连接。
例如，第一测试焊盘PD1-t的第一焊盘PD1-t1、第二焊盘PD1-t2和第三焊盘PD1-t3可以分别连接到测试凸块BP-t的第一凸块BP-t1、第二凸块BP-t2和第三凸块BP-t3。
第二测试焊盘PD2-t的第一焊盘PD2-t1、第二焊盘PD2-t2、第三焊盘PD2-t3和第四焊盘PD2-t4可以分别连接到第一测试引线组LD1-t中的第一引线LD1-t1、第二引线LD1-t2、第三引线LD1-t3和第四引线LD1-t4，或者第三测试引线组LD3-t中的第一引线LD3-t1、第二引线LD3-t2、第三引线LD3-t3和第四引线LD3-t4。
第三测试焊盘PD2-t'的第五焊盘PD2-t'1、第六焊盘PD2-t'2和第七焊盘PD2-t'3可以分别连接到第二测试引线组LD2-t中的第五引线LD2-t1、第六引线LD2-t2和第七引线LD2-t3，或者第四测试引线组LD4-t中的第五引线LD4-t1、第六引线LD4-t2和第七引线LD4-t3。
图4A是沿着图3中示出的线Ⅰ-Ⅰ'截取的示意性剖视图，并且图4B是沿着图3中示出的线II-II'截取的示意性剖视图。
为了便于解释，图4A和图4B图示出第一有效焊盘PD1-a和第二有效焊盘PD2-a设置在基础衬底BS的表面上，有效凸块BP-a设置在驱动电路DV的表面上，并且有效引线LD-a设置在基膜BF的表面上。然而，这以示例的方式进行图示，并且本公开不限于任何一个实施方式。
参照图4A和图4B，在实施方式中，导电粘合构件AF和AF'可以包括粘合层AD和AD'以及多个导电颗粒CD和CD'。导电颗粒CD和CD'可以分散在粘合层AD和AD'中。第一有效焊盘PD1-a和有效凸块BP-a可以通过粘合层AD'物理耦接。第一有效焊盘PD1-a和有效凸块BP-a可以通过设置于其间的导电颗粒CD'电连接。第二有效焊盘PD2-a和有效引线LD-a可以通过粘合层AD物理耦接，或者通过导电颗粒CD电连接。
在图4A和图4B中，图示出第一有效焊盘PD1-a和有效凸块BP-a以及第二有效焊盘PD2-a和有效引线LD-a中的每个在剖视图中与相应组件完全地重叠。然而，这以示例的方式进行图示，并且由于在设计期间出现的误差或在接合期间出现的在第一方向D1上的振动，可能存在对应的组件彼此部分地重叠的区。
如果驱动电路DV和电子面板EP连接，则第一测试焊盘PD1-t和测试凸块BP-t可以在平面视图中彼此重叠。如果电路板CF和电子面板EP连接，则第二测试焊盘PD2-t和第一测试引线组LD1-t以及第三测试焊盘PD2-t'和第二测试引线组LD2-t可以在平面视图中彼此重叠，并且均可以通过粘合层AD和AD'物理耦接和/或通过导电颗粒CD和CD'电连接。可以通过电阻测量来执行对电子面板EP与驱动电路DV之间以及电子面板EP与电路板CF之间的连接故障的评估。稍后将提供对其的详细描述。
图5是根据本公开的另一实施方式的电子设备EA的组合平面视图。
参照图5，根据本公开的另一实施方式的端子TG的布置关系不同于图3中图示的端子TG的布置。
相同的参考数字或符号被分配给与参照图1至图4B描述的组件相同的组件，并且将不给出重复的描述。
端子TG可以与电子面板EP的端部相邻设置在电路板CF上。如图5中图示，端子TG可以与电子面板EP的端部相邻设置成在第一方向D1上的一条线，但是实施方式不限于此并且可以设置成多个行。
端子TG可以与电子面板EP的端部相邻设置，并且各种结构(诸如布线)可以在电路板CF上被提供成与电子面板EP的端部间隔开一距离，从而增加电路板CF上的空间利用率。可以实现电路板CF的尺寸减小。
图6是图示根据本公开的实施方式的用于引线部件LD与端子TG之间的连接的连接结构的平面视图，并且图7至图9是图示根据本公开的实施方式的用于引线部件LD与端子TG之间的连接的连接结构的平面视图。
图6对应于其中电路板CF、驱动电路DV和电子面板EP被组合的平面视图(参见图3)。将不给出与参照图2A至图5描述的组件相同的组件的重复描述。
参照图6，图示出连接到第一测试引线组LD1-t中的测试引线的第一端子T1、第三端子T3、第二端子T2'、第三端子T3'和第四端子T4'，并且图示出连接到第二测试引线组LD2-t中的测试引线的第一端子T1、第二端子T2、第三端子T3和第四端子T4。
另外，图示出连接到第三测试引线组LD3-t中的测试引线的第一端子T1”、第三端子T3”、第二端子T2”'、第三端子T3”'和第四端子T4”'，并且图示出连接到第四测试引线组LD4-t中的测试引线的第一端子T1”、第二端子T2”、第三端子T3”和第四端子T4”。
连接到第一测试引线组LD1-t中的测试引线的第一端子T1和连接到第二测试引线组LD2-t中的测试引线的第一端子T1可以是相同的端子。因为连接到第一测试引线组LD1-t中的测试引线的第一端子T1和连接到第二测试引线组LD2-t中的测试引线的第一端子T1被配置为相同的端子，所以可以减少设置在电路板CF上的端子TG的数量。由此，可以增加电路板CF中的其他组件的空间利用率，并且可以减小电路板CF的尺寸。第一端子T1可以是接地端子。
类似地，连接到第三测试引线组LD3-t中的测试引线的第一端子T1”和连接到第四测试引线组LD4-t中的测试引线的第一端子T1”可以是相同的端子。第一端子T1”可以是接地端子。
将在下面描述用于检测连接故障的连接电阻测量方法。下面描述的连接电阻测量方法是用于检测连接故障的实现方法的示例，并且本公开的实施方式的电子设备EA可以使用各种其他连接电阻测量方法来检测连接故障。
如果测试电流分别通过第二端子T2'和T2”'被施加到第一测试引线组LD1-t和第三测试引线组LD3-t，则沿着实线箭头施加的测试电流可以经由下述各者流动到第一端子T1和T1”：第一测试引线组LD1-t的连接到第二端子T2'的第四引线LD1-t4和第三测试引线组LD3-t的连接到第二端子T2”'的第四引线LD3-t4；第二测试焊盘PD2-t的连接到第一测试引线组LD1-t的第四引线LD1-t4和第三测试引线组LD3-t的第四引线LD3-t4的第四焊盘PD2-t4；第一测试焊盘PD1-t的连接到第二测试焊盘PD2-t的第四焊盘PD2-t4的第三焊盘PD1-t3；测试凸块BP-t的连接到第一测试焊盘PD1-t的第三焊盘PD1-t3的第三凸块BP-t3；第一测试焊盘PD1-t的连接到第一测试焊盘PD1-t的第三焊盘PD1-t3的第二焊盘PD1-t2；第二测试焊盘PD2-t的连接到第一测试焊盘PD1-t的第二焊盘PD1-t2的第三焊盘PD2-t3；以及第一测试引线组LD1-t的连接到第二测试焊盘PD2-t的第三焊盘PD2-t3的第三引线LD1-t3和第三测试引线组LD3-t的连接到第二测试焊盘PD2-t的第三焊盘PD2-t3的第三引线LD3-t3。第一端子T1和T1”均可以是对其施加接地电压的接地端子。
可以由从第四端子T4'和T4”'沿着虚线箭头施加的测试电压来生成电流的流动。由测试电压生成的电流可以在从第四端子T4'和T4”'流动经由下述各者之后通过第三端子T3'和T3”'被输出：第一测试引线组LD1-t的连接到第四端子T4'的第一引线LD1-t1和第三测试引线组LD3-t的连接到第四端子T4”'的第一引线LD3-t1；第二测试焊盘PD2-t的连接到第一测试引线组LD1-t的第一引线LD1-t1和第三测试引线组LD3-t的第一引线LD3-t1的第一焊盘PD2-t1；第一测试焊盘PD1-t的连接到第二测试焊盘PD2-t的第一焊盘PD2-t1的第一焊盘PD1-t1；测试凸块BP-t的连接到第一测试焊盘PD1-t的第一焊盘PD1-t1的第一凸块BP-t1；第一测试焊盘PD1-t的连接到第一测试焊盘PD1-t的第一焊盘PD1-t1的第二焊盘PD1-t2；测试凸块BP-t的连接到第一测试焊盘PD1-t的第二焊盘PD1-t2的第二凸块BP-t2；第二测试焊盘PD2-t的第二焊盘PD2-t2；以及第一测试引线组LD1-t的第二引线LD1-t2和第三测试引线组LD3-t的第二引线LD3-t2。
根据本公开，通过将测试电流从第一测试引线组LD1-t和第三测试引线组LD3-t施加到第二端子T2'和T2”'，并且将测试电压施加到第四端子T4'和T4”'，可以测量第一端子T1和T1”处的电流，以及在第三端子T3'和T3”'处测量的测试引线与测试焊盘之间的连接电阻以及测试凸块BP-t与测试焊盘之间的连接电阻。
如果从第二测试引线组LD2-t和第四测试引线组LD4-t通过第二端子T2和T2”施加测试电流，则沿着实线箭头施加的测试电流可以在流动通过下述各者之后朝向第一端子T1、T1”被输出：第二测试引线组LD2-t的连接到第二端子T2的第七引线LD2-t3和第四测试引线组LD4-t的连接到第二端子T2”的第七引线LD4-t3；第三测试焊盘PD2-t'的连接到第七引线LD2-t3和LD4-t3的第七焊盘PD2-t'3；以及第二测试引线组LD2-t的连接到第三测试焊盘PD2-t'的第六焊盘PD2-t'2的第六引线LD2-t2和第四测试引线组LD4-t的连接到第三测试焊盘PD2-t'的第六焊盘PD2-t'2的第六引线LD4-t2。例如，测试电流可以从第二端子T2和T2”经由第七引线LD2-t3和LD4-t3、第七焊盘PD2-t'3、第六焊盘PD2-t'2以及通过第六引线LD2-t2和LD4-t2流动到第一端子T1和T1”。第一端子T1和T1”可以是对其施加接地电压的接地端子。
由于施加到第四端子T4和T4”的测试电压，因此电流可以沿着虚线箭头流动。由测试电压生成的电流可以在从第四端子T4和T4”流动通过下述各者之后通过第三端子T3和T3”被输出：第二测试引线组LD2-t的连接到第四端子T4'的第五引线LD2-t1和第四测试引线组LD4-t的连接到第四端子T4”'的第五引线LD4-t1；连接到第五引线LD2-t1和LD4-t1的第五焊盘PD2-t'1、第六焊盘PD2-t'2；以及第二测试引线组LD2-t的连接到第六焊盘PD2-t'2的第六引线LD2-t2和第四测试引线组LD4-t的连接到第六焊盘PD2-t'2的第六引线LD4-t2。
根据本公开，测试电流可以从第二测试引线组LD2-t和第四测试引线组LD4-t被施加到第二端子T2和T2”，并且测试电压可以被施加到第四端子T4和T4”，因此可以测量第一端子T1和T1”处的电流以及第三端子T3和T3”处的测试引线与测试焊盘之间的连接电阻。
如果测量到的连接电阻等于或小于(预定的或可选的)某一值，则可以认为电路板CF与电子面板EP之间的连接已经稳定地进行。如果测量到的连接电阻等于或大于(预定的或可选的)某一值，则可以不认为电路板CF与电子面板EP之间的连接已经稳定地进行。
如果将接地电压施加到第一端子T1和T1”，则可以使用第一端子T1和T1”的电流值作为默认值，通过在第三端子T3、T3'、T3”、T3”'处测量的电压来测量测试引线与测试焊盘之间的连接电阻。
第一测试引线组LD1-t中的测试引线LD1-t3和第二测试引线组LD2-t中的测试引线LD2-t2可以同时连接到第一端子T1。
第三测试引线组LD3-t中的测试引线LD3-t3和第四测试引线组LD 4-t中的测试引线LD4-t2可以同时连接到第一端子T1”。可以向第一端子T1和T1”中的每个施加接地电压。
根据本公开，通过提供通过单个端子TG被共同施加到第一测试引线组LD1-t和第二测试引线组LD2-t的接地电压，可以为参考电压的接地电压可以被均匀地施加到第一测试引线组LD1-t和第二测试引线组LD2-t。这也可以适用于第三测试引线组LD3-t和第四测试引线组LD4-t。
由于第一测试引线组LD1-t和第二测试引线组LD2-t共享用于提供相同电压的端子TG，并且第三测试引线组LD3-t和第四测试引线组LD4-t共享用于提供相同电压的端子TG，因此可以减少端子TG的数量，并且可以减少端子TG所占的面积。因此，由于减少了包括端子TG的电路组件所占的面积，所以可以增加电路组件的布置自由度，并且可以防止电路组件之间的电干扰。
在根据本公开的另一实施方式的电子设备EA(将在下面描述)中，可以以相同的方式测量连接电阻。
第一端子至第四端子的布置关系不限于附图中图示的内容，并且可以如图3中沿着电路板CF的外围布置，并且不限于任何一个实施方式。
参照图7，图示出连接到第一测试引线组LD1-t中的测试引线的第一端子T1a'、第二端子T2a'、第三端子T3a'和第四端子T4a'，并且图示出连接到第二测试引线组LD2-t中的测试引线的第一端子T1a、第二端子T2a、第三端子T3a和第四端子T4a。
另外，图示出连接到第三测试引线组LD3-t中的测试引线的第一端子T1a”'、第二端子T2a”'、第三端子T3a”'和第四端子T4a”'，并且图示出连接到第四测试引线组LD4-t中的测试引线的第一端子T1a、第二端子T2a”、第三端子T3a”和第四端子T4a”。
将不给出与上面参照图2A至图3和图6描述的组件相同的组件的重复描述。
连接到第二测试引线组LD2-t中的测试引线的第一端子T1a和连接到第四测试引线组LD4-t中的测试引线的第一端子T1a可以是相同的端子。由于连接到第二测试引线组LD2-t中的测试引线的第一端子T1a和连接到第四测试引线组LD4-t中的测试引线的第一端子T1a被配置为相同的端子，所以可以减少设置在电路板CF上的端子TG的数量。类似地，第一端子T1a可以是接地端子。
第二测试引线组LD2-t中的测试引线LD2-t2和第四测试引线组LD4-t中的测试引线LD4-t2两者可以同时连接到第一端子T1a。接地电压可以被施加到第一端子T1a。
根据本公开，由于接地电压通过单个端子TG被共同施加到第二测试引线组LD2-t和第四测试引线组LD4-t，因此可以为参考电压的接地电压可以被均匀地施加到第二测试引线组LD2-t和第四测试引线组LD4-t。此外，由于第二测试引线组LD2-t和第四测试引线组LD4-t共享用于提供相同电压的端子TG，因此可以减少端子TG的数量，并且可以减少端子TG所占的面积。因此，由于包括端子TG的电路组件所占的面积减少，所以可以增加电路组件的布置自由度，并且可以防止电路组件之间的电干扰。
参照图8，图示出连接到第一测试引线组LD1-t中的测试引线的第一端子T1b'、第二端子T2b'、第一端子T3b′和第四端子T4b'，并且图示出连接到第二测试引线组LD2-t中的测试引线的第一端子T1b、第二端子T2b、第一端子T3b和第四端子T4b。
另外，图示出连接到第三测试引线组LD3-t中的测试引线的第一端子T1b'、第二端子T2b”'、第三端子T3b”'和第四端子T4b”'，并且图示出连接到第四测试引线组LD4-t中的测试引线的第一端子T1b、第二端子T2b”、第三端子T3b”和第四端子T4b”。
连接到第一测试引线组LD1-t中的测试引线的第一端子T1b'和连接到第三测试引线组LD3-t中的测试引线的第一端子T1b'可以是相同的端子。由于连接到第一测试引线组LD1-t中的测试引线的第一端子T1b'和连接到第三测试引线组LD3-t中的测试引线的第一端子T1b'被配置为相同的端子，所以可以减少设置在电路板CF上的端子TG的数量。
类似地，连接到第二测试引线组LD2-t中的测试引线的第一端子T1b和连接到第四测试引线组LD4-t中的测试引线的第一端子T1b可以是相同的端子。
与在前面的实施方式中的一样，第一端子T1b和T1b'可以是接地端子。
第一测试引线组LD1-t中的测试引线LD1-t3和第三测试引线组LD3-t中的测试引线LD3-t3可以同时连接到第一端子T1b'。第二测试引线组LD2-t中的测试引线LD2-t2和第四测试引线组LD4-t中的测试引线LD4-t2可以同时连接到第一端子T1b。可以向第一端子T1b和T1b'中的每个施加接地电压。
根据本公开，由于共同施加到第一测试引线组LD1-t和第三测试引线组LD3-t的接地电压是通过单个端子TG提供的，并且共同施加到第二测试引线组LD2-t和第四测试引线组LD4-t的接地电压是通过单个端子TG提供的，因此可以为参考电压的接地电压可以被均匀地施加到第一测试引线组LD1-t和第三测试引线组LD3-t以及第二测试引线组LD2-t和第四测试引线组LD4-t中的每个。通过共享用于向第一测试引线组LD1-t、第二测试引线组LD2-t、第三测试引线组LD3-t和第四测试引线组LD4-t中的每个提供相同电压的端子TG，可以减少端子TG的数量，并且可以减少端子TG所占的面积。因此，由于包括端子TG的电路组件所占的面积减少，所以可以增加电路组件的布置自由度，并且可以防止电路组件之间的电干扰。
参照图9，图示出连接到第一测试引线组LD1-t中的测试引线的第一端子T1c、第二端子T2c'、第三端子T3c'和第四端子T4c'，并且图示出连接到第二测试引线组LD2-t中的测试引线的第一端子T1c、第二端子T2c、第三端子T3c和第四端子T4c。
另外，图示出连接到第三测试引线组LD3-t中的测试引线的第一端子T1c、第二端子T2c”'、第三端子T3c”'和第四端子T4c”'，并且图示出连接到第四测试引线组LD4-t中的测试引线的第一端子T1c、第二端子T2c”、第三端子T3c”和第四端子T4c”。
第一测试引线组LD1-t中的测试引线LD1-t3、第二测试引线组LD2-t中的测试引线LD2-t2、第三测试引线组LD3-t中的测试引线LD3-t3和第四测试引线组LD4-t中的测试引线LD4-t2可以同时连接到第一端子T1c。接地电压可以被施加到第一端子T1c。
根据本公开，由于共同施加到第一测试引线组LD1-t、第二测试引线组LD2-t、第三测试引线组LD3-t和第四测试引线组LD4-t的接地电压是通过单个端子TG提供的，因此可以为参考电压的接地电压可以被均匀地施加到第一测试引线组LD1-t、第二测试引线组LD2-t、第三测试引线组LD3-t和第四测试引线组LD4-t。通过共享用于向第一测试引线组LD1-t、第二测试引线组LD2-t、第三测试引线组LD3-t和第四测试引线组LD4-t中的每个提供相同电压的端子TG，可以减少端子TG的数量，并且可以减少端子TG所占的面积。因此，由于包括端子TG的电路组件所占的面积减少，所以可以增加电路组件的布置自由度，并且可以防止电路组件之间的电干扰。
根据本公开的实施方式的电子设备可以减少用于测量电子面板的连接电阻的端子的数量。
根据本公开的实施方式的电子设备可以使用更少的端子来测量多个点处的连接电阻。
根据本公开的实施方式的电子设备可以通过减少由端子在电路板中所占的面积来减小电路板的尺寸。
以上描述是本公开的技术特征的示例，并且本公开所属领域的技术人员将能够进行各种修改和变化。因此，本公开的上述实施方式可以单独实现，或者可以彼此组合实现。
因此，本公开中公开的实施方式不旨在限制本公开的技术精神，而是描述本公开的技术精神，并且本公开技术精神的范围不受这些实施方式的限制。

Claims (14)

1.一种电子设备，其特征在于，包括：
电子面板，所述电子面板包括第一焊盘部件和具有电连接到所述第一焊盘部件的一部分的第二焊盘部件；
驱动电路，所述驱动电路包括在平面视图中与所述第一焊盘部件重叠的凸块部件；以及
电路板，所述电路板包括在平面视图中与所述第二焊盘部件重叠的引线部件，其中，
包括多个测试引线的所述引线部件包括：
电连接到所述第一焊盘部件的第一测试引线组；以及
与所述第一焊盘部件绝缘的第二测试引线组，并且
所述第一测试引线组中的一个测试引线和所述第二测试引线组中的一个测试引线彼此电连接。
2.根据权利要求1所述的电子设备，其特征在于，
所述电路板包括电连接到所述多个测试引线的多个端子，
所述多个端子包括接收接地电压的第一端子，并且
所述第一测试引线组中的所述一个测试引线和所述第二测试引线组中的所述一个测试引线电连接到所述第一端子。
3.根据权利要求2所述的电子设备，其特征在于，所述多个端子还包括第二端子，所述第二端子电连接到所述第一测试引线组中的所述一个测试引线和所述第二测试引线组中的所述一个测试引线。
4.根据权利要求2所述的电子设备，其特征在于，所述多个端子沿着所述电路板的外围设置。
5.根据权利要求2所述的电子设备，其特征在于，所述多个端子与所述电子面板的端部相邻设置。
6.根据权利要求1所述的电子设备，其特征在于，还包括：
导电粘合构件，所述导电粘合构件将所述电子面板和所述驱动电路电连接或者将所述电子面板和所述电路板电连接。
7.根据权利要求1所述的电子设备，其特征在于，
所述第一焊盘部件包括N个第一测试焊盘，
所述第二焊盘部件包括N个第二测试焊盘和N个第三测试焊盘，
所述凸块部件包括N个测试凸块，
所述第一测试引线组和所述第二测试引线组均包括N个测试引线，并且
N是大于或等于3的自然数。
8.根据权利要求7所述的电子设备，其特征在于，所述N个第二测试焊盘和所述N个第一测试焊盘彼此电连接。
9.根据权利要求7所述的电子设备，其特征在于，所述N个第一测试焊盘和所述N个第三测试焊盘中的至少一者包括虚设焊盘。
10.根据权利要求9所述的电子设备，其特征在于，
N是3，
所述N个第一测试焊盘包括至少一个虚设焊盘，并且
所述N个第三测试焊盘包括至少一个虚设焊盘。
11.根据权利要求1所述的电子设备，其特征在于，
所述电子面板包括：
基础衬底，彼此间隔开的显示区域、第一区域和第二区域被限定在所述基础衬底中；以及
设置在所述显示区域中的多个像素，
所述第一焊盘部件包括：
设置在所述第一区域中并且电连接到所述多个像素的多个第一有效焊盘；以及
与所述多个第一有效焊盘绝缘的多个第一测试焊盘，
所述第二焊盘部件包括：
设置在所述第二区域中并且电连接到所述多个第一有效焊盘的多个第二有效焊盘；
电连接到所述多个第一测试焊盘的多个第二测试焊盘；以及
与所述多个第一测试焊盘绝缘的多个第三测试焊盘，并且
所述凸块部件包括：
电连接到所述多个第一有效焊盘的多个有效凸块；以及
电连接到所述多个第一测试焊盘的多个测试凸块。
12.根据权利要求11所述的电子设备，其特征在于，
所述引线部件还包括电连接到所述多个第二有效焊盘的多个有效引线，
所述第一测试引线组电连接到所述多个第二测试焊盘，并且
所述第二测试引线组电连接到所述多个第三测试焊盘。
13.根据权利要求12所述的电子设备，其特征在于，
所述电路板包括电连接到所述多个测试引线的多个端子，
所述多个端子包括接收接地电压的第一端子，并且
所述第一测试引线组中的所述一个测试引线和所述第二测试引线组中的所述一个测试引线电连接到所述第一端子。
14.根据权利要求13所述的电子设备，其特征在于，所述多个端子还包括第二端子，所述第二端子电连接到所述第一测试引线组中的所述一个测试引线和所述第二测试引线组中的所述一个测试引线。
CN202321640443.8U 2022-07-19 2023-06-27 电子设备 Active CN220402026U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0089089 2022-07-19
KR1020220089089A KR20240011927A (ko) 2022-07-19 2022-07-19 전자 장치

Publications (1)

Publication Number Publication Date
CN220402026U true CN220402026U (zh) 2024-01-26

Family

ID=89577049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321640443.8U Active CN220402026U (zh) 2022-07-19 2023-06-27 电子设备

Country Status (3)

Country Link
US (1) US20240030123A1 (zh)
KR (1) KR20240011927A (zh)
CN (1) CN220402026U (zh)

Also Published As

Publication number Publication date
US20240030123A1 (en) 2024-01-25
KR20240011927A (ko) 2024-01-29

Similar Documents

Publication Publication Date Title
JP3780996B2 (ja) 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器
KR100598276B1 (ko) 회로 기판, 볼 그리드 어레이의 실장 구조, 및 전기 광학장치, 및 전자 기기
US7599193B2 (en) Tape circuit substrate with reduced size of base film
US20050162577A1 (en) Driver chip and display apparatus having the same
US20060268213A1 (en) Low-cost flexible film package module and method of manufacturing the same
US20110169792A1 (en) Display panel
US7486284B2 (en) Driver chip and display apparatus having the same
US20060164586A1 (en) Electro-optical device, circuit board, mounting structure, and electronic apparatus
KR20070010288A (ko) 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
CN112309268A (zh) 一种显示装置及显示装置制备方法
US20230328876A1 (en) Display device and an inspection method of a display device
KR100278479B1 (ko) 엑스레이 디텍터 및 그 제조방법_
JPH09260579A (ja) フレキシブル配線基板の端子構造およびそれを用いたｉｃチップの実装構造
US20240138065A1 (en) Electronic apparatus
WO2017138443A1 (ja) 半導体装置及び表示装置
CN220402026U (zh) 电子设备
JP2018132515A (ja) プローブカード
US20090315029A1 (en) Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same
JP2019219368A (ja) プローブカード
JP4488774B2 (ja) フレキシブルプリント回路基板と硬質基板との接続構造
JP2007329316A (ja) 配線基板及び実装構造体
JP2018125413A (ja) 電子部品および電子部品の製造方法
JP4270210B2 (ja) 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
JP4518025B2 (ja) 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
JP2002246404A (ja) バンプ付き半導体素子

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant