CN220172137U - 半导体装置结构 - Google Patents

半导体装置结构 Download PDF

Info

Publication number
CN220172137U
CN220172137U CN202321263658.2U CN202321263658U CN220172137U CN 220172137 U CN220172137 U CN 220172137U CN 202321263658 U CN202321263658 U CN 202321263658U CN 220172137 U CN220172137 U CN 220172137U
Authority
CN
China
Prior art keywords
layer
epitaxial source
precursor
semiconductor device
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321263658.2U
Other languages
English (en)
Inventor
林侃儒
张阡
周志勋
张岱民
戴谊宁
李弘贸
蔡彦明
卢炜业
简瑞宏
张志维
蔡明兴
黄麟淯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN220172137U publication Critical patent/CN220172137U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体装置结构，包含基底；外延源极/漏极区，设置于基底上方；介电层位于外延源极/漏极区上方；导电部件延伸通过介电层。导电部件电性耦接至外延源极/漏极区。介电层形成围绕导电部件的侧壁；保护衬垫沿侧壁及导电部件延伸并物理接触侧壁及导电部件。保护衬垫被凹陷，以暴露侧壁的一部分，侧壁的此部分具有从介电层的顶表面延伸到保护衬垫的长度，且导电部件接触侧壁的此部分；金属盖层，设置于外延源极/漏极区与导电部件的底表面之间。半导体装置结构还包含硅化物层，设置于外延源极/漏极区与金属盖层之间。金属盖层包含钨、钼或前述的组合。

Description

半导体装置结构
技术领域
本实用新型实施例涉及半导体技术，尤其涉及半导体装置结构。
背景技术
半导体装置用于各种电子应用中，例如个人电脑、手机、数字相机和其他电子设备。半导体装置的制造一般通过依序在半导体基底上方沉积绝缘层或介电层、导电层及半导体材料层来制造。各种材料层也可通过使用光刻技术来图案化，以形成半导体基底上的电路组件和元件。
半导体产业通过持续降低最小部件(feature)的尺寸，持续改善各种电子组件(例如晶体管、二极管、电阻、电容等等)的集成密度，使得更多的组件集成于既定面积中。然而，当降低最小部件的尺寸，出现了应解决的附加问题。
实用新型内容
本实用新型的目的在于提出一种半导体装置结构，以解决上述至少一个问题。
在一些实施例中，提供半导体装置结构，半导体装置结构包含基底；外延源极/漏极区，设置于基底上方；介电层，位于外延源极/漏极区上方；导电部件，延伸通过介电层，并电性耦接至外延源极/漏极区，其中介电层形成围绕导电部件的侧壁；保护衬垫，沿侧壁及导电部件延伸并物理接触侧壁及导电部件，其中保护衬垫被凹陷，以暴露侧壁的一部分，侧壁的此部分具有从介电层的顶表面延伸到保护衬垫的长度，且导电部件接触侧壁的此部分；金属盖层，设置于外延源极/漏极区与导电部件的底表面之间；以及硅化物层，设置于外延源极/漏极区与金属盖层之间，其中金属盖层包含钨、钼或前述的组合。
根据本实用新型其中的一个实施方式，该长度在1nm至10nm的范围中。
根据本实用新型其中的一个实施方式，该硅化物层的底表面在该外延源极/漏极区的顶表面下方。
根据本实用新型其中的一个实施方式，该保护衬垫的底表面在该外延源极/漏极区的顶表面下方。
根据本实用新型其中的一个实施方式，该导电部件的上部的宽度大于该导电部件的下部的宽度。
根据本实用新型其中的一个实施方式，该介电层包括:一接触蚀刻停止层，位于该外延源极/漏极区上；一第一层间电介质，位于该接触蚀刻停止层上，并被该接触蚀刻停止层围绕；以及一第二层间电介质，位于该接触蚀刻停止层及该第一层间电介质上。
根据本实用新型其中的一个实施方式，该导电部件直接接触该第二层间电介质。
根据本实用新型其中的一个实施方式，该导电部件与该接触蚀刻停止层及该第一层间电介质隔开。
根据本实用新型其中的一个实施方式，该保护衬垫的顶表面高于该第一层间电介质的顶表面。
根据本实用新型其中的一个实施方式，该硅化物层的顶表面高于该外延源极/漏极区的顶表面。
附图说明
根据以下的详细说明并配合所附附图可以更加理解本实用新型实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件(feature)并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
图1为依据一些实施例，半导体装置结构的透视图。
图2、图3、图4、图5、图6、图7、图8、图10、图12为依据一些实施例，沿图1的半导体装置结构的剖面A-A截取，制造图1的半导体装置结构的各阶段的剖面侧视图。
图9A、图9B、图9C、图9D、图9E为依据一些实施例，在各制造阶段期间，图8的半导体装置结构的一部分的放大图。
图11A、图11B、图11C、图11D、图11E、图11F、图11G、图11H为依据一些实施例，在各制造阶段期间，图8的半导体装置结构的一部分的放大图。
图13为依据一些实施例，制造半导体装置结构的工艺的流程图。
图14为依据一些实施例，制造半导体装置结构的另一工艺的流程图。
附图标记如下：
100:半导体装置结构
140:虚设栅极堆叠物
142:半导体基底
144:隔离区
146:鳍
148,470:界面电介质
150:虚设栅极
152:掩模
354:栅极间隔件
356:外延源极/漏极区
360:接触蚀刻停止层
362:第一层间电介质
460:取代栅极结构
472:栅极介电层
474:选择性顺应层
476:栅极电极层
510:凹口
610:金属栅极盖层
780:第二层间电介质
782:顶表面
810,820,830:开口
810B,830B:底部
820B:底表面
810S,820S,830S:侧壁
840,1118:凹陷部分
850:部分
910,1130:硅化物层
912,950,1112,1132,1142,1150:沉积工艺
920,1140:金属盖层
922:循环性沉积工艺
930,1160:导电材料
952,954,956,1152,1154,1156:接触插塞
960,1180:平坦化工艺
970,1170:多余部分
1110:保护衬垫
1114:蚀刻操作
1120:清洁操作
1122:剩下杂质
1300:原子层沉积工艺
1302,1304,1306,1308,1310,1312,1314,1402,1404,1406,1408,1410:工艺方块
1400:循环性化学气相沉积工艺
具体实施方式
要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本实用新型实施例。例如，元件的尺寸不限于本公开的一实施方式的范围或数值，但可取决于元件的处理条件及/或要求性质。此外，在随后描述中在第二部件上方或在第二部件上形成第一部件的包括第一及第二部件形成为直接接触的实施例，以及亦可包括额外部件可形成在第一及第二部件之间，使得第一及第二部件可不直接接触的实施例。此外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一元件或部件与另一(复数)元件或(复数)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“在...之上”、“上部”及类似的用语。除了附图所示出的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本实用新型实施例。例如，元件的尺寸不限于本公开的一实施方式的范围或数值，但可取决于元件的处理条件及/或要求性质。此外，在随后描述中在第二部件上方或在第二部件上形成第一部件的包括第一及第二部件形成为直接接触的实施例，以及亦可包括额外部件可形成在第一及第二部件之间，使得第一及第二部件可不直接接触的实施例。此外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一元件或部件与另一(复数)元件或(复数)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“在...之上”、“上方”、“上”、“顶部、“上部”及类似的用语。除了附图所示出的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
本文描述范例方法及结构的一些变化。本技术领域中技术人员将容易理解在其他实施例的范围内可以进行的其他修改。虽然可以特定顺序描述方法实施例，但是各种其他方法实施例可在任何逻辑顺序中进行，且相较于本文描述的步骤，各种其他方法实施例可包含较少或较多步骤。在一些附图中，为了便于描绘附图，可省略本文显示的组件或部件的一些参考符号，以避免遮挡其他组件或部件。
本文提供依据一些实施例的半导体装置结构及其形成方法。半导体装置结构可为鳍式场效晶体管(fin field-effect transistor，FinFET)装置、互补金属氧化物半导体(complementary metal-oxide semiconductor，CMOS)装置、绝缘层上覆硅(silicon-on-insulator，SOI)装置、金属氧化物半导体场效晶体管(Metal-Oxide-SemiconductorField-Effect，MOSFET)装置或类似物。本文实施例将针对特定背景进行描述，即鳍式场效晶体管装置及其形成方法。在使用栅极后制工艺形成的鳍式场效晶体管装置的上下文中讨论了本文中呈现的各种实施例。在其他实施例中，也可使用栅极先制工艺。再者，一些实施例考虑了用于平面晶体管装置、多栅极晶体管装置、二维晶体管装置、全绕式栅极(gate-all-around，GAA)晶体管装置、纳米线晶体管装置或类似装置的方面。
随着半导体装置微缩化到先进或探索性技术节点，例如10纳米、7纳米、5纳米、3纳米或更大的节点，集成电路加工及制造的复杂性增加，相关工艺裕度缩小。互连结构的电阻对这些细线来说是个挑战。时常使用氮化或金属氮化物，以覆盖硅化物材料，并防止下方硅化物材料的氧化。然而，从氮化或金属氮化物得到的氮提供额外界面，这增加了后续形成的接触插塞的整体电阻。此外，氮化或金属氮化物在破真空期间可经历氧化，此氧化难以移除，但是对后续形成的接触插塞贡献额外电阻。本文讨论的各种实施例允许用于形成低电阻接触插塞。本文讨论的各种实施例允许用于扩大间隙填充能力，同时通过在硅化物层上非顺应性且选择性形成金属盖层，通过消除氮化物及金属氮化物阻挡层，且通过改善由下而上填充能力，以形成接触插塞，并降低接触插塞电阻。在一些实施例中，提供用于覆盖硅化物层的金属盖(metal cap)及金属覆盖方法。金属盖有双重目的，一个是防止下方硅化物材料氧化，另一个是作为后续选择性由下而上填充成长的籽晶层。达到此双重目的的相同的金属盖层减少了界面电阻，同时降低了形成半导体装置的成本。
图1-图8显示依据一些实施例，在用于形成导电部件的范例方法期间，半导体装置结构100在对应阶段的示意图。图1显示在范例方法的一阶段，半导体装置结构100的透视图。如以下描述的半导体装置结构100用于鳍式场效晶体管的实现。图1显示的鳍式场效晶体管结构提供用于显示目的，但是不用于限制本实用新型实施例的范围。在其他范例实施例中，可实现其他结构。
半导体装置结构100包含形成于半导体基底142上的鳍146(第一鳍及第二鳍，被统称为“鳍”)，在相邻鳍146之间的半导体基底142上具有对应的隔离区144。虚设栅极堆叠物140(第一虚设栅极堆叠物及第二虚设栅极堆叠物，被统称为“虚设栅极堆叠物”)沿对应的鳍146的侧壁延伸及在鳍146上方。虚设栅极堆叠物140各包含界面电介质148、虚设栅极150及掩模152。
半导体基底142可为或包含块状半导体基底、绝缘层上覆半导体(semiconductor-on-insulator，SOI)基底或类似物，半导体基底142可为掺杂(例如掺杂p型或n型掺杂物)或未掺杂。在一些实施例中，半导体基底142可包含元素半导体(例如硅(Si)或锗(Ge))、化合物半导体(包含例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟)、合金半导体(包含例如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP)、前述的组合或类似物。
鳍146可形成于半导体基底142中。举例来说，可例如通过合适的光刻及蚀刻工艺来蚀刻半导体基底142，使得沟槽形成于相邻对的鳍146之间，且使得鳍146从半导体基底142突出。隔离区144各形成于对应的沟槽中。隔离区144可包含或为绝缘材料，例如氧化物(例如氧化硅)、氮化物、类似物或前述的组合。在沉积绝缘材料之后，可接着将绝缘材料凹陷，以形成隔离区144。使用合适的蚀刻工艺将绝缘材料凹陷，使得鳍146从相邻的隔离区144突出，这可以至少部分地由此将鳍146划定为半导体基底142上的有源区。鳍146可通过其他工艺形成，且可例如包含同质外延及/或异质外延结构。
虚设栅极堆叠物140形成于鳍146上。在本文描述的取代栅极工艺中，用于虚设栅极堆叠物140的界面电介质148、虚设栅极150及掩模152可通过合适的沉积工艺依序形成对应层，接着通过合适的光刻及蚀刻工艺将对应层图案化为虚设栅极堆叠物140。举例来说，界面电介质148可包含或为氧化硅、氮化硅、类似物或前述的多层。虚设栅极150可包含或为硅(例如多晶硅)或其他材料。掩模152可包含一层或多层，例如硬掩模层及对应的光刻胶。在掩模152包含硬掩模层的一些实施例中，掩模152可包含或为氧化硅、氮化硅、氮氧化硅、碳化硅、氮化硅碳、前述的组合或类似物。
在其他范例中，取代及/或除了虚设栅极堆叠物140之外，图1显示的半导体装置结构可包含形成于栅极先制工艺中的操作性栅极堆叠物(或更一般来说，栅极结构)。在栅极先制工艺中，界面电介质148可为栅极介电层，且虚设栅极150可为栅极电极。用于操作性栅极堆叠物的栅极介电层、栅极电极及掩模152可通过合适的沉积工艺依序形成对应层，接着通过合适的光刻及蚀刻工艺将这些层图案化为栅极堆叠物。举例来说，栅极介电层可包含或为氧化硅、氮化硅、高介电常数介电材料、类似物或前述的多层。高介电常数介电材料可具有介电常数值大于约7.0，且可包含铪(Hf)、铝(Al)、锆(Zr)、镧(La)、镁(Mg)、钡(Ba)、钛(Ti)、铅(Pb)的金属氧化物或金属硅酸盐、前述的多层或前述的组合。栅极电极可包含或为硅(例如掺杂或未掺杂的多晶硅)、含金属材料(例如钛、钨、铝、钌或类似物)、前述的组合(例如硅化物(可后续形成))或前述的多层。掩模152可包括或为氧化硅、氮化硅、氮氧化硅、碳化硅、氮化硅碳、前述的组合或类似物。
图1更显示用于后续附图的参考剖面。剖面A-A为在沿例如两侧源极/漏极区之间的鳍146中的通道的平面中。图2-图8显示依据对应剖面A-A，在各种范例方法中，加工的各阶段的剖面示意图。图2显示图1的半导体装置结构100在剖面A-A的剖面示意图。
图3显示形成栅极间隔件354、外延源极/漏极区356、接触蚀刻停止层(contactetch stop layer，CESL)360及第一层间电介质(interlayer dielectric，ILD)362。栅极间隔件354沿虚设栅极堆叠物140的侧壁(例如界面电介质148、虚设栅极150及掩模152的侧壁)形成，且形成于鳍146上方。举例来说，栅极间隔件354可通过合适的沉积工艺顺应性沉积栅极间隔件354的一层或多层，并各向异性蚀刻一层或多层来形成。栅极间隔件354的一层或多层可包含碳化硅氧、氮化硅、氮氧化硅、氮化硅碳、前述的组合、前述的多层或类似物。
在形成栅极间隔件354之后，通过蚀刻工艺在虚设栅极堆叠物140的两侧的鳍146中形成凹口，蚀刻工艺使用虚设栅极堆叠物140及栅极间隔件354作为合并掩模。蚀刻工艺可为各向同性或各向异性，或更相对于半导体基底142的一个或多个晶面可以是选择性的。合适的各向异性干蚀刻工艺可包含反应性离子蚀刻(reactive ion etch，RIE)、中子束蚀刻(neutral beam etch，NBE)、前述的组合或类似方法。因此，凹口可基于实现的蚀刻工艺具有各种剖面轮廓。外延源极/漏极区356形成于凹口中。外延源极/漏极区356可包含或为硅、硅锗、碳化硅、硅磷、硅碳磷、纯锗或大致纯锗、第III-V族化合物半导体、第II-VI族化合物半导体或类似物。外延源极/漏极区356可通过合适的外延成长及沉积工艺形成于凹口中。在一些范例中，外延源极/漏极区356可相对于鳍146升高，且可具有刻面，这些刻面对应至半导体基底142的晶面。
本技术领域中技术人员将容易理解可省略凹陷及外延成长，且源极/漏极区可通过使用虚设栅极堆叠物140及栅极间隔件354作为掩模将掺杂物注入鳍146中。在实现外延源极/漏极区356的一些范例中，也可掺杂外延源极/漏极区356，例如通过在外延成长期间原位掺杂及/或在外延成长之后，将掺杂物注入外延源极/漏极区356中。因此，源极/漏极区可以通过掺杂(例如通过注入及/或在外延生长期间原位掺杂，如果合适)及/或通过外延生长(如果合适)来描绘，这可以进一步描绘有源区，其中划定了源极/漏极区。
接触蚀刻停止层360通过合适的沉积工艺顺应性沉积于外延源极/漏极区356的表面、栅极间隔件354的侧壁及顶表面、掩模152的顶表面及隔离区144的顶表面上。一般来说，蚀刻停止层(etch stop layer，ESL)可提供用以停止形成例如接点或导通孔时的蚀刻工艺的机制。蚀刻停止层可由介电材料形成，介电材料具有选择性从相邻层或组件的不同蚀刻。在一些实施例中，接触蚀刻停止层360可包含或为氮化硅、氮氧化硅、碳氧化硅、氮碳化硅、氧化硅碳、氮氧碳化硅、氮化碳、前述的组合或类似物。在一些实施例中，接触蚀刻停止层360可通过使用化学气相沉积(chemical vapor deposition，CVD)、原子层沉积(atomiclayer deposition，ALD)、前述的组合或类似方法形成。
在一些实施例中，第一层间电介质362可包含或为二氧化硅、低介电常数介电材料(例如具有比二氧化硅更小的介电常数的材料)、氮氧化硅、磷硅酸盐玻璃(phosphosilicate glass，PSG)、硼硅酸盐玻璃(borosilicate glass，BSG)、硼磷硅酸盐玻璃(borophosphosilicate glass，BPSG)、未掺杂硅酸盐玻璃(undoped silicate glass，USG)或类似物、氟化硅酸盐玻璃(fluorinated silicate glass，FSG)、有机硅酸盐玻璃(organosilicate glasses，OSG)、SiOxCy、旋涂玻璃、旋涂聚合物、硅碳材料、前述的化合物、前述的复合层、前述的组合或类似物。第一层间电介质362通过合适的沉积工艺沉积于接触蚀刻停止层360上。在一些实施例中，第一层间电介质362通过使用化学气相沉积、等离子体辅助化学气相沉积(plasma enhanced CVD，PECVD)、旋涂玻璃工艺、前述的组合或类似方法形成。
在沉积第一层间电介质362之后，可例如通过化学机械研磨(chemicalmechanical polish，CMP)将第一层间电介质362平坦化。在栅极先制工艺中，第一层间电介质362的顶表面可在接触蚀刻停止层360的上部及栅极堆叠物之上，且可省略以下参照图4及图5的加工。因此，接触蚀刻停止层360及第一层间电介质362可保留在栅极堆叠物上方。
图4显示以取代栅极结构460取代虚设栅极堆叠物140。在图4所示以取代栅极结构460取代虚设栅极堆叠物140之前，第一层间电介质362及接触蚀刻停止层360形成具有顶表面与虚设栅极150的顶表面共平面。可进行平坦化工艺(例如化学机械研磨工艺)，使得第一层间电介质362及接触蚀刻停止层360的顶表面与虚设栅极150的顶表面共平面。化学机械研磨也可移除虚设栅极150上的掩模152(且在一些范例中，栅极间隔件354的上部)。因此，通过第一层间电介质362及接触蚀刻停止层360暴露虚设栅极150的顶表面。
在通过第一层间电介质362及接触蚀刻停止层360暴露虚设栅极150的情况下，例如通过一个或多个蚀刻工艺移除虚设栅极150。虚设栅极150可通过对虚设栅极150有选择性的蚀刻工艺移除，其中界面电介质148用作蚀刻停止层，且之后界面电介质148可通过对界面电介质148有选择性的不同蚀刻工艺选择性移除。凹口(未显示)形成于栅极间隔件354之间，其中移除虚设栅极堆叠物140，且通过凹口暴露鳍146的通道区。
取代栅极结构460形成于凹口中，其中移除虚设栅极堆叠物140。取代栅极结构460各包含(如图示)界面电介质470、栅极介电层472、一个或多个选择性顺应层474及栅极电极层476。在一些实施例中，取代栅极结构460还包含金属栅极盖层(例如图6所示的金属栅极盖层610)。在其他实施例中，不存在金属栅极盖层610。界面电介质470沿通道区形成于鳍146的侧壁及顶表面上。界面电介质470可例如为界面电介质148(如果没移除界面电介质148)、通过将鳍146热氧化或化学氧化形成的氧化物(例如氧化硅)及/或氧化物(例如氧化硅)、氮化物(例如氮化硅)及/或其他介电层。
栅极介电层472可顺应性沉积于移除虚设栅极堆叠物140所形成的凹口中(例如沉积于隔离区144的顶表面上、界面电介质470上及栅极间隔件354的侧壁上)及第一层间电介质362、接触蚀刻停止层360及栅极间隔件354上。栅极介电层475可为或包含氧化硅、氮化硅、高介电常数介电材料(例如上述所提供的范例)、前述的多层或其他介电材料。在一些实施例中，栅极介电层472可通过使用分子束沉积(molecular beam deposition，MBD)、原子层沉积、等离子体辅助化学气相沉积、前述的组合或类似方法形成。在一些实施例中，栅极介电层472可具有厚度在约0.3nm至约0.5nm的范围中。
接着，一个或多个选择性顺应层474可顺应性(且如果多于一个的话依序)沉积于栅极介电层472上。一个或多个选择性顺应层474可包含一个或多个阻挡及/或盖层及一个或多个功函数调整层。一个或多个阻挡及/或盖层可包含或为氮化物、氮化硅、氮化碳、钽及/或钛的氮化铝、钨的氮化物、氮化碳及/或碳化物、类似物或前述的组合。一个或多个功函数调整层可包含或为氮化物、氮化硅、氮化碳、氮化铝、氧化铝、钛及/或钽的碳化铝、钨的氮化物、氮化碳及/或碳化物、钴、铂或前述的组合。
如果实施的话，栅极电极层476形成于一个或多个选择性顺应层474上方(例如形成于一个或多个功函数调整层上方)及/或栅极介电层472上方。栅极电极层476可填充剩下的移除虚设栅极堆叠物140所形成的凹口。在一些实施例中，栅极电极层476可包含一层或多层合适的导电材料。栅极电极层476可为或包含了含金属材料，例如钨、钴、铝、钌、铜、前述的多层、前述的组合或类似物。栅极电极层476可通过使用任何合适工艺形成，例如原子层沉积、化学气相沉积、物理气相沉积、镀覆、前述的组合或类似方法。可通过平坦化工艺(例如化学机械研磨工艺)移除栅极电极层476、一个或多个选择性顺应层474及栅极介电层472在第一层间电介质362、接触蚀刻停止层360及栅极间隔件354的顶表面之上的部分。在一些实施例中，在平坦化工艺之后，栅极电极层476可具有厚度在约5nm至约50nm的范围中。
包含栅极电极层476、一个或多个选择性顺应层474、栅极介电层472及界面电介质470的取代栅极结构460可进而形成如图4所示。
请参照图5，在一些实施例中，其中取代栅极结构460还包含金属栅极盖层610，将每个取代栅极结构460凹陷，以形成凹口510。凹口510可通过使用蚀刻工艺形成(例如干蚀刻工艺、湿蚀刻工艺或前述的组合)。在一些实施例中，蚀刻工艺移除栅极介电层472的顶部、选择性顺应层474(如果存在)的顶部、栅极电极层476的顶部及/或栅极间隔件354的顶部。在一些实施例中，栅极电极层476的蚀刻速率大于栅极介电层472的蚀刻速率，使得栅极电极层476的顶表面低于栅极介电层472的顶表面。在一些实施例中，栅极电极层476及选择性顺应层474的蚀刻速率大于栅极介电层472的蚀刻速率，使得栅极电极层476及选择性顺应层474的顶表面低于栅极介电层472的顶表面，如图5所示。在一些实施例中，凹口510可具有深度在约1nm至约10nm的范围中。
请参照图6，进行沉积工艺，以至少在凹口510中的栅极电极层476的顶表面上形成金属栅极盖层610。在一些实施例中，金属栅极盖层610及下方的栅极电极层476包含不同材料，使得金属栅极盖层610可保护下方的栅极电极层476免于在后续加工期间受损。金属栅极盖层610可为或包含了含金属材料，例如钨、钴、铝、钌、钛、铜、钼、前述的多层、前述的组合或类似物。
在一些实施例中，金属栅极盖层610可通过使用任何合适工艺形成，例如原子层沉积、化学气相沉积、物理气相沉积、镀覆、前述的组合或类似方法。在一些实施例中，沉积工艺包含通过由下而上成长在栅极电极层476的顶表面上选择性形成金属栅极盖层610。通过由下而上成长形成的金属栅极盖层610可具有较少缺陷(例如缝隙)，这可改善半导体装置结构100的效能。在一些实施例中，金属栅极盖层610可具有厚度在约1nm至约10nm的范围中。
包含金属栅极盖层610、栅极电极层476、一个或多个选择性顺应层474、栅极介电层472及界面电介质470的取代栅极结构460可进而形成如图5及图6所示。
图7显示第二层间电介质780形成于第一层间电介质362、接触蚀刻停止层360、栅极间隔件354及取代栅极结构460上方。虽然未显示，但是在一些范例中，蚀刻停止层可沉积于第一层间电介质362上方，且第二层间电介质780可沉积于蚀刻停止层上方。如果实施的话，蚀刻停止层可包含或为氮化硅、氮化硅碳、氧化硅碳、氮化碳或前述的组合。在一些实施例中，第二层间电介质780可通过使用与以上参照图3的第一层间电介质362的相似材料及方法形成，故不赘述于此。在一些实施例中，第二层间电介质780及第一层间电介质362由相同材料形成。在其他实施例中，第二层间电介质780及第一层间电介质362由不同材料形成。第二层间电介质780可包含或为二氧化硅、低介电常数介电材料、氮氧化硅、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、未掺杂硅酸盐玻璃或类似物、氟化硅酸盐玻璃、有机硅酸盐玻璃、SiOxCy、旋涂玻璃、旋涂聚合物、硅碳材料、前述的化合物、前述的复合层、类似物或前述的组合。在一些实施例中，第二层间电介质780可具有厚度在约10nm至约100nm的范围中。在一些实施例中，可使用一个或多个合适的蚀刻工艺(例如各向异性干蚀刻工艺或类似方法)将接触蚀刻停止层360、第一层间电介质362及第二层间电介质780图案化。
图8显示一个或多个接触开口(例如开口810、820及830)通过图案化工艺形成于第一层间电介质362及/或第二层间电介质780中(且在一些实施例中，形成于接触蚀刻停止层360及/或外延源极/漏极区356中)。应注意的是，虽然显示三个开口810、820及830，但是可形成任何数量的接触开口。在所示的实施例中，开口810垂直延伸通过第二层间电介质780、第一层间电介质362、接触蚀刻停止层360，并部分延伸至外延源极/漏极区356中，以在外延源极/漏极区356中形成凹陷部分840；开口820垂直延伸通过第二层间电介质780、第一层间电介质362、接触蚀刻停止层360，并部分延伸至外延源极/漏极区356中，以在外延源极/漏极区356中形成凹陷部分840；开口830垂直延伸通过第二层间电介质780、第一层间电介质362、接触蚀刻停止层360，并部分延伸至外延源极/漏极区356中，以在外延源极/漏极区356中形成凹陷部分840。在一些实施例中，开口810、820及830延伸至外延源极/漏极区356的顶表面，但是不形成凹陷部分840。开口810包含侧壁810S(由第二层间电介质780、第一层间电介质362、接触蚀刻停止层360及凹陷部分840定义)及延伸于侧壁810S之间的底部810B(由外延源极/漏极区356定义)。开口820包含侧壁820S(由第二层间电介质780、第一层间电介质362、接触蚀刻停止层360及凹陷部分840定义)及延伸于侧壁820S之间的底表面820B(由外延源极/漏极区356定义)。开口830包含侧壁830S(由第二层间电介质780、第一层间电介质362、接触蚀刻停止层360及凹陷部分840定义)及延伸于侧壁830S之间的底部830B(由外延源极/漏极区356定义)。在一些实施例中，开口810、820及830各独立具有宽度在约3nm至约50nm的范围中。在一些实施例中，一个或多个侧壁810S、侧壁820S及侧壁830S可为渐缩的。在一个或多个侧壁810S、侧壁820S及侧壁830S为渐缩的一些实施例中，开口810、820及830各独立具有顶部尺寸在约4nm至约50nm的范围中以及底部尺寸在约3nm至约48nm的范围中，其中顶部尺寸大于底部尺寸。在一些实施例中，开口810、820及830各独立具有高度尺寸在约15nm至约45nm的范围中。
开口810、820及830形成通过第二层间电介质780、第一层间电介质362及接触蚀刻停止层360，以暴露外延源极/漏极区356的一部分。第二层间电介质780、第一层间电介质362及接触蚀刻停止层360可例如使用光刻及一个或多个蚀刻工艺(例如各向异性干蚀刻工艺)来图案化，以形成开口810、820及830。如以下描述，可以一个或多个导电材料填充开口810、820及830，以形成接触插塞952、954及956，接触插塞952、954及956提供到外延源极/漏极区356的电性连接。
图案化工艺包含光刻工艺及/或一个或多个蚀刻工艺，例如用于形成开口810、820及830的各向异性蚀刻工艺。举例来说，形成开口810、820及830的步骤包含进行光刻工艺，以在第二层间电介质780上方形成图案化光刻胶层，以及进行蚀刻工艺，以将定义于图案化光刻胶层中的图案转移至第二层间电介质780、接触蚀刻停止层360、第一层间电介质362及/或外延源极/漏极区356。光刻工艺可包含在第二层间电介质780的顶表面782上形成光刻胶层(例如通过旋涂)，进行预曝光烘烤工艺，使用掩模进行曝光工艺，进行曝光后烘烤工艺，以及进行显影工艺。在曝光工艺期间，光刻胶层暴露于辐射能(例如紫外线(ultraviolet，UV)光源、深紫外线(deep UV，DUV)光源或极紫外线(extreme UV，EUV)光源)，其中取决于掩模及/或掩模类型(例如二元掩模、相位移掩模或极紫外线掩模)的掩模图案，掩模阻档、传输及/或反射辐射到光刻胶层，使得将对应至掩模图案的图像投影至光刻胶层上。由于光刻胶层对辐射能敏感，因此光刻胶层的曝光部分化学改变，且取决于光刻胶层的特性以及在显影工艺中使用的显影溶液的特性，光刻胶层的曝光(或未曝光)部分在显影工艺期间溶解。在显影之后，图案化光刻胶层包含对应至掩模的光刻胶图案。蚀刻工艺使用图案化光刻胶层作为蚀刻掩模来移除第二层间电介质780、接触蚀刻停止层360、第一层间电介质362及/或外延源极/漏极区356的一部分，进而暴露外延源极/漏极区356。蚀刻工艺可包含干蚀刻工艺、湿蚀刻工艺、其他合适的蚀刻工艺或前述的组合。在蚀刻工艺之后，例如通过光刻胶剥离工艺来从第二层间电介质780移除图案化光刻胶层。在一些实施例中，第二层间电介质780用作蚀刻掩模，以将第一层间电介质362及/或接触蚀刻停止层360图案化。当形成开口810、820及830时，可进行各种选择性蚀刻工艺，以移除第二层间电介质780、接触蚀刻停止层360、第一层间电介质362及/或外延源极/漏极区356。替代地，曝光工艺可通过其他方法来进行或取代，例如无掩模光刻、电子束写入、离子束写入及/或纳米压印技术(nanoimprint technology)。
图9A-图9E为依据一些实施例，在各制造阶段，图8的半导体装置结构100的部分850的放大图。应注意的是，虽然图9A-图9E参考开口820的加工，但是相似材料及方法可用于开口810及830，故不赘述于此。图9A为图8所示的半导体装置结构100的部分850的放大图。接着，如图9B所示，自对准硅化物层910通过沉积工艺912形成通过开口820。在一些实施例中，沉积工艺912包含在开口820沉积金属材料。金属材料可包括Ti、Co、Ni、NiCo、Pt、NiPt、Ir、PtIr、Er、Yb、Pd、Rh、Nb、W、Ru、Mo、前述的组合或类似物。金属材料可通过使用物理气相沉积、溅镀或类似方法形成。金属材料可沉积于外延源极/漏极区356的暴露表面上。如果存在凹陷部分840，金属材料可形成于凹陷部分840中。之后，进行退火工艺，以形成硅化物层910。在一些实施例中，其中外延源极/漏极区356包含硅，退火工艺导致金属材料与硅反应，以形成金属材料的硅化物。在一些实施例中，硅化物层910可为或包含TiSi、CoSi、NiSi、RuSi、MoSi、WSi、前述的组合或类似物。在某些实施例中，硅化物层910包括TiSi。在一些实施例中，硅化物层910具有厚度在约1nm至约10nm的范围中。剩下的金属材料可通过选择性蚀刻工艺移除。
在其他实施例中，硅化物层910通过使用原位热选择性金属硅化物工艺或等离子体辅助热选择性金属硅化物工艺形成。在原位硅化物工艺期间，可例如通过沉积工艺(例如化学气相沉积工艺或原子层沉积工艺)形成金属材料。在一些实施例中，沉积工艺在温度低于600℃进行，以形成硅化物层910。举例来说，进行沉积工艺的温度在约350℃至约500℃的范围中。在一些实施例中，如果工艺温度低于350℃，前驱物或副产物将残留在晶片上。当进行沉积工艺时，金属材料与外延源极/漏极区356的半导体材料反应，以在底表面820B(例如开口820的外延源极/漏极区356的暴露表面)上形成硅化物层910。即硅化物层910因沉积工艺而形成。因此，在进行沉积工艺之后，在外延源极/漏极区356上形成硅化物层910不需要退火工艺。因此，可原位进行(例如在相同腔体中或在相同平台上，而不用为了退火工艺移除)硅化物层910及后续加工(例如形成金属盖层)，而没有将硅化物层910暴露于大气，其中如果硅化物层910暴露于大气，硅化物层910可能通过氧化而损坏，这增加了形成的接触结构的电阻。
请参照图9C，金属盖层920选择性形成于硅化物层910上。金属盖层920为无氮金属盖层，代表金属盖层920不含有或大致不含有氮。金属盖层920用作保护层(类似于先前使用的传统金属氮化物或氮化层)，且金属盖层920也促进后续由下而上金属填充。以金属盖层920取代先前使用的传统金属氮化物或氮化层也降低了形成的接触结构的电阻。
如图9C所示，金属盖层920选择性形成于硅化物层910上，但是不形成于或大致不形成于侧壁820S上，侧壁820S包含介电材料。选择性源于前驱物的性质，前驱物在特定温度范围内与金属基底反应，但不与电介质反应。因此，金属盖层920为非顺应性，且不沿侧壁820S延伸。金属盖层920可为或包含钼、钨或前述的组合。在一些实施例中，金属盖层920包含无氮化物或无氮金属。在一些实施例中，金属盖层920通过循环性沉积工艺922形成。循环性沉积工艺922可为原子层沉积(ALD)工艺、循环性化学气相沉积(cyclic chemical vapordeposition，CCVD)工艺或前述的组合。在循环性沉积工艺922期间使用的前驱物包含氯化钼(MoClx，其中x＝2-6)前驱物、氯化钨(WClx，其中x＝2-6)前驱物或前述的组合。在一些实施例中，可以其他卤化钼或卤化钨前驱物取代氯化钼前驱物及氯化钨前驱物，例如碘化钼前驱物、溴化钼前驱物、碘化钨前驱物或溴化钨前驱物。在一些实施例中，氯化钼前驱物可为或包含氯化钼(II)、氯化钼(III)、氯化钼(IV)、氯化钼(V)或前述的组合。在特定实施例中，氯化钼前驱物可为或包含氯化钼(V)，此氯化钼(V)为五氯化钼(MoCl5)。在一些实施例中，氯化钨前驱物可为或包含氯化钨(II)、氯化钨(III)、氯化钨(IV)、氯化钨(V)或前述的组合。在特定实施例中，氯化钨前驱物可为或包含氯化钨(V)，此氯化钨(V)为五氯化钨(WCl5)。循环性沉积工艺922期间使用的前驱物为非氟化前驱物，意思是前驱物不含有氟化物(例如氟化钼、氟化钨)，因为氟化物通过蚀刻可损坏沉积的硅化物层910。再者，循环性沉积工艺922期间使用的前驱物为非氧化前驱物，意思是前驱物不含有氧(例如卤氧化钼、卤氧化钨)，因为氧通过氧化也可损坏沉积的金属硅化物。在一些实施例中，金属盖层920包括钼、钨或前述的组合。在一些实施例中，金属盖层920具有厚度在约1nm至约20nm的范围中。在一些实施例中，循环性沉积工艺922在相同腔体中或相同平台上进行，如同沉积工艺912，而没有将硅化物层910暴露于大气中。
循环性沉积工艺922的非限制范例实施例包含原子层沉积工艺，其中原子层沉积工艺为基于自控制反应，因此每个沉积循环使用连续和交替的反应物脉冲来沉积大约一个原子(或分子)的单层材料(可能有几厚)。通常选择沉积条件及前驱物，以提供自饱和反应，使得一种反应物的吸收层留下不与相同反应物的气相反应物反应的表面终止状态(surface termination)。基底之后与不同的反应物接触，此反应物与先前的终止状态反应，以使得能够继续沉积。因此，交替脉冲的每个循环通常只留下大约一个所期望材料的单层。然而，本技术领域中技术人员将理解，在一个或多个原子层沉积循环中，可以沉积多于一层的材料单层，例如，如果尽管工艺的交替性质，仍发生一些气相反应。
用于在金属硅化物层(例如硅化物层910)上选择性形成钼金属盖层或钨金属盖层的原子层沉积工艺可包含将基底暴露于第一气相反应物，移除反应腔体的任何未反应的第一反应物及反应副产物，即将基底暴露于第二气相反应物，之后进行第二移除步骤。可脉冲第一气相反应物及第二气相反应物。在一些实施例中，第一气相反应物可包含金属氯化物前驱物(例如氯化钼前驱物及氯化钨前驱物)，且第二气相反应物可包含还原剂前驱物，例如氢气。在其他实施例中，第一气相反应物可包含还原剂，且第二气相反应物可包含氯化钼前驱物及氯化钨前驱物。气相反应物的脉冲可通过惰性气体脉冲隔开(例如氩(Ar)、氦或其他合适的惰性气体)，以防止反应物之间的气相反应，并实现自饱和表面反应。
图13为依据一些实施例，原子层沉积工艺1300的流程图，原子层沉积工艺1300可作为图9C的循环性沉积工艺922来进行。在工艺方块1302，准备用于原子层沉积工艺的基底，以形成金属盖层，例如金属盖层920。基底可包含暴露的介电表面及暴露的金属硅化物表面，例如具有暴露的侧壁820S及硅化物层910。可将基板装载到沉积腔体中。沉积腔体可为原子层沉积反应腔体、化学气相沉积反应腔体或任何其他合适的反应腔体。
基底可加热至用于后续循环性沉积工艺所期望的温度。举例来说，基底可加热至基底温度小于大致450℃，或小于大致400℃，或小于大致350℃，或小于大致300℃，或甚至小于大致250℃。在一些实施例中，原子层沉积工艺1300期间的基底温度在约200℃至约450℃的范围中，或在约200℃至约400℃的范围中，或在约200℃至约300℃的范围中，或甚至在约300℃至约400℃的范围中。在温度低于200℃时，可能不发生在金属上沉积，这是因为不够能量形成HCl或HF，所以难以移除吸附的卤化物。在温度高于450℃时，选择性可能会降低，因为可能会发生气相分解。
此外，为了实现所期望的沉积温度(例如所期望的基底温度)，原子层沉积工艺1300也可规范沉积期间的反应腔体中的压力，以达到所期望的沉积金属盖层的特性，并实现在硅化物层910上的金属盖层920的选择性沉积，而不沉积于侧壁820S的介电表面上。举例来说，在一些实施例中，可在被规范为反应腔体压力小于50Torr、或小于20Torr、或小于10Torr、或小于5Torr、或小于3Torr或甚至小于1Torr的反应腔体中进行原子层沉积工艺1300。在一些实施例中，沉积期间的反应腔体中的压力可被规范在约0.1Torr至约50Torr之间的范围中，或在约10Torr至约30Torr之间的范围中，或约30Torr至约50Torr之间的范围中，或甚至在约0.1Torr至约5Torr之间的范围中。在压力小于0.1Torr时，可能不发生沉积。在压力大于50Torr时，由于较高的碰撞率(collision rates)的缘故，可能发生气相分解。
在工艺方块1304，基底暴露于氯化钼前驱物(可被称为含氯化钼前驱物)或氯化钨前驱物(可被称为含氯化钨前驱物)。在一些实施例中，可以其他卤化钼或卤化钨前驱物取代氯化钼前驱物及氯化钨前驱物，例如碘化钼前驱物、溴化钼前驱物、碘化钨前驱物或溴化钨前驱物。氯化钼前驱物可包含或以实验式MoClx代表，其中x＝2-6。举例来说，作为非限制性范例，第一气相反应物可包含或为氯化钼，例如五氯化钼(MoCl5)。在一些实施例中，卤化钨前驱物可包含或为氯化钨前驱物。氯化钨前驱物可以实验式WClx代表，其中x＝2-6。举例来说，作为非限制性范例，第一气相反应物可包含或为氯化钨，例如六氯化钨(WCl6)。
在使用氯化钼前驱物的一些实施例中，以包含氯化钼前驱物的第一气相反应物接触基底的步骤包含将氯化钼前驱物接触基底时间在约0.1秒至约60秒之间的范围中，或在约0.1秒至约10秒之间的范围中，或在约0.5秒至约5.0秒之间的范围中。此外，在氯化钼前驱物接触基底期间，氯化钼前驱物的流量可小于1000sccm，或小于500sccm，或小于100sccm，或小于10sccm，或甚至小于1sccm。此外，在氯化钼前驱物接触基底期间，氯化钼前驱物的流量可在约0.01sccm至约1000sccm的范围中，或在约0.01sccm至约50sccm的范围中。
在使用氯化钨前驱物的一些实施例中，以包含氯化钨前驱物的第一气相反应物接触基底的步骤包含将氯化钨前驱物接触基底时间在约0.1秒至约60秒之间的范围中，或在约0.1秒至约10秒之间的范围中，或在约0.5秒至约5.0秒之间的范围中。此外，在氯化钨前驱物接触基底期间，氯化钨前驱物的流量可小于1000sccm，或小于500sccm，或小于100sccm，或小于10sccm，或甚至小于1sccm。此外，在氯化钨前驱物接触基底期间，氯化钨前驱物的流量可在约0.01sccm至约1000sccm的范围中，或在约0.01sccm至约50sccm的范围中。
在工艺方块1306，可选择性进行冲洗工艺，以从腔体移除任何剩下的氯化钼前驱物或氯化钨前驱物以及任何副产物。举例来说，可例如通过以惰性气体泵送来从基底的表面移除多余的第一气相反应物及反应副产物(如果有)。在一些实施例中，冲洗工艺可包含冲洗循环，其中冲洗基底表面时间在小于大致5.0秒，或小于大致3.0秒，或甚至小于大致2.0秒。多余的第一气相反应物(例如多余的氯化钼前驱物或多余的氯化钨前驱物)以及任何可能的反应副产物可藉助于与反应腔体流体连通的泵送系统产生的真空来移除。
在工艺方块1308，基底暴露于还原剂前驱物(可被称为还原剂脉冲)。在用冲洗循环清洗反应腔体后，原子层沉积工艺1300可以在工艺方块1308继续循环性沉积阶段的第二阶段，第二阶段包含将基底接触第二气相反应物，并且特别将基底接触包含还原剂前驱物(“还原前驱物”)的第二气相反应物。
在一些实施例中，还原剂前驱物可包含氢分子(H2)、氢原子(H)、氢等离子体、氢自由基或氢激发物种的至少一种。在另一些实施例中，还原剂前驱物可包含硅烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)、锗烷(GeH4)、乙锗烷(Ge2H6)、硼烷(BH3)或乙硼烷(B2H6)的至少一种。在特定实施例中，还原剂前驱物可包含氢分子(H2)。
在一些实施例中，将基底接触还原剂前驱物的步骤可包含将基底接触还原剂前驱物时间在约0.01秒至约100秒之间的范围中，或在约0.5秒至约60秒之间的范围中，或在约0.5秒至约10.0秒之间的范围中。此外，在基底接触还原剂前驱物期间，还原剂前驱物的流量可小于60slm，或小于30slm，或小于15slm，或小于10slm，或小于1slm，或甚至小于0.1slm。此外，在基底接触还原剂前驱物期间，还原剂前驱物的流量可在约0.1slm至约60slm的范围中，或在约0.5slm至约30slm的范围中，或等于或大于约10slm。
在工艺方块1310，可选择性进行冲洗工艺，以移除任何多余的还原剂前驱物及反应副产物(如果有)。举例来说，可例如从基底移除(例如通过引入惰性气体时泵送)还原剂前驱物与氯化钼前驱物或氯化钨前驱物的过量氯反应所产生的HCl。在一些实施例中，工艺方块1310的冲洗工艺可包含冲洗基底时间在约0.1秒至约30秒之间的范围中，或在约0.5秒至约3秒之间的范围中，或甚至在约1秒至约2秒之间的范围中。
工艺方块1304、1306、1308、1310构成一个原子层沉积循环，此原子层沉积循环包含两个沉积阶段(工艺方块1304及1308)及选择性的两个冲洗阶段(工艺方块1306及1310)。每个原子层沉积循环为自控制工艺，其中在每个原子层沉积循环期间，沉积约一个含钼单层或含钨单层。重复原子层沉积循环，直到金属盖层(例如金属盖层920)达到所期望(目标)厚度。举例来说，在工艺方块1312，如果金属盖层920的厚度等于目标厚度(或是在目标厚度的给定临界值内)，则原子层沉积工艺1300停止于工艺方块1314。如果金属盖层920的厚度不等于目标厚度(或是不在目标厚度的给定临界值内)，则原子层沉积工艺1300回到工艺方块1304，以开始另一个原子层沉积循环。在一些实施例中，重复原子层沉积循环(工艺方块1304、1306、1308、1310)，直到金属盖层920具有厚度在约1nm至约20nm。可在原子层沉积工艺1300之前、期间及之后提供额外步骤，且对于原子层沉积工艺1300的额外实施例，可移动、取代或消除一些所描述步骤。
应理解的是，在一些实施例中，将基底接触第一气相反应物(例如氯化钼前驱物或氯化钨前驱物)及第二气相反应物(例如还原剂前驱物)的顺序可使得基底先接触第二气相反应物，之后才接触第一气相反应物。此外，在一些实施例中，原子层沉积工艺1300可包含在将基底接触第二气相反应物一次或多次之前，将基底接触第一气相反应物一次或多次。此外，在一些实施例中，原子层沉积工艺1300可包含在将基底接触第一气相反应物一次或多次之前，将基底接触第二气相反应物一次或多次。
在一些实施例中，循环性沉积工艺922可为混合原子层沉积/化学气相沉积或循环性化学气相沉积工艺。在一些实施例中，循环性化学气相沉积(CCVD)可包含将两个或更多个前驱物引入反应腔体中，其中反应腔体中的两个或更多个前驱物之间可能存在重叠的时间段，导致沉积的原子层沉积成分及沉积的化学气相沉积成分。举例来说，循环性化学气相沉积可包含一前驱物的连续引入反应腔体及第二前驱物的周期性脉冲引入反应腔体。
因此，在本文的其他实施例中，金属盖层(例如金属盖层920)可通过应用循环性化学气相沉积来选择性沉积于金属硅化物层(例如硅化物层910)上。图14为依据一些实施例，循环性化学气相沉积工艺1400的流程图，循环性化学气相沉积工艺1400可实现作为图9C的循环性沉积工艺922。应注意的是，循环性化学气相沉积工艺1400包含某些工艺方块等效或大致等效于图13的原子层沉积工艺1300的某些工艺方块，因此简要总结了等效的工艺方块，并更详细地描述了额外/修改的工艺方块。
更详细来讲，循环性化学气相沉积工艺1400可以开始于工艺方块1402，工艺方块1402包含提供基底，基底包含暴露的介电表面及暴露的金属硅化物层，将基底提供至反应腔体，并加热基底至沉积温度。可参照图13的工艺方块1302详细描述工艺方块1402，因此对于循环性化学气相沉积工艺1400，不重复工艺方块1402的细节。
在将基底加热至所期望的沉积温度及规范反应腔体压力之后，循环性化学气相沉积工艺1400可继续工艺方块1404，工艺方块1404包含将基底接触还原剂前驱物。更详细来说，可将还原剂前驱物引入反应腔体，并接触设置于反应腔体中的基底，还原剂前驱物的流量可小于60slm，或小于30slm，或小于15slm，或小于10slm，或小于5slm，或小于1slm，或甚至小于0.1slm。在一些实施例中，在基底接触还原剂前驱物期间，还原剂前驱物的流量可在约0.1slm至约60slm的范围中，或在约0.5slm至约30slm的范围中，或等于或大于约10slm。还原剂前驱物可包含参照原子层沉积工艺1300的工艺方块1308详细描述的一个或多个还原剂前驱物。
在工艺方块1406，可通过进行循环性沉积阶段来继续循环性化学气相沉积工艺1400，循环性沉积阶段包含将基底接触金属氯化物前驱物，例如氯化钼前驱物或氯化钨前驱物。不像原子层沉积工艺1300，在循环性化学气相沉积工艺1400期间，氯化钼前驱物或氯化钨前驱物及还原剂前驱物同时从在反应腔体中，因此氯化钼前驱物或氯化钨前驱物及还原剂前驱物同时接触基底，且特别是接触硅化物层910的表面。换句话说，工艺方块1406包含将氯化钼前驱物或氯化钨前驱物及还原剂前驱物共同流入反应腔体，并将基底接触包含至少氯化钼前驱物或氯化钨前驱物及还原剂前驱物的气体混合物。氯化钼前驱物或氯化钨前驱物可包含先前参照原子层沉积工艺1300的工艺方块1304详细描述的任何的一个或多个氯化钼前驱物或氯化钨前驱物。
在使用氯化钼前驱物的一些实施例中，工艺方块1406将基底接触氯化钼前驱物的步骤可包含使氯化钼前驱物接触基底的时间在约0.1秒至约60秒之间的范围中，或在约0.1秒至约10秒之间的范围中，或慎在在约0.5秒至约5.0秒之间的范围中。此外，在氯化钼前驱物接触基底期间，氯化钼前驱物的流量可小于1000sccm，或小于500sccm，或小于100sccm，或小于10sccm，或甚至小于1sccm。此外，在氯化钼前驱物接触基底期间，氯化钼前驱物的流量可在约0.01sccm至约1000sccm的范围中，或在约0.01sccm至约50sccm的范围中。
在使用氯化钨前驱物的一些实施例中，工艺方块1406将基底接触氯化钨前驱物的步骤可包含使氯化钨前驱物接触基底的时间在约0.1秒至约100秒之间的范围中，或在约0.1秒至约60秒之间的范围中，或在约0.1秒至约10秒之间的范围中。此外，在氯化钨前驱物接触基底期间，氯化钨前驱物的流量可小于1000sccm，或小于500sccm，或小于100sccm，或小于10sccm，或甚至小于1sccm。此外，在氯化钨前驱物接触基底期间，氯化钨前驱物的流量可在约0.01sccm至约1000sccm的范围中，或在约0.01sccm至约50sccm的范围中。
重复循环性化学气相沉积工艺1400，直到金属盖层(例如金属盖层920)达到所期望(目标)厚度。举例来说，在工艺方块1408，如果金属盖层920的厚度等于目标厚度(或是在目标厚度的给定临界值内)，则循环性化学气相沉积工艺1400停止于方块1410。如果金属盖层920的厚度不等于目标厚度(或是不在目标厚度的给定临界值内)，则循环性化学气相沉积工艺1400回到工艺方块1404，以开始另一个循环性化学气相沉积循环。在一些实施例中，重复循环性化学气相沉积循环(工艺方块1404、1406、1408)，直到金属盖层920具有厚度在约1nm至约20nm。因此，循环性化学气相沉积工艺1400包含连续引入还原剂前驱物及周期性引入氯化钼前驱物或氯化钨前驱物至反应腔体中，以在金属硅化物层的表面上选择性沉积金属盖层。可在循环性化学气相沉积工艺1400之前、期间及之后提供额外步骤，且对于循环性化学气相沉积工艺1400的额外实施例，可移动、取代或消除一些所描述步骤。
在其他实施例中，例示性循环性化学气相沉积工艺可包含在工艺方块1404连续引入氯化钼前驱物或氯化钨前驱物至反应腔体，以及在工艺方块1406周期性引入还原剂前驱物至反应腔体，以在金属硅化物层的表面上选择性沉积金属盖层。
在其他实施例中，例示性循环性化学气相沉积工艺可包含将氯化钼前驱物或氯化钨前驱物与还原剂前驱物共同引入反应腔体，之后进行相似于图13的工艺方块1306的冲洗工艺，以在金属硅化物层的表面正上方选择性沉积金属盖层。
本文描述的沉积工艺(例如循环性沉积工艺922)可选择性在金属硅化物层(例如硅化物层910)的暴露表面上沉积钼金属膜或钨金属膜，沉积的成长速率在约至约或在约至约或甚至在约至约在一些实施例中，钼金属膜或钨金属膜在金属硅化物的暴露表面上的成长速率大于约大于约或甚至大于约在本实用新型一些实施例中，可沉积钼金属膜的成长速率在大致
在一些实施例中，金属盖层920可具有厚度在约至约的范围中，或在约至约的范围中，或甚至在约至约的范围中。在一些实施例中，依据本文描述的一些实施例沉积的金属盖层920可具有厚度大于约或大于约或大于约或大于约或大于约或大于约或大于约或大于约在一些实施例中，金属盖层920可具有厚度小于约或小于约或小于约或小于约或小于约或小于约或甚至小于约
在一些实施例中，在沉积金属盖层920之后，基底暴露于等离子体处理工艺。等离子体处理工艺可为NH3等离子体处理工艺或O2等离子体处理工艺。在一些实施例中，NH3等离子体处理工艺包含引入NH3的流量在约10至约1000sccm，反应腔体中的压力在约0.5Torr至约10Torr，且功率在约50W至约500W的范围中。在一些实施例中，O2等离子体处理工艺包含引入O2的流量在约10至约1000sccm，反应腔体中的压力在约0.1Torr至约30Torr，且功率在约50W至约500W的范围中。等离子体处理工艺减少了后续导电填充材料在暴露介电表面上的沉积。因此，在一些实施例中，等离子体处理工艺减少了导电填充材料在第二层间电介质780的顶表面782上的沉积。此外，在一些实施例中，等离子体处理工艺通过减少导电材料沉积于开口820的侧壁820S上来改善了开口820中的由下而上填充。
请参照图9D及图8，进行沉积工艺950，来以导电材料930填充开口810、820及830，以分别形成开口810、820及830中的接触插塞952、954及956(图9E及图10)。接触插塞952、954及956各包含导电材料930及金属盖层920。在一些实施例中，导电材料930可为或包含W、Co、Mo、Ru、Cu、前述的组合或类似物。在一些实施例中，导电材料930可为或包含导电材料相同于金属盖层920的导电材料。在其他实施例中，导电材料930不同于于金属盖层920的导电材料。沉积工艺950可为任何合适的沉积工艺，例如化学气相沉积、物理气相沉积、等离子体辅助化学气相沉积、原子层沉积、电化学镀覆工艺、无电电镀工艺、前述的组合或类似物。
在一些实施例中，调整用于导电材料930的沉积工艺950的参数，使得从金属盖层920以非顺应性由下而上方式在开口810、820及830中沉积导电材料930。在一些实施例中，调整沉积工艺950的参数，使得相较于在金属盖层920的材料上的导电材料930的沉积速率，减少或抑制了在第一层间电介质362及第二层间电介质780的材料上的导电材料930的沉积速率。以此方式，导电材料930选择性形成于金属盖层920上，并以由下而上方式填充了开口810、820及830，这允许减少或避免空隙形成于导电材料930中。通过减少或避免空隙形成于导电材料930中，降低了接触插塞952、954及956的电阻。此外，以金属盖层920取代先前使用的金属氮化物层更降低了接触插塞952、954及956的电阻。
在一些实施例中，用于导电材料930的沉积工艺950不同于用于金属盖层920的循环性沉积工艺922。举例来说，循环性沉积工艺922可为具有较低沉积速率的较大选择性工艺(例如原子层沉积工艺)，且沉积工艺950可为具有较高沉积速率的较小选择性工艺(例如化学气相沉积工艺或镀覆工艺)。较高选择性的较慢工艺及较低选择性的较快工艺的组合有助于实现改善的选择性，同时维持或改善整体沉积速率，这减少腔体/平台内的瓶颈，并降低整体拥有成本。
在一些实施例中，其中导电材料930包含W，沉积工艺950可包含化学气相沉积、物理气相沉积或类似方法，使用含钨前驱物，例如羰基钨(例如W(CO)6)、氟化钨(例如WFx，其中x＝2-6(例如WF4、WF5或WF6))、氯化钨(例如WClx)或类似物。在一些实施例中，含钨前驱物气体可具有流量在约10sccm至约100sccm的范围中。在一些实施例中，除了含钨前驱物气体之外，在沉积期间可使用载气及额外工艺气体。载气可包括N2、Ar、CO、O2、前述的混合物或类似物。载气可具有流量在约50sccm至约500sccm的范围中。额外的工艺气体可包括H2、O2、NH3、前述的混合物或类似物。额外的工艺气体可具有流量在约100sccm至约1000sccm的范围中。在一些实施例中，不同于用于金属盖层920的循环性沉积工艺922，在沉积工艺950中不使用还原剂前驱物(例如氢气)，以形成导电材料930。在一些实施例中，可进行沉积工艺950的温度在约200℃至约450℃的范围中，例如在约200℃至约300℃的范围中，例如在约200℃至约250℃的范围中。在一些实施例中，可进行沉积工艺950的压力在约0.1Torr至约50Torr的范围中，例如在约0.1Torr至约10Torr的范围中。
在导电材料930包含Co的一些实施例中，沉积工艺950可包括化学气相沉积、等离子体辅助化学气相沉积、原子层沉积，使用含钴前驱物气体，例如Co4(CO)12、Co2(CO)8或类似物。在其他实施例中，沉积工艺950可包括湿工艺，例如电化学镀覆工艺、无电电镀工艺、前述的组合或类似方法。在使用无电电镀溶液沉积钴的一些实施例中，无电电镀溶液一般包含水、将沉积于目标(基底)上的水溶性含钴化合物(离子形式)、防止在溶液中钴离子化学还原并同时允许在目标的表面上选择性化学还原的错合剂(complexing agent)以及用于钴离子的化学还原剂。此外，镀覆溶液也可包含用于控制pH的缓冲剂及各种选择性添加剂，例如溶液安定剂及表面活性剂。当然，应理解的是，将依据所期望结构改变无电钴镀覆溶液的组成。在一些实施例中，无电钴镀覆溶液可包括钴离子(例如Co2+，可通过氯化钴(CoCl2)、硫酸钴(CoSO4)及类似物来提供)、错合剂(例如柠檬酸)、NH4Cl(氯化铵)、(NH4)2SO4(硫酸铵)及/或硼酸(H3BO3)作为缓冲剂、二甲基胺硼烷(dimethylamine borane，DMAB)及/或磷酸(H2PO2)作为还原剂以及pH调整剂(例如四甲基氢氧化铵(tetramethylammoniumhydroxide，TMAH))。在一些实施例中，无电钴镀覆溶液的pH可在约6与约9之间的范围中。在一些实施例中，无电钴镀覆溶液的温度可在约10℃至约70℃的范围中。
在一些实施例中，导电材料930包含Mo，沉积工艺950可包括化学气相沉积、等离子体辅助化学气相沉积、原子层沉积或类似方法，使用含钼前驱物气体，例如氟化钼(MoFx，其中x＝2-6(例如MoF4、MoF5或MoF6))、羰基钼(例如Mo(CO)6)、氯化钼(例如MoClx)、氯氧化钼(例如MoOxCly、MoOCl4、MoOCl3、MoO2Cl2)或类似物。在一些实施例中，不同于用于形成金属盖层920的循环性沉积工艺922，沉积工艺950不使用还原剂前驱物(例如氢气)来形成导电材料930。在导电材料930为钼的一些实施例中，可进行沉积工艺950的温度约200℃至约400℃的范围中，例如在约200℃至约300℃的范围中，例如约200℃至约250℃的范围中。在导电材料930为钼的一些实施例中，可进行沉积工艺950的压力在约0.1Torr至约50Torr的范围中，例如在约0.1Torr至约10Torr的范围中。
在导电材料930包含Ru的一些实施例中，沉积工艺950可包括化学气相沉积、等离子体辅助化学气相沉积、原子层沉积或类似方法。在导电材料930包含Ru的一些实施例中，沉积工艺950可通过使用含钌前驱物气体来进行，例如RuOx、Ru(CO)5、Ru3(CO)12、RuCl3、Ru(od)3、Bis(cyclopentadienyl)ruthenium(II)、Ru(CO)3C6H8、Ru(CO)2(tmhd)2、Ru(EtCp)2、Ru(CO)2(acac)2、Ru(C6H6)(C6H8)、Ru(DMBD)(CO)3、酰胺基(amidamate-based)或己二烯基(hexadiene-based)的钌前驱物、前述的组合或类似物。在导电材料930包含Ru的一些实施例中，前驱物气体可具有流量在约10sccm至约100sccm的范围中。在导电材料930包含Ru的一些实施例中，除了前驱物气体，在沉积期间可使用载气及额外工艺气体。载气可包括N2、Ar、CO、O2、前述的混合物或类似物。载气可具有流量在约50sccm至约500sccm的范围中。额外的工艺气体可包括H2、O2、NH3、前述的混合物或类似物。额外的工艺气体可具有流量在约100sccm至约1000sccm的范围中。在导电材料930包含Ru的一些实施例中，可进行沉积工艺950的温度在约100℃至约400℃的范围中，例如在约100℃至约200℃的范围中。在导电材料930包含Ru的一些实施例中，可进行沉积工艺950的压力在约0.1mTorr至约10mTorr的范围中，例如在约1mTorr至约10mTorr的范围中。
在导电材料930包含铜的一些实施例中，沉积工艺950可包括化学气相沉积、等离子体辅助化学气相沉积、原子层沉积或类似方法。在其他实施例中，沉积工艺950可包括湿工艺，例如电化学镀覆工艺、无电电镀工艺、前述的组合或类似方法。在使用电化学镀覆工艺沉积铜的一些实施例中，电化学镀覆溶液一般包含水及含铜(离子形式)的水溶性化合物。电化学镀覆溶液可还包含其他添加剂，例如调平剂(leveling agents)、抑制剂(suppressing agents)及/或促进剂(accelerating agents)。此外，电化学镀覆溶液也可包含用于控制pH的缓冲剂及各种选择性添加剂，例如溶液安定剂及表面活性剂。当然，应理解的是，将依据所期望结果来改变电化学镀铜溶液的组成。
在一些实施例中，电化学镀铜溶液包含铜离子(例如Cu2+，可通过氯化铜(CuCl2)、硫酸铜(CuSO4)及类似物来提供)。电化学镀铜溶液可还包含额外添加剂，例如CXHYNZ聚合物及/或CHXOY聚合物。在一些实施例中，电镀铜溶液的pH可在约7与约10之间的范围中。在一些实施例中，电镀铜溶液的温度可在约25℃至约80℃的范围中。
用于形成上述导电材料930的各种工艺可不同于用于形成金属盖层920的工艺。在一些实施例中，相较于用于形成导电材料930的工艺，用于形成金属盖层920的工艺为较慢且较具选择性的工艺。金属盖层920包含Mo或W，而导电材料930包含Ru、Co或Cu而非Mo或W，因为用于Mo或W的氯基前驱物比用于导电材料930的材料的前驱物更具选择性。此外，可以较快速率形成可用于导电材料930的其他材料。
请参照图9E，在以导电材料930填充开口810、820及830之后，可进行平坦化工艺960(例如化学机械研磨工艺)，以移除多余部分970或导电材料930的覆盖层(如果有)及第二层间电介质780的顶表面782上的任何其他材料。在完成平坦化工艺之后，接触插塞952、954及956的顶表面可与第二层间电介质780的顶表面782共平面或齐平，如图9E及图10所示。在图10显示的实施例中，形成接触插塞952、954及956，而以导电材料930填充开口810、820及830之前，不在开口810、820及830中的金属硅化物层上形成传统金属氮化物阻挡层及/或氮化。通过省略金属氮化物阻挡层及/或氮化，改善用于开口810、820及830的间隙填充，减少或避免空隙形成于导电材料930中，并降低了接触插塞952、954及956的电阻。
图11A-图11H为依据一些实施例，图8的半导体装置结构100的部分850在各制造阶段的放大图。图11A为图8所示的半导体装置结构100的部分850的放大图。接着，如图11B所示，进行沉积工艺1112，以在侧壁820S上、第二层间电介质780上及底表面820B上(例如开口820的外延源极/漏极区356的暴露表面上)形成保护衬垫1110。在一些实施例中，保护衬垫1110可为或包含材料例如SiC、LaO、AlO、AlON、ZrO、HfO、SiN、ZnO、ZrN、ZrAlO、TiO、TaO、YO、TaCN、ZrSi、SiOCN、SiOC、SiCN、前述的组合或类似物。在一些实施例中，沉积工艺1112为原子层沉积工艺、化学气相沉积工艺、物理气相沉积工艺或高密度等离子体(high-densityplasma，HDP)工艺。在一些实施例中，保护衬垫1110具有厚度在约1nm至约10nm的范围中，且开口820具有尺寸在约4nm至约50nm的范围中。在一些实施例中，保护衬垫1110在后续清洁及/或蚀刻操作期间保持开口820的临界尺寸(critical dimensions，CD)。在一些实施例中，保护衬垫1110保护栅极电极层476免于后续清洁及/或蚀刻操作期间损坏。
如图11C所示，进行蚀刻操作1114(例如各向异性蚀刻工艺，例如溅镀蚀刻操作、等离子体蚀刻操作、离子束蚀刻操作或反应性离子蚀刻操作)，以移除在第二层间电介质780上的保护衬垫1110的一部分，并暴露外延源极/漏极区356的底表面820B。在蚀刻操作1114为溅镀蚀刻操作的一些实施例中，溅镀蚀刻操作可通过使用惰性气体(例如氩)来进行。在一些实施例中，在蚀刻操作1114期间移除沿侧壁820S的保护衬垫1110的顶部，以形成保护衬垫1110的凹陷部分1118，这暴露了侧壁820S的一部分。如图11C所示，凹陷部分1118从第二层间电介质780的顶表面782延伸至凹陷部分1118。在一些实施例中，凹陷部分1118在z方向延伸长度在约1nm至约10nm的范围中。在一些实施例中，凹陷部分1118的长度可用于监测保护衬垫1110是否已从底表面820B移除，以暴露外延源极/漏极区356。举例来说，如果凹陷部分1118的长度大于10nm，可能过蚀刻外延源极/漏极区356，而如果凹陷部分1118的长度小于1nm，可能未移除保护衬垫1110，且未暴露外延源极/漏极区356。
如图11D所示，可进行清洁操作1120，以移除蚀刻操作1114后开口820中的剩下杂质1122。在一些实施例中，清洁操作1120使用SPM(sulfuric acid/hydrogen peroxidemixture)溶液来移除剩下杂质1122。在一些实施例中，SPM溶液包含H2SO4及H2O2。在一些实施例中，也可使用保护衬垫1110来保护栅极电极层476在进行清洁操作1120时免于受蚀刻。因此，改善了装置效能及产率。
如图11E所示，硅化物层1130通过沉积工艺1132形成通过开口820。在一些实施例中，硅化物层1130可通过使用相似于参照图9B描述的硅化物层910及沉积工艺912的材料及沉积工艺形成，故不赘述于此。在一些实施例中，硅化物层1130设置于外延源极/漏极区356上，且被保护衬垫1110围绕。
如图11F所示，金属盖层1140通过沉积工艺1142形成通过开口820。在一些实施例中，金属盖层1140可通过使用相似于参照图9C描述的金属盖层920及循环性沉积工艺922的材料及沉积工艺形成，故不赘述于此。在一些实施例中，金属盖层1140设置于硅化物层1130上，且被保护衬垫1110围绕。
如图11G所示，进行沉积工艺1150，以导电材料1160填充开口810、820及830，以分别在开口810、820及830中形成接触插塞1152、1154及1156(请参照图11H及图12)。在一些实施例中，接触插塞1152、1154及1156可通过使用相似于参照图9D描述的接触插塞952、954及956及沉积工艺950的材料及沉积工艺形成，故不赘述于此。在一些实施例中，导电材料1160可为或包含相同于金属盖层920的导电材料。如图11H所示，接触插塞1152设置于金属盖层1140上，并被保护衬垫1110围绕，使得接触插塞1152通过金属盖层1140及硅化物层1130电性连接至外延源极/漏极区356。在移除保护衬垫1110的顶部以形成凹陷部分1118(请参照图11C)的一些实施例中，导电材料1160接触侧壁820S的暴露部分，如图11G所示。
请再参照图11H，在以导电材料1160填充开口810、820及830之后，可进行平坦化工艺1180(例如化学机械研磨工艺)，以移除多余部分1170或导电材料1160的覆盖层(如果有)及第二层间电介质780的顶表面782上的任何其他材料。在完成平坦化工艺之后，接触插塞1152、1154及1156的顶表面可与第二层间电介质780的顶表面782共平面或齐平，如图11H及图12所示。在图12显示的实施例中，形成接触插塞1152、1154及1156，而以导电材料1160填充开口810、820及830之前，不在开口810、820及830中形成传统金属氮化物阻挡层及/或氮化。通过省略金属氮化物阻挡层，改善用于开口810、820及830的间隙填充，减少或避免空隙形成于导电材料1160中，并降低了接触插塞1152、1154及1156的电阻。此外，以保护衬垫1110涂布开口810、820及830的侧壁820S，这有助于后续的清洁或蚀刻工艺期间保持开口810、820及830的临界尺寸(CD)。再者，保护衬垫1110可帮助保护取代栅极结构460免于后续清洁或蚀刻工艺期间损坏。
依据一实施例，提供半导体装置结构的形成方法。此方法包含在基底上方形成栅极结构；形成外延源极/漏极区相邻于栅极结构；在外延源极/漏极区上方形成介电层，以及形成开口延伸通过介电层，并暴露外延源极/漏极区。开口的侧壁通过介电层定义，且开口的底部通过外延源极/漏极区定义。此方法还包含在外延源极/漏极区上形成硅化物层，通过第一沉积工艺在硅化物层上选择性形成金属盖层。金属盖层包含钨、钼或前述的组合。此方法还包含通过不同于第一沉积工艺的第二沉积工艺，以第一导电材料填充开口。第一导电材料从金属盖层以由下而上方式填充开口。在一实施例中，金属盖层的材料不同于第一导电材料。在一实施例中，金属盖层的材料相同于第一导电材料。在一实施例中，第一沉积工艺通过在沉积腔体中进行的循环性沉积工艺形成。在一实施例中，循环性沉积工艺包含将包括WCl5、MoCl5或前述的组合的气体引入沉积腔体。在一实施例中，进行循环性沉积工艺的温度在约200℃至约400℃的范围中，且进行循环性沉积工艺的压力在约0.1Torr至约50Torr的范围中。在一实施例中，循环性沉积工艺还包含将还原剂前驱物气体引入沉积腔体。在一实施例中，还原剂前驱物气体选自氢分子(H2)、氢原子(H)、氢等离子体、氢自由基、氢激发物种或前述的组合。在一实施例中，将包括WCl5、MoCl5或前述的组合的气体引入沉积腔体的步骤及将还原剂前驱物气体引入沉积腔体的步骤至少部分重叠。在一实施例中，将包括WCl5、MoCl5或前述的组合的气体引入沉积腔体的步骤及将还原剂前驱物气体引入沉积腔体的步骤依序发生。在一实施例中，循环性沉积工艺选自原子层沉积工艺及循环性化学气相沉积工艺。
依据另一实施例，提供半导体装置结构的形成方法。此方法包含在介电层中形成接触开口。接触开口具有通过介电层定义的侧壁及通过外延源极/漏极区定义的底部。此方法还包含通过接触开口在外延源极/漏极区上形成硅化物层，以及在硅化物层上形成金属盖层。形成金属盖层的步骤包含:将硅化物层接触包括氯化钼前驱物或氯化钨前驱物的第一气相反应物；及将硅化物层接触包括还原剂前驱物的第二气相反应物。此方法还包含以由下而上方式在金属盖层上方形成导电材料。金属盖层包含钨或钼，且导电材料包含不同于钨或钼的材料。在一实施例中，此方法还包含加热基底至基底温度在约200℃至约400℃的范围中，并规范沉积期间的反应腔体中的压力在约1Torr至约50Torr的范围中。在一实施例中，还原剂前驱物包含氢分子(H2)、氢原子(H)、氢基等离子体、氢自由基、氢激发物种或前述的组合的至少一种。在一实施例中，氯化钼前驱物包括五氯化钼(MoCl5)。在一实施例中，此方法包含至少一沉积循环，在此至少一沉积循环中，硅化物层交替并依序接触第一气相反应物及第二气相反应物。在一实施例中，此方法包含至少一沉积循环，此至少一沉积循环包括将硅化物层周期性接触第一气相反应物，并将硅化物层连续接触第二气相反应物。
依据另一实施例，提供半导体装置结构的形成方法。此方法包含在介电层中形成接触开口。接触开口具有通过介电层定义的侧壁及通过外延源极/漏极区定义的底部。此方法还包含通过接触开口在外延源极/漏极区上形成硅化物层，以及进行原子层沉积工艺的循环，以在硅化物层上选择性形成金属盖层。金属盖层不沿开口的侧壁形成。此方法还包含以由下而上方式在金属盖层上方形成导电块状层。金属盖层及导电块状层以由下而上方式填充接触开口。金属盖层包含钨或钼。在一实施例中，原子层沉积工艺的循环包含含氯化钼脉冲阶段、第一冲洗阶段、含氢脉冲阶段及第二冲洗阶段。在一实施例中，含氯化钼脉冲阶段包含将硅化物层暴露于氯化钼前驱物。在一实施例中，原子层沉积工艺的循环包含含氯化钨脉冲阶段、第一冲洗阶段、含氢脉冲阶段及第二冲洗阶段。在一实施例中，含氯化钨脉冲阶段包含将硅化物层暴露于氯化钨前驱物。在一实施例中，重复原子层沉积工艺的循环，直到金属盖层的厚度到达目标厚度。
依据另一实施例，提供半导体装置结构。半导体装置结构包含基底；外延源极/漏极区，设置于基底上方；介电层，位于外延源极/漏极区上方；及导电部件，延伸通过介电层。导电部件电性耦接至外延源极/漏极区。介电层形成围绕导电部件的侧壁。半导体装置结构还包含保护衬垫，沿侧壁及导电部件延伸并物理接触侧壁及导电部件。保护衬垫被凹陷，以暴露侧壁的一部分，侧壁的此部分具有从介电层的顶表面延伸到保护衬垫的长度，且导电部件接触侧壁的此部分。半导体装置结构还包含金属盖层，设置于外延源极/漏极区与导电部件的底表面之间。半导体装置结构还包含硅化物层，设置于外延源极/漏极区与金属盖层之间。金属盖层包含钨、钼或前述的组合。在一实施例中，长度在约1nm至约10nm的范围中。在一实施例中，金属盖层包含钼，且导电部件包含钨。在一实施例中，金属盖层及导电部件包含不同材料。在一实施例中，金属盖层及导电部件包含相同材料。
前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面更加了解本实用新型实施例。本技术领域中技术人员应可理解，且可轻易地以本实用新型实施例为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本实用新型实施例的精神与范围。在不背离本实用新型实施例的精神与范围的前提下，可对本实用新型实施例进行各种改变、置换或修改。

Claims (10)

1.一种半导体装置结构，其特征在于，包括:
一基底；
一外延源极/漏极区，设置于该基底上方；
一介电层，位于该外延源极/漏极区上方；
一导电部件，延伸通过该介电层，并电性耦接至该外延源极/漏极区，其中该介电层形成围绕该导电部件的一侧壁；
一保护衬垫，沿该侧壁及该导电部件延伸并物理接触该侧壁及该导电部件，其中该保护衬垫被凹陷，以暴露该侧壁的一部分，该侧壁的该部分具有从该介电层的顶表面延伸到该保护衬垫的一长度，且该导电部件接触该侧壁的该部分；
一金属盖层，设置于该外延源极/漏极区与该导电部件的底表面之间；以及
一硅化物层，设置于该外延源极/漏极区与该金属盖层之间，其中该金属盖层包括钨、钼或前述的组合。
2.如权利要求1所述的半导体装置结构，其特征在于，该长度在1nm至10nm的范围中。
3.如权利要求1所述的半导体装置结构，其特征在于，该硅化物层的底表面在该外延源极/漏极区的顶表面下方。
4.如权利要求1所述的半导体装置结构，其特征在于，该保护衬垫的底表面在该外延源极/漏极区的顶表面下方。
5.如权利要求1所述的半导体装置结构，其特征在于，该导电部件的上部的宽度大于该导电部件的下部的宽度。
6.如权利要求1至5中任一项所述的半导体装置结构，其特征在于，该介电层包括:
一接触蚀刻停止层，位于该外延源极/漏极区上；
一第一层间电介质，位于该接触蚀刻停止层上，并被该接触蚀刻停止层围绕；以及
一第二层间电介质，位于该接触蚀刻停止层及该第一层间电介质上。
7.如权利要求6所述的半导体装置结构，其特征在于，该导电部件直接接触该第二层间电介质。
8.如权利要求6所述的半导体装置结构，其特征在于，该导电部件与该接触蚀刻停止层及该第一层间电介质隔开。
9.如权利要求6所述的半导体装置结构，其特征在于，该保护衬垫的顶表面高于该第一层间电介质的顶表面。
10.如权利要求1至5中任一项所述的半导体装置结构，其特征在于，该硅化物层的顶表面高于该外延源极/漏极区的顶表面。
CN202321263658.2U 2022-05-23 2023-05-23 半导体装置结构 Active CN220172137U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/750,996 US20230411496A1 (en) 2022-05-23 2022-05-23 Semiconductor device structure and method for forming the same
US17/750,996 2022-05-23

Publications (1)

Publication Number Publication Date
CN220172137U true CN220172137U (zh) 2023-12-12

Family

ID=89054353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321263658.2U Active CN220172137U (zh) 2022-05-23 2023-05-23 半导体装置结构

Country Status (3)

Country Link
US (1) US20230411496A1 (zh)
CN (1) CN220172137U (zh)
TW (1) TW202347523A (zh)

Also Published As

Publication number Publication date
TW202347523A (zh) 2023-12-01
US20230411496A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
TWI693689B (zh) 半導體裝置及其形成方法
KR102109899B1 (ko) 반도체 디바이스 및 방법
US9356149B2 (en) Silicide protection during contact metallization and resulting semiconductor structures
US9029920B2 (en) Semiconductor devices and methods of fabrication with reduced gate and contact resistances
KR20180061071A (ko) 반도체 디바이스 및 제조 방법
CN109841565B (zh) 导电部件形成和结构
US20240096961A1 (en) Source/Drain Metal Contact and Formation Thereof
TW202017000A (zh) 半導體結構及其製造方法和半導體電晶體結構的製造方法
US12062695B2 (en) Transistor gate structures and methods of forming the same
TWI666709B (zh) 半導體結構及其製造方法
US11901362B2 (en) Semiconductor device and method
KR20200006947A (ko) 콘택트 도전성 특징부 형성 및 구조체
CN220172137U (zh) 半导体装置结构
TW202029305A (zh) 製造半導體裝置的方法
TWI812954B (zh) 積體電路元件與其製造方法
US20220262649A1 (en) Semiconductor Device and Method
TWI793711B (zh) 半導體結構及其製造方法
US20230299138A1 (en) Semiconductor device and manufacturing methods thereof
US20230268223A1 (en) Semiconductor devices and methods of manufacture
US20230178361A1 (en) Semiconductor Devices and Methods of Manufacture
KR20220109268A (ko) 트랜지스터 게이트 구조체들 및 그것들을 형성하는 방법들
CN116153786A (zh) 形成半导体器件的方法
TW202213744A (zh) 受限電荷捕捉層
CN115566064A (zh) 半导体结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant