CN220065670U - 一种芯片堆叠支撑结构以及芯片堆叠封装结构 - Google Patents
一种芯片堆叠支撑结构以及芯片堆叠封装结构 Download PDFInfo
- Publication number
- CN220065670U CN220065670U CN202321556373.8U CN202321556373U CN220065670U CN 220065670 U CN220065670 U CN 220065670U CN 202321556373 U CN202321556373 U CN 202321556373U CN 220065670 U CN220065670 U CN 220065670U
- Authority
- CN
- China
- Prior art keywords
- chip
- support structure
- layer
- chips
- solder mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 10
- 229910000679 solder Inorganic materials 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 20
- 238000002360 preparation method Methods 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims 2
- 239000010409 thin film Substances 0.000 claims 1
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 239000000725 suspension Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 14
- 238000003466 welding Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本实用新型涉及芯片封装技术领域，公开了一种芯片堆叠支撑结构以及芯片堆叠封装结构，包括设于基板的阻焊层表面的支撑结构，所述支撑结构用于支撑多层芯片的的悬空部分；其中，所述支撑结构的制备材料和所述阻焊层的制备材料相一致；从而解决了芯片堆叠时芯片晃动造成焊点脱落等异常，给悬空芯片有一个强有力的支撑。
Description
技术领域
本实用新型涉及芯片封装技术领域，具体为一种芯片堆叠支撑结构以及芯片堆叠封装结构。
背景技术
传统芯片封装通过堆叠多层芯片，能够实现扩大存储容量等作用，但是由于多层芯片堆叠都是由超薄芯片错位堆叠在一起，但在对相邻芯片进行焊接时，容易引起芯片跳动，造成焊点脱落等异常，因此堆叠的芯片层数会受到限制，大大降低了基板的利用率，同时也限制了存储容量的增大。
发明内容
本实用新型的目的在于克服现有多层芯片堆叠结构在做焊接时，容易引起芯片跳动，造成焊点脱落等异常的问题，提供了一种芯片堆叠支撑结构以及芯片堆叠封装结构。
为了实现上述目的，本实用新型提供一种芯片堆叠支撑结构，包括：
基板，所述基板表面设有阻焊层；
支撑结构，设于所述阻焊层表面；
其中，所述支撑结构用于支撑堆叠的多层芯片的悬空部分，所述支撑结构的制备材料和所述阻焊层的制备材料相一致。
作为一种可实施方式，所述支撑结构包括至少一级台阶，每级台阶的台阶面用于支撑对应芯片的悬空部分。
作为一种可实施方式，每级台阶的台阶面长度和对应芯片的悬空部分的长度相一致。
作为一种可实施方式，每级台阶的台阶面距离所述基板表面的高度和对应芯片距离所述基板表面的高度相一致。
作为一种可实施方式，每级台阶对应一层油墨薄膜层。
作为一种可实施方式，所述阻焊层的制备材料为油墨，所述支撑结构的制备材料为油墨。
作为一种可实施方式，所述支撑结构的制备材料为干膜型油墨。
作为一种可实施方式，所述支撑结构的制备材料为湿膜型油墨。
相应的，本实用新型还提供一种包含所述的芯片堆叠支撑结构的芯片堆叠封装结构，还包括：
堆叠的多层芯片；
其中，所述多层芯片包括悬空部分。
作为一种可实施方式，所述多层芯片设于所述基板表面。
作为一种可实施方式，所述多层芯片设于所述支撑结构表面。
作为一种可实施方式，所述多层芯片中的至少一层芯片具有悬空部分。
作为一种可实施方式，所述多层芯片呈阶梯状堆叠。
作为一种可实施方式，所述多层芯片中的相邻芯片通过引线电性连接。
作为一种可实施方式，所述多层芯片为相同芯片或不同芯片。
本实用新型的有益效果：本实用新型公开了一种芯片堆叠支撑结构以及封装结构，包括设于基板的阻焊层表面的支撑结构，所述支撑结构用于支撑多层芯片的的悬空部分；其中，所述支撑结构的制备材料和所述阻焊层的制备材料相一致；使得在贴装多层芯片时，芯片尾部的悬空部分会通过支撑结构进行支撑，从而解决了芯片堆叠时芯片晃动造成焊线脱落等异常，给悬空芯片有一个强有力的支撑，堆叠的芯片层数也能够相应提高；且支撑结构使用了与所述阻焊层的制备材料相同的材料，使得无需加入其他种类的材料，贴合度好，同时排除了加入其他材料导致的不可靠因素，使得可靠性高。
附图说明
图1为实施例为了说明技术问题所提供的芯片堆叠示意图；
图2为实施例芯片堆叠支撑结构的示意图；
图3本实用新型实施例芯片堆叠封装结构的示意图；
图4本实用新型实施例另一种芯片堆叠封装结构的示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
如图1所示，包括基板30，所述基板30包括阻焊层31，所述阻焊层暴露有用于焊接的焊点32，所述阻焊层表面设有多层芯片10，多层芯片10依次堆叠，所述基板30的焊点32与设于所述阻焊层表面的一层芯片通过引线40电性连接，相邻层的芯片之间通过引线40电性连接，多层芯片堆叠后的芯片尾部存在悬空部分20，悬空部分20没有支撑，从而所述多层芯片堆叠结构在做焊接引线工艺时，容易引起芯片跳动，造成焊点脱落等异常。
因此，为了解决问题，参见图2，本实施例提供了一种芯片堆叠支撑结构，包括：
基板30，所述基板30表面设有阻焊层31；
支撑结构50，设于所述阻焊层31表面；
其中，所述支撑结构50用于支撑堆叠的多层芯片10的悬空部分20，所述支撑结构50的制备材料和所述阻焊层31的制备材料相一致。
在一些实施例中，所述基板10可以为树脂基板、陶瓷基板、玻璃基板、硅基板、印刷电路板(PCB)、金属基板或者半导体晶片等。
在一些实施例中，参见图2，所述支撑结构50包括至少一级台阶60，每级台阶60的台阶面61用于支撑对应芯片的悬空部分20，参见图3，当所述多层芯片呈阶梯状堆叠时，所述多层芯片的悬空部分依次堆叠于每级台阶的台阶面上。
在一些实施例中，按如图2所示的台阶长度方向，每级台阶60的台阶面61长度和对应芯片10的悬空部分20的长度相一致，也就是说，参见图3，每级台阶60的台阶面61长度和位于对应所述台阶面61上的芯片10的悬空部分20的长度相一致。
在一些实施例中，以图3所示的其中一个台阶为例，每级台阶的台阶面距离所述基板表面的高度h2和对应位于所述台阶面上的芯片距离所述基板表面的高度h1相一致。
在一些实施例中，参见图3，所述台阶的数量可以少于所述芯片的数量。
在一些实施例中，参见图4，所述台阶的数量和所述芯片的数量可以相一致。
在一些实施例中，参见图2，从靠近所述阻焊层表面的台阶60至远离所述阻焊层表面的台阶60，按如图2所示的台阶长度方向，台阶60长度可以依次变小。
在一些实施例中，所述阻焊层的制备材料为油墨，所述支撑结构的制备材料为油墨，所述支撑结构的每级台阶都为一层油墨薄膜，所述支撑结构由多层油墨薄膜堆叠形成。
根据实施例提供的芯片堆叠支撑结构，只需要在制备基板的工序中，在制备完成阻焊层后，直接在阻焊层表面形成用于支撑多层芯片的多级台阶，而不需要再单独进行其他工艺制备支撑结构，使得制备工艺更加简单，排除了新增工艺导致的不可靠因素；另外，本实施例使用了与所述阻焊层相同的制备材料制备支撑结构，使得无需加入其他种类的材料，贴合度好，同时排除了加入其他材料导致的不可靠因素，使得可靠性高。
在一些实施例中，所述多层芯片设于所述阻焊层表面，能够用于制备阻焊层的材料具有与芯片贴合度好的特点，而本实施例选择了与所述阻焊层的制备材料相同的材料作为支撑结构的制备材料，首先使得可以在制备阻焊层之后能够在同一工艺中再继续制备得到用于支撑多层芯片的多级台阶，另外也使得当制备得到的支撑结构用于支撑多层芯片时，与芯片的贴合度好。
在一些实施例中，所述支撑结构的制备材料为干膜型油墨，所述干膜型油墨的初始状态为半固化状态；当使用干膜型油墨制备支撑结构时，需要进行干膜工艺，即首先在所述阻焊层表面涂上一层干膜型油墨，再使用真空压膜机将油墨压于板面上，同时进行加热，从而形成第一层干膜型油墨薄膜；之后在第一层干膜型油墨薄膜表面再涂上一层干膜型油墨，制备得到第二层干膜型油墨薄膜，再依次得到多层干膜型油墨薄膜，从而形成所需的多级台阶。
通过选择使用干膜型油墨，只需要在制备基板的工序中，在制备完成阻焊层后，在阻焊层表面直接涂覆一层再进行加热加压就可硬化，相较于湿膜型油墨制备工艺更加简单。
在又一些实施例中，所述支撑结构的制备材料也可以为湿膜型油墨，所述湿膜型油墨的初始状态为流体状态，因此，在制备台阶时，需要进行湿膜工艺，即首先将不需要涂覆油墨的位置遮住，再在需要形成油墨薄膜的位置涂上一层湿膜型油墨薄膜，再进行后续工艺依次进行制备。
在一些实施例中，如图3和图4所示，还提供了一种包含所述的芯片堆叠支撑结构的芯片堆叠封装结构，还包括：
堆叠的多层芯片10；
其中，所述多层芯片10包括悬空部分20。
在一些实施例中，所述多层芯片为堆叠的存储芯片，在一又些实施例中，所述多层芯片可以为堆叠的其他种类的芯片。
在一些实施例中，所述多层芯片的所有芯片类型和尺寸都是相同的；在又一些实施例中，所述多层芯片的所有芯片类型和尺寸可以不同，对应的悬空部分的尺寸也可以不同，对应的，每层台阶的台阶面长度也可以不同。
在一些实施例中，参见图3和图4，所述多层芯片10呈阶梯状堆叠。
在一些实施例中，所述多层芯片中的至少一层芯片具有悬空部分，例如图1，当6层芯片10堆叠时，5层芯片10具有悬空部分20。
在一些实施例中，参见图3，所述多层芯片10可以设于所述基板30表面。
在一些实施例中，当所述多层芯片10设于所述基板30表面时，所述台阶的数量可以大于所述多层芯片的芯片数量。
在一些实施例中，所述基板30与位于所述基板30表面的芯片之间可以通过粘贴方式连接，相邻两个芯片之间可以通过粘贴方式相互连接；且所述基板30与位于基板30表面的芯片通过引线40电性连接，相邻芯片之间通过引线电性40连接。
在一些实施例中，参见图4，所述多层芯片10可以设于所述支撑结构50表面。
在一些实施例中，当所述多层芯片10设于所述支撑结构50表面时，所述台阶的数量可以和所述多层芯片的芯片数量相一致。
在一些实施例中，所述基板30与位于所述支撑结构表面的芯片10之间可以通过粘贴方式连接，相邻两个芯片之间可以通过粘贴方式相互连接；且所述基板30与位于所述支撑结构表面的芯片10通过引线40电性连接，相邻芯片之间通过引线40电性连接。
本实施例在基板制造过程中，提前做出多级台阶，得到支撑结构，再直接将制备得到的基板和支撑结构投入到芯片贴装工艺中，而不需要加入其他额外的工艺，而在贴装多层芯片时，芯片尾部的悬空部分会通过支撑结构进行支撑，从而解决了芯片堆叠时芯片晃动造成焊点脱落等异常，给悬空芯片有一个强有力的支撑。
本实用新型虽然己以较佳实施例公开如上，但其并不是用来限定本实用新型，任何本领域技术人员在不脱离本实用新型的精神和范围内，都可以利用上述揭示的方法和技术内容对本实用新型技术方案做出可能的变动和修改，因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本实用新型技术方案的保护范围。
Claims (15)
1.一种芯片堆叠支撑结构，其特征在于，包括：
基板，所述基板表面设有阻焊层；
支撑结构，设于所述阻焊层表面；
其中，所述支撑结构用于支撑堆叠的多层芯片的悬空部分，所述支撑结构的制备材料和所述阻焊层的制备材料相一致。
2.根据权利要求1所述的芯片堆叠支撑结构，其特征在于，所述支撑结构包括至少一级台阶，每级台阶的台阶面用于支撑对应芯片的悬空部分。
3.根据权利要求2所述的芯片堆叠支撑结构，其特征在于，每级台阶的台阶面长度和对应芯片的悬空部分的长度相一致。
4.根据权利要求2所述的芯片堆叠支撑结构，其特征在于，每级台阶的台阶面距离所述基板表面的高度和对应芯片距离所述基板表面的高度相一致。
5.根据权利要求2所述的芯片堆叠支撑结构，其特征在于，每级台阶对应一层油墨薄膜层。
6.根据权利要求1所述的芯片堆叠支撑结构，其特征在于，所述阻焊层的制备材料为油墨，所述支撑结构的制备材料为油墨。
7.根据权利要求6所述的芯片堆叠支撑结构，其特征在于，所述支撑结构的制备材料为干膜型油墨。
8.根据权利要求6所述的芯片堆叠支撑结构，其特征在于，所述支撑结构的制备材料为湿膜型油墨。
9.一种包含如权利要求1-8任意一项所述的芯片堆叠支撑结构的芯片堆叠封装结构，其特征在于，还包括：
堆叠的多层芯片；
其中，所述多层芯片包括悬空部分。
10.根据权利要求9所述的芯片堆叠封装结构，其特征在于，所述多层芯片设于所述基板表面。
11.根据权利要求9所述的芯片堆叠封装结构，其特征在于，所述多层芯片设于所述支撑结构表面。
12.根据权利要求9所述的芯片堆叠封装结构，其特征在于，所述多层芯片中的至少一层芯片具有悬空部分。
13.根据权利要求9所述的芯片堆叠封装结构，其特征在于，所述多层芯片呈阶梯状堆叠。
14.根据权利要求9所述的芯片堆叠封装结构，其特征在于，所述多层芯片中的相邻芯片通过引线电性连接。
15.根据权利要求9所述的芯片堆叠封装结构，其特征在于，所述多层芯片为相同芯片或不同芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321556373.8U CN220065670U (zh) | 2023-06-16 | 2023-06-16 | 一种芯片堆叠支撑结构以及芯片堆叠封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321556373.8U CN220065670U (zh) | 2023-06-16 | 2023-06-16 | 一种芯片堆叠支撑结构以及芯片堆叠封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220065670U true CN220065670U (zh) | 2023-11-21 |
Family
ID=88785869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321556373.8U Active CN220065670U (zh) | 2023-06-16 | 2023-06-16 | 一种芯片堆叠支撑结构以及芯片堆叠封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220065670U (zh) |
-
2023
- 2023-06-16 CN CN202321556373.8U patent/CN220065670U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6479321B2 (en) | One-step semiconductor stack packaging method | |
| US4012832A (en) | Method for non-destructive removal of semiconductor devices | |
| JP3531573B2 (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| US5849608A (en) | Semiconductor chip package | |
| CN108695284A (zh) | 包括纵向集成半导体封装体组的半导体设备 | |
| CN111584478B (zh) | 一种叠层芯片封装结构和叠层芯片封装方法 | |
| KR20090034081A (ko) | 적층형 반도체 패키지 장치 및 이의 제작 방법 | |
| JPH06296080A (ja) | 電子部品実装基板及び電子部品実装方法 | |
| US6323058B1 (en) | Semiconductor device, tab tape for semiconductor device, method of manufacturing the tab tape and method of manufacturing the semiconductor device | |
| JP2005223330A (ja) | マルチスタックパッケージの製造方法 | |
| US20130015589A1 (en) | Chip-on-package structure for multiple die stacks | |
| CN220065670U (zh) | 一种芯片堆叠支撑结构以及芯片堆叠封装结构 | |
| US20110110058A1 (en) | Board on chip package substrate and manufacturing method thereof | |
| US10763237B2 (en) | Method for manufacturing electronic package | |
| JP4780858B2 (ja) | 半導体装置の製造方法 | |
| US11145617B2 (en) | Semiconductor structure | |
| CN101131992A (zh) | 多芯片堆栈式的封装结构 | |
| JPH08125062A (ja) | 半導体装置とその製造方法 | |
| CN209071312U (zh) | 一种超薄pcb基板的封装结构 | |
| US20090026633A1 (en) | Flip chip package structure and method for manufacturing the same | |
| KR0182506B1 (ko) | 동시에 절단된 반도체 칩을 이용한 고밀도 실장형 패키지 및 그 제조 방법 | |
| CN101165886A (zh) | 可供半导体器件堆栈其上的半导体封装件及其制法 | |
| JP2000299433A (ja) | 積層型パッケージフレーム | |
| JPH06310861A (ja) | セラミック多層基板におけるサーマルビアの形成方法 | |
| CN1190252A (zh) | 球阵式集成电路封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |