CN219873525U - 一种多层芯片堆叠结构 - Google Patents
一种多层芯片堆叠结构 Download PDFInfo
- Publication number
- CN219873525U CN219873525U CN202321010799.3U CN202321010799U CN219873525U CN 219873525 U CN219873525 U CN 219873525U CN 202321010799 U CN202321010799 U CN 202321010799U CN 219873525 U CN219873525 U CN 219873525U
- Authority
- CN
- China
- Prior art keywords
- chip
- heat conducting
- heat conduction
- sheet
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000694 effects Effects 0.000 claims description 13
- 239000004576 sand Substances 0.000 claims description 6
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种多层芯片堆叠结构，具体涉及芯片加工技术领域，包括第一芯片和第二芯片，所述第一芯片和第二芯片之间设有内辅件；所述内辅件包括屏蔽片，所述屏蔽片中内嵌有均匀分布的多个导热片，所述导热片的上表面和下表面均一体成型有均匀分布的多个导热凸，所述导热凸远离导热片的一侧延伸出屏蔽片的表面，所述导热凸远离导热片的一侧分别对应和第一芯片和第二芯片的相对侧接触，所述导热片的相背端均延伸出屏蔽片的外侧，本实用新型，通过设置内辅件，多层芯片堆叠时，将屏蔽片置于第一芯片和第二芯片之间，进行第一芯片和第二芯片之间的屏蔽，防止第一芯片和第二芯片之间出现干扰，从而提升整个芯片的使用效果。
Description
技术领域
本实用新型涉及芯片加工技术领域，具体为一种多层芯片堆叠结构。
背景技术
随着半导体行业的快速发展，电子产品微型化越来越薄以满足用户的需求以及产品性能与内存越来越高，因此，半导体封装结构采用多个芯片叠装技术或者芯叠装技术，将两个或者多个芯片叠装在单一封装结构中，实现产品封装体积减小以及提升产品性能，此种叠装产品(记忆卡/存储卡)，通常拥有两种类型芯片，记忆存储芯片以及芯片，通过叠装方式封装在一起；
然而现有的堆叠结构屏蔽效果差，多层芯片堆叠后易受外界磁场干扰以及相邻芯片之间的干扰，且多层芯片在运作时所产生的热能并不能有效地散出，就会降低芯片的整体运行效果，为此，我们提出一种多层芯片堆叠结构用于解决上述问题。
实用新型内容
本实用新型的目的在于提供一种多层芯片堆叠结构，以解决上述背景技术中提出的问题。
为实现上述目的，本实用新型提供如下技术方案：一种多层芯片堆叠结构，包括第一芯片和第二芯片，所述第一芯片和第二芯片之间设有内辅件；
所述内辅件包括屏蔽片，所述屏蔽片中内嵌有均匀分布的多个导热片，所述导热片的上表面和下表面均一体成型有均匀分布的多个导热凸，所述导热凸远离导热片的一侧延伸出屏蔽片的表面，所述导热凸远离导热片的一侧分别对应和第一芯片和第二芯片的相对侧接触，所述导热片的相背端均延伸出屏蔽片的外侧，所述导热片的相背端均垂直设有导热侧片。
优选地，所述导热侧片的高度和导热凸的高度相同。
优选地，所述导热侧片远离导热片的一端一体成型有卡片，所述第一芯片和第二芯片的侧端一体成型有凸条，相邻两个所述凸条之间形成和卡片配合使用的卡槽，所述卡片活动卡接在对应卡槽中。
优选地，所述卡片的高度和卡槽的一半高度相同。
优选地，所述屏蔽片中开设有和导热片对应的导热横槽，所述导热片活动卡接在对应的导热横槽中。
优选地，所述屏蔽片上开设有和导热凸对应的导热纵槽，所述导热纵槽和导热横槽相互连通，所述导热凸活动卡接在对应的导热纵槽中。
优选地，所述第一芯片和第二芯片上设有引脚；所述屏蔽片上开设有和引脚对应的通槽。
与现有技术相比，本实用新型的有益效果在于：
1.通过设置内辅件，多层芯片堆叠时，将屏蔽片置于第一芯片和第二芯片之间，进行第一芯片和第二芯片之间的屏蔽，防止第一芯片和第二芯片之间出现干扰，从而提升整个芯片的使用效果；
2.多层芯片堆叠时，导热凸远离导热片的一侧分别对应和第一芯片和第二芯片的相对侧接触，第一芯片和第二芯片在运作时所产生的热能可通过导热凸、导热片导向导热侧片，进行第一芯片和第二芯片热量的有效地散出，提升芯片的整体运行效果；
3.多层芯片堆叠时，卡片活动卡接在对应卡槽中，进行第一芯片、第二芯片和内辅件之间的定位堆叠，防止第一芯片、第二芯片和内辅件之间出现错位，从而提升了第一芯片、第二芯片和内辅件之间的稳定性。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型结构示意图。
图2为本实用新型中内辅件的结构示意图。
图3为本实用新型图2中A处的放大图。
图4为本实用新型中第一芯片、第二芯片和内辅件的结构连接示意图。
图5为本实用新型图4中B处的放大图。
图中：1、第一芯片；2、第二芯片；3、内辅件；31、屏蔽片；301、导热横槽；302、导热纵槽；32、导热片；33、导热凸；34、导热侧片；35、卡片；11、凸条；12、卡槽；13、引脚；131、通槽。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
实施例：如图1-5所示，本实用新型提供了一种多层芯片堆叠结构，包括第一芯片1和第二芯片2，所述第一芯片1和第二芯片2之间设有内辅件3；
所述内辅件3包括屏蔽片31，多层芯片堆叠时，将屏蔽片31置于第一芯片1和第二芯片2之间，进行第一芯片1和第二芯片2之间的屏蔽，防止第一芯片1和第二芯片2之间出现干扰，从而提升整个芯片的使用效果，所述屏蔽片31中内嵌有均匀分布的多个导热片32，所述导热片32的上表面和下表面均一体成型有均匀分布的多个导热凸33，所述导热凸33远离导热片32的一侧延伸出屏蔽片31的表面，所述导热凸33远离导热片32的一侧分别对应和第一芯片1和第二芯片2的相对侧接触，所述导热片32的相背端均延伸出屏蔽片31的外侧，所述导热片32的相背端均垂直设有导热侧片34；多层芯片堆叠时，导热凸33远离导热片32的一侧分别对应和第一芯片1和第二芯片2的相对侧接触，第一芯片1和第二芯片2在运作时所产生的热能可通过导热凸33、导热片32导向导热侧片34，进行第一芯片1和第二芯片2热量的有效地散出，提升芯片的整体运行效果；
所述导热侧片34的高度和导热凸33的高度相同。
所述导热侧片34远离导热片32的一端一体成型有卡片35，所述第一芯片1和第二芯片2的侧端一体成型有凸条11，相邻两个所述凸条11之间形成和卡片35配合使用的卡槽12，所述卡片35活动卡接在对应卡槽12中，多层芯片堆叠时，卡片35活动卡接在对应卡槽12中，进行第一芯片1、第二芯片2和内辅件3之间的定位堆叠，防止第一芯片1、第二芯片2和内辅件3之间出现错位，从而提升了第一芯片1、第二芯片2和内辅件3之间的稳定性。
所述卡片35的高度和卡槽12的一半高度相同，便于多层芯片、内辅件3堆叠时，卡片35便于卡在卡槽12中。
所述屏蔽片31中开设有和导热片32对应的导热横槽301，所述导热片32活动卡接在对应的导热横槽301中；所述屏蔽片31上开设有和导热凸33对应的导热纵槽302，所述导热纵槽302和导热横槽301相互连通，所述导热凸33活动卡接在对应的导热纵槽302中。
所述第一芯片1和第二芯片2上设有引脚13，所述屏蔽片31上开设有和引脚13对应的通槽131，通过开设通槽131，不影响第一芯片1和第二芯片2上引脚13之间的电性连接。
工作原理：多层芯片堆叠时，将屏蔽片31置于第一芯片1和第二芯片2之间，进行第一芯片1和第二芯片2之间的屏蔽，防止第一芯片1和第二芯片2之间出现干扰，从而提升整个芯片的使用效果；
且将卡片35活动卡接在对应卡槽12中，进行第一芯片1、第二芯片2和内辅件3之间的定位堆叠，防止第一芯片1、第二芯片2和内辅件3之间出现错位；
同时导热凸33远离导热片32的一侧分别对应和第一芯片1和第二芯片2的相对侧接触，第一芯片1和第二芯片2在运作时所产生的热能可通过导热凸33、导热片32导向导热侧片34，进行第一芯片1和第二芯片2热量的有效地散出，提升芯片的整体运行效果。
尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。
Claims (8)
1.一种多层芯片堆叠结构，包括第一芯片(1)和第二芯片(2)，其特征在于：所述第一芯片(1)和第二芯片(2)之间设有内辅件(3)；
所述内辅件(3)包括屏蔽片(31)，所述屏蔽片(31)中内嵌有均匀分布的多个导热片(32)，所述导热片(32)的上表面和下表面均一体成型有均匀分布的多个导热凸(33)，所述导热凸(33)远离导热片(32)的一侧延伸出屏蔽片(31)的表面，所述导热凸(33)远离导热片(32)的一侧分别对应和第一芯片(1)和第二芯片(2)的相对侧接触，所述导热片(32)的相背端均延伸出屏蔽片(31)的外侧，所述导热片(32)的相背端均垂直设有导热侧片(34)。
2.根据权利要求1所述的一种多层芯片堆叠结构，其特征在于：所述导热侧片(34)的高度和导热凸(33)的高度相同。
3.根据权利要求1所述的一种多层芯片堆叠结构，其特征在于：所述导热侧片(34)远离导热片(32)的一端一体成型有卡片(35)，所述第一芯片(1)和第二芯片(2)的侧端一体成型有凸条(11)，相邻两个所述凸条(11)之间形成和卡片(35)配合使用的卡槽(12)，所述卡片(35)活动卡接在对应卡槽(12)中。
4.根据权利要求3所述的一种多层芯片堆叠结构，其特征在于：所述卡片(35)的高度和卡槽(12)的一半高度相同。
5.根据权利要求1所述的一种多层芯片堆叠结构，其特征在于：所述屏蔽片(31)中开设有和导热片(32)对应的导热横槽(301)，所述导热片(32)活动卡接在对应的导热横槽(301)中。
6.根据权利要求1所述的一种多层芯片堆叠结构，其特征在于：所述屏蔽片(31)上开设有和导热凸(33)对应的导热纵槽(302)，所述导热纵槽(302)和导热横槽(301)相互连通，所述导热凸(33)活动卡接在对应的导热纵槽(302)中。
7.根据权利要求1所述的一种多层芯片堆叠结构，其特征在于：所述第一芯片(1)和第二芯片(2)上设有引脚(13)。
8.根据权利要求7所述的一种多层芯片堆叠结构，其特征在于：所述屏蔽片(31)上开设有和引脚(13)对应的通槽(131)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321010799.3U CN219873525U (zh) | 2023-04-26 | 2023-04-26 | 一种多层芯片堆叠结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321010799.3U CN219873525U (zh) | 2023-04-26 | 2023-04-26 | 一种多层芯片堆叠结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219873525U true CN219873525U (zh) | 2023-10-20 |
Family
ID=88333218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321010799.3U Active CN219873525U (zh) | 2023-04-26 | 2023-04-26 | 一种多层芯片堆叠结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219873525U (zh) |
-
2023
- 2023-04-26 CN CN202321010799.3U patent/CN219873525U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWM249243U (en) | Electrical connector assembly | |
| CN219873525U (zh) | 一种多层芯片堆叠结构 | |
| KR20140102837A (ko) | 전극탭을 벤딩하여 배터리를 적층하는 방법 | |
| CN204118303U (zh) | 一种三卡卡座 | |
| EP4187562A1 (en) | Power inductor and preparation method therefor, and system-in-package module | |
| CN210516717U (zh) | 一种堆叠式封装集成电路装置 | |
| CN213635960U (zh) | 高效能保护型器件 | |
| KR101121483B1 (ko) | 적층형 반도체 패키지 및 그 적층 방법 | |
| CN220866001U (zh) | 包装盒 | |
| CN212570612U (zh) | 一种高效大电流储能电感 | |
| CN220042218U (zh) | 电池及电子设备 | |
| CN212667967U (zh) | 防挤压载物装置 | |
| CN216902891U (zh) | 一种高效稳定的封装装置 | |
| CN220491882U (zh) | 一种封装结构 | |
| CN213703612U (zh) | 一种用于电路板元器件分割的切割治具 | |
| CN215731659U (zh) | 芯片的封装结构 | |
| CN220208950U (zh) | 一种具有连接端子的整流桥堆 | |
| CN219961227U (zh) | 一种无线充电芯片模块及无线充电设备 | |
| CN217881472U (zh) | 一种贴装二极管封装结构 | |
| CN211578563U (zh) | 一种屏蔽电感 | |
| CN215868933U (zh) | 电感器 | |
| CN213815769U (zh) | 平板变压器 | |
| CN218939663U (zh) | 一种芯片堆叠封装结构 | |
| CN214624634U (zh) | 一种抗直流偏置铁氧体材料的叠层电感 | |
| CN219899933U (zh) | 一种引线框架冲压加工模具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 518000, Building 1704-1705, Hengda Metropolitan Plaza, No. 15 Huancheng South Road, Ma'antang Community, Bantian Street, Longgang District, Shenzhen City, Guangdong Province Patentee after: Han Guo (Shenzhen) Electronics Group Co.,Ltd. Country or region after: China Address before: 518000 Guanghui Building, Wuhe Community, Bantian Street, Longgang District, Shenzhen City, Guangdong Province 2004-2008 Patentee before: Han Guo (Shenzhen) Electronics Group Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |