CN219459387U - 用于qfn封装元件的pcb散热焊盘结构和电子设备 - Google Patents

用于qfn封装元件的pcb散热焊盘结构和电子设备 Download PDF

Info

Publication number
CN219459387U
CN219459387U CN202320315639.3U CN202320315639U CN219459387U CN 219459387 U CN219459387 U CN 219459387U CN 202320315639 U CN202320315639 U CN 202320315639U CN 219459387 U CN219459387 U CN 219459387U
Authority
CN
China
Prior art keywords
solder
heat dissipation
pad body
length
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320315639.3U
Other languages
English (en)
Inventor
路润之
疏达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Benewake Beijing Co Ltd
Original Assignee
Benewake Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Benewake Beijing Co Ltd filed Critical Benewake Beijing Co Ltd
Priority to CN202320315639.3U priority Critical patent/CN219459387U/zh
Application granted granted Critical
Publication of CN219459387U publication Critical patent/CN219459387U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本实用新型提供一种用于QFN封装元件的PCB散热焊盘结构和电子设备涉及印刷电路板的封装技术领域,具体而言,涉及。用于QFN封装元件的PCB散热焊盘结构包括焊盘本体,焊盘本体具有一焊接面,焊接面上设置有至少两条阻焊层,所有的阻焊层将焊接面分隔形成多个焊接区,多个焊接区相互连通。其能够改善QFN芯片进行回流焊接时,由于气泡导致焊点产生空洞的问题,从而可以提高焊点的可靠度、机械强度、导热性能降低及电性能。

Description

用于QFN封装元件的PCB散热焊盘结构和电子设备
技术领域
本实用新型涉及印刷电路板的封装技术领域,具体而言,涉及一种用于QFN封装元件的PCB散热焊盘结构和电子设备。
背景技术
QFN(Quad Flat No-leads Package,方形扁平无引脚封装)是一种无引脚芯片封装,呈正方形或矩形,封装底部中央位置有一个大面积裸露焊盘用来导热,围绕大焊盘的封装外围四周有实现电气连结的导电焊盘。由于QFN内部引脚与焊盘之间的导电路径短,自感系数以及封装体内布线电阻很低,电性能优异。它通过外露的引线框架焊盘提供了出色的散热性能,通常将散热焊盘直接焊接在电路板上,通过PCB中的散热过孔将热量扩散到铜接地板中。在SMT(表面组装技术,Surface Mount Technology)生产中,QFN芯片进行回流焊接时,无论是有铅制程还是无铅制程,冷却之后导热焊点都难免会因为气泡导致有一些空洞产生。空洞会给焊点的可靠度降低、机械强度大降低,导热焊点的导热性能降低,接地连接电性能也受到影响。
为解决上述技术问题,现有技术中提出了如CN202285232U和CN106231789A,利用阻焊条将电路板分隔成多个封闭的子焊盘,以起到隔绝的作用,但这样会导致芯片和PCB电路板之间封闭隔绝,导致散热效果降低,并且会阻止焊锡在子焊盘之间的流动,会导致一些子焊盘的焊锡量不够,出现虚焊的风险。
实用新型内容
本实用新型的目的在于提供一种用于QFN封装元件的PCB散热焊盘结构和电子设备,其能够在解决QFN芯片进行回流焊接时,由于气泡导致焊点产生空洞的问题,从而可以提高焊点的可靠度、机械强度、导热性能降低及电性能问题的同时,还能够提高散热性能和改善虚焊的问题。
本实用新型的实施例是这样实现的:
第一方面,本实用新型提供一种用于QFN封装元件的PCB散热焊盘结构,包括焊盘本体,所述焊盘本体具有一焊接面,所述焊接面上设置有至少两条阻焊层,所有的所述阻焊层将所述焊接面分隔形成多个焊接区,多个所述焊接区相互连通。
在可选的实施方式中,焊盘本体上设置有多个散热孔,所述阻焊层与所述散热孔错位设置。
在可选的实施方式中,所述阻焊层的一端由所述焊接面的边缘向着所述焊接面的中心方向延伸。
在可选的实施方式中,所述阻焊层延所述焊盘本体的长度方向设置,且所述阻焊层的长度小于所述焊盘本体的长度;和/或,
所述阻焊层延所述焊盘本体的宽度方向设置,且所述阻焊层的长度小于所述焊盘本体的宽度;和/或,
所述阻焊层延所述焊盘本体的对角线的方向设置,且所述阻焊层的长度小于所述焊盘本体对角线的长度。
在可选的实施方式中,所述阻焊层延所述焊盘本体的长度方向设置,且所述阻焊层的长度小于所述焊盘本体长度的二分之一;和/或,
所述阻焊层延所述焊盘本体的宽度方向设置,且所述阻焊层的长度小于所述焊盘本体宽度二分之一;和/或,
所述阻焊层延所述焊盘本体的对角线的方向设置,且所述阻焊层的长度小于所述焊盘本体对角线长度的二分之一。
在可选的实施方式中,所有的所述阻焊层间隔设置,相邻或相向设置的两个所述阻焊层之间形成有连通口,多个所述焊接区通过所述连通口连通。
在可选的实施方式中,所述阻焊层由阻焊油墨或绿油在所述焊接面喷涂形成。
在可选的实施方式中,所述阻焊层长度的取值范围为1.5mm-2mm;和/或,
所述阻焊层宽度的取值范围为0.1mm-0.25mm。
在可选的实施方式中,所述阻焊层的数量的取值范围为4条-6条。
第二方面,本实用新型提供一种电子设备,包括前述实施方式中任一项所述的QFN封装元件的PCB散热焊盘结构。
本实用新型实施例提供的用于QFN封装元件的PCB散热焊盘结构和电子设备的有益效果包括:
本申请通过在焊盘本体的焊接面上设置至少两条阻焊层,并使所有的阻焊层将焊接面分隔形成多个相互连通的焊接区,在进行表面组装时由于阻焊层具有一定的高度可在焊接面和芯片之间形成支撑,从而形成气体逃逸通道,在焊接过程中产生气体就可以延阻焊层支撑形成的气泡逃逸通道流出,从而可以避免产生气泡和空洞。其次,本申请让多个阻焊层分隔形成的焊接区相互连通,可以让焊锡在相邻的焊接区进行流动,从而可以避免在焊接过程中溢锡或少锡问题的发生,其次,每个焊接区相互连通,这样可使每个焊接区均与外部连通,从而提高散热。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本实用新型的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本实用新型实施例提供的第一种用于QFN封装元件的PCB散热焊盘结构的结构示意图;
图2为本实用新型实施例第二种用于QFN封装元件的PCB散热焊盘结构的结构示意图;
图3为本实用新型实施例第三种用于QFN封装元件的PCB散热焊盘结构的结构示意图。
图标:100-用于QFN封装元件的PCB散热焊盘结构;110-焊盘本体;111-焊接面;113-阻焊层;115-散热孔;117-口连通;300-PCB电路板;310-QFN芯片安装区。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围,而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该实用新型产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
此外,术语“水平”、“竖直”等术语并不表示要求部件绝对水平或悬垂,而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平,并不是表示该结构一定要完全水平,而是可以稍微倾斜。
在本实用新型的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
请参照图1-图3,本实施例提供一种电子设备,该电子设备可以是激光雷达、控制器或者个人手持终端等,该电子设置至少有一PCB电路板300,PCB电路板300上设置有QFN芯片安装区310,QFN芯片安装区310形成有用于QFN封装元件的PCB散热焊盘结构100,用于QFN封装元件的PCB散热焊盘结构100上设置有以供芯片导热和散热的导热焊点(图未示)和多个散热孔115,在用于QFN封装元件的PCB散热焊盘结构100散热焊盘的四周设置有接电引脚。QFN芯片通过QFN封装技术封装在芯片安装区,并通过接电引脚等与PCB电路板300内部电路实现电连接。
在SMT(表面组装技术(Surface Mount Technology)生产中,QFN芯片进行回流焊接时,无论是有铅制程还是无铅制程,冷却之后导热焊点都难免会有一些空洞产生。申请人发现,导致空洞产生的原因是焊接时焊锡高温融化,松香一类的助焊剂会先浸出焊锡表面,更利于焊接。在回流区助焊剂已经被大量消耗,锡膏的粘度发生了较大的变化,此时,锡膏之中的助焊剂发生裂解,高温裂解后的气泡无法及时的逸出,被包围在锡球中,冷却后就会形成空洞现象。由焊点的可靠度来讲,空洞现象会给焊点带来不可估计的风险。焊点的机械强度大大降低,导热焊点的导热性能降低,接地连接电性能也受到影响。
对于上述问题申请人提出了一种用于QFN封装元件的PCB散热焊盘结构100,其能够改善QFN芯片进行回流焊接时,由于气泡导致焊点产生空洞的问题,从而可以提高焊点的可靠度、机械强度、导热性能降低及电性能。
请参照图1-图3,在本实施例中,用于QFN封装元件的PCB散热焊盘结构100包括焊盘本体110,焊盘本体110具有一焊接面111,焊接面111上设置有至少两条阻焊层113,所有的阻焊层113将焊接面111分隔形成多个焊接区,多个焊接区相互连通。
本实施例通过在焊盘本体110的焊接面111上设置至少两条阻焊层113,并使所有的阻焊层113将焊接面111分隔形成多个相互连通的焊接区,在进行表面组装时由于阻焊层113具有一定的高度可在焊接面111和芯片之间形成支撑,从而形成气体逃逸通道,在焊接过程中产生气体就可以延阻焊层113支撑形成的气泡逃逸通道流出,从而可以避免产生气泡和空洞。其次,本申请让多个阻焊层113分隔形成的焊接区相互连通,可以让焊锡在相邻的焊接区进行流动,从而可以避免在焊接过程中溢锡或少锡问题的发生,其次,每个焊接区相互连通,这样可使每个焊接区均与外部连通,从而提高散热。
本实施例中,焊盘本体110上设置有多个散热孔115,阻焊层113与散热孔115错位设置。这样设置有利于芯片的散热。
在本实施例中,阻焊层113的一端由焊接面111的边缘向着焊接面111的中心方向延伸。
请参照图1-图3,本实施例将阻焊层113由焊接面111的边缘向着焊接面111的中心方向延伸可以可使阻焊层113形成的气体逃逸的通道由焊盘的中心延伸至焊盘本体110的边缘,从而可以方便气体的逃逸。
在本申请的一些实施例中,阻焊层113沿这焊盘本体110的长度方向设置,且阻焊层113的长度小于焊盘本体110的长度。
在本申请的一些实施例中,阻焊层113沿这焊盘本体110的宽度方向设置,且阻焊层113的长度度小于焊盘本体110的宽度。
在本实施例中,阻焊层113延这焊盘本体110的对角线的方向设置,且阻焊层113的长度度小于焊盘本体110对角线的长度。
以上几种组焊层的设置可以让阻焊层113形成的几个焊接区可以相互流通,从而可以让焊锡在多个焊接区流动,实现焊锡的均匀分配,从而可以避免部分焊接区少锡,导致焊接质量差,部分焊接区多锡,产生溢锡的问题。而让阻焊层113的长度小于焊盘本体110的长度,这样会让多锡的焊接区多于的锡流道少锡的区域,从而实现锡量的再次分配。
在本申请的一些实施例中,阻焊层113延焊盘本体110的长度方向设置,且阻焊层113的长度小于焊盘本体110长度的二分之一。
请参照图1-图3,在本申请一些实施例中,阻焊层113延焊盘本体110的宽度方向设置,且阻焊层113的长度小于焊盘本体110宽度二分之一。
在本申请的一些实施例中,阻焊层113延焊盘本体110的对角线的方向设置,且阻焊层113的长度小于焊盘本体110对角线长度的二分之一。
将阻焊层113的长度设置为小于焊盘本体110长度或宽度或对角线长度的二分之一,可以让焊锡在二次分配过程中,流经的路径更短,有利焊接的快速完成。
在本实施例中,所有的阻焊层113间隔设置,相邻或相向设置的两个阻焊层113之间形成有连通口117,多个焊接区通过连通口117连通。
通过将阻焊层113间隔设置,并且使相邻的两根阻焊层113之间形成连通口117,从而有助于焊锡的流动。
在本实施例中,阻焊层113由阻焊油墨或绿油在焊接面111喷涂形成。
由于电路板在成型过程中,也需要喷涂阻焊油墨或绿油,这样可以与阻焊层113一次成型,方便制造。
请参照图1-图3,在本实施例中,阻焊层113长度的取值范围为1.5mm-2mm,阻焊层113宽度的取值范围为0.1mm-0.25mm。但具体可根据焊盘本体110的大小设置。但需要说明的是,阻焊层113具有一定的厚度,其厚度一般与电路板上喷涂的阻焊油墨或绿油的厚度相同,但在QFN芯片体积较大时,阻焊层113的厚度可以超过电路板上喷涂的阻焊油墨或绿油的厚度,从而让气体溢流通道增大。
在本实施例中,阻焊层113的数量的取值范围为4条-6条。
在本申请实施例中散热孔115呈矩形整列间隔分布。
请参照图1,在一种可选的实施方式中,阻焊层113有四条,四条阻焊层113均沿着焊盘本体110的宽边方向设置,且每两条在一条直线上,在同一直线的两个阻焊层113端部之间形成连通口117,且所有阻焊层113均不相互连通,这样不会形成封闭区域。这样多于的焊锡和气体可以由焊盘本体110的中心向着四周流动。
请参照图2,在另一种可选的实施方式中,阻焊层113的条数包括六条,其中每两条在同一直线上间隔设置,一部分沿着焊盘本体110的长度方向设置,另一部分沿着焊盘的宽度方向设置。在同一直线的两个阻焊层113端部之间形成连通口117,且所有阻焊层113均不相互连通,这样不会形成封闭区域。这样多于的焊锡和气体可以由焊盘本体110的中心向着四周流动。
请参照图3,在另一种可选的实施方式中,阻焊层113的条数包括四条,其中每两条在同一直线上间隔设置,且两组分别设置在焊盘本体110的对角线上,从俯视看呈放射状。在同一直线的两个阻焊层113端部之间形成连通口117,且所有阻焊层113均不相互连通,这样不会形成封闭区域。这样多于的焊锡和气体可以由焊盘本体110的中心向着四周流动。
综上,本实用新型实施例提供的用于QFN封装元件的PCB散热焊盘结构100和电子设备的工作原理和有益效果包括:
本实施例通过在焊盘本体110的焊接面111上设置至少两条阻焊层113,并使所有的阻焊层113将焊接面111分隔形成多个相互连通的焊接区,在进行表面组装时由于阻焊层113具有一定的高度可在焊接面111和芯片之间形成支撑,从而形成气体逃逸通道,在焊接过程中产生气体就可以延阻焊层113支撑形成的气泡逃逸通道流出,从而可以避免产生气泡和空洞。其次,本申请让多个阻焊层113分隔形成的焊接区相互连通,可以让焊锡在相邻的焊接区进行流动,从而可以避免在焊接过程中溢锡或少锡问题的发生,其次,每个焊接区相互连通,这样可使每个焊接区均与外部连通,从而提高散热。
以上仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种用于QFN封装元件的PCB散热焊盘结构,其特征在于,包括焊盘本体(110),所述焊盘本体(110)具有一焊接面(111),所述焊接面(111)上设置有至少两条阻焊层(113),所有的所述阻焊层(113)将所述焊接面(111)分隔形成多个焊接区,多个所述焊接区相互连通。
2.根据权利要求1所述的QFN封装元件的PCB散热焊盘结构,其特征在于,焊盘本体(110)上设置有多个散热孔(115),所述阻焊层(113)与所述散热孔(115)错位设置。
3.根据权利要求1所述的QFN封装元件的PCB散热焊盘结构,其特征在于,所述阻焊层(113)的一端由所述焊接面(111)的边缘向着所述焊接面(111)的中心方向延伸。
4.根据权利要求1所述的QFN封装元件的PCB散热焊盘结构,其特征在于,所述阻焊层(113)延所述焊盘本体(110)的长度方向设置,且所述阻焊层(113)的长度小于所述焊盘本体(110)的长度;和/或,
所述阻焊层(113)延所述焊盘本体(110)的宽度方向设置,且所述阻焊层(113)的长度小于所述焊盘本体(110)的宽度;和/或,
所述阻焊层(113)延所述焊盘本体(110)的对角线的方向设置,且所述阻焊层(113)的长度小于所述焊盘本体(110)对角线的长度。
5.根据权利要求1所述的QFN封装元件的PCB散热焊盘结构,其特征在于,所述阻焊层(113)延所述焊盘本体(110)的长度方向设置,且所述阻焊层(113)的长度小于所述焊盘本体(110)长度的二分之一;和/或,
所述阻焊层(113)延所述焊盘本体(110)的宽度方向设置,且所述阻焊层(113)的长度小于所述焊盘本体(110)宽度二分之一;和/或,
所述阻焊层(113)延所述焊盘本体(110)的对角线的方向设置,且所述阻焊层(113)的长度小于所述焊盘本体(110)对角线长度的二分之一。
6.根据权利要求1所述的QFN封装元件的PCB散热焊盘结构,其特征在于,所有的所述阻焊层(113)间隔设置,相邻或相向设置的两个所述阻焊层(113)之间形成有连通口(117),多个所述焊接区通过所述连通口(117)连通。
7.根据权利要求1-6中任一项所述的QFN封装元件的PCB散热焊盘结构,其特征在于,所述阻焊层(113)由阻焊油墨或绿油在所述焊接面(111)喷涂形成。
8.根据权利要求1-6中任一项所述的QFN封装元件的PCB散热焊盘结构,其特征在于,所述阻焊层(113)长度的取值范围为1.5mm-2mm;和/或,
所述阻焊层(113)宽度的取值范围为0.1mm-0.25mm。
9.根据权利要求1-6中任一项所述的QFN封装元件的PCB散热焊盘结构,其特征在于,所述阻焊层(113)的数量的取值范围为4条-6条。
10.一种电子设备,其特征在于,包括权利要求1-9中任一项所述的QFN封装元件的PCB散热焊盘结构。
CN202320315639.3U 2023-02-21 2023-02-21 用于qfn封装元件的pcb散热焊盘结构和电子设备 Active CN219459387U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202320315639.3U CN219459387U (zh) 2023-02-21 2023-02-21 用于qfn封装元件的pcb散热焊盘结构和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202320315639.3U CN219459387U (zh) 2023-02-21 2023-02-21 用于qfn封装元件的pcb散热焊盘结构和电子设备

Publications (1)

Publication Number Publication Date
CN219459387U true CN219459387U (zh) 2023-08-01

Family

ID=87409209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320315639.3U Active CN219459387U (zh) 2023-02-21 2023-02-21 用于qfn封装元件的pcb散热焊盘结构和电子设备

Country Status (1)

Country Link
CN (1) CN219459387U (zh)

Similar Documents

Publication Publication Date Title
US7960827B1 (en) Thermal via heat spreader package and method
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
KR960006710B1 (ko) 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
US9406600B2 (en) Printed circuit board and stacked semiconductor device
CN204669723U (zh) 一种电路板、印制电路板及钢网
JP2011044512A (ja) 半導体部品
US7443010B2 (en) Matrix form semiconductor package substrate having an electrode of serpentine shape
JP2006339595A (ja) 半導体装置
CN219459387U (zh) 用于qfn封装元件的pcb散热焊盘结构和电子设备
CN216413057U (zh) 半导体电路
US20070138632A1 (en) Electronic carrier board and package structure thereof
CN112614814B (zh) 功率芯片散热封装结构及其制作方法
CN211429634U (zh) 一种针对qfn封装元件的焊盘结构
US7064451B2 (en) Area array semiconductor device and electronic circuit board utilizing the same
JP4214880B2 (ja) 半導体装置
CN114496808B (zh) 倒装式塑封的装配方法、屏蔽系统、散热系统及应用
CN100446232C (zh) 倒装片基板的表面结构
CN219893504U (zh) 一种提高焊接可靠性的电路板
CN217655869U (zh) 半导体封装组件
CN214176018U (zh) 功率半导体封装结构
JP2013258330A (ja) 電子装置およびその製造方法
KR20000025382A (ko) 적층형 반도체 패키지
CN219575622U (zh) 封装结构、电路板结构以及电子设备
CN211240304U (zh) 一种可防止表面气泡的pcb板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant