CN218867082U - 系统级双面硅基扇出封装结构 - Google Patents
系统级双面硅基扇出封装结构 Download PDFInfo
- Publication number
- CN218867082U CN218867082U CN202222227679.0U CN202222227679U CN218867082U CN 218867082 U CN218867082 U CN 218867082U CN 202222227679 U CN202222227679 U CN 202222227679U CN 218867082 U CN218867082 U CN 218867082U
- Authority
- CN
- China
- Prior art keywords
- groove
- silicon substrate
- silicon
- sided
- package structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型关于系统级双面硅基扇出封装结构,涉及集成电路封装技术领域。该系统级双面硅基扇出封装结构包括硅基板;硅基板的第一表面以及硅基板的第二表面上分别设置有至少一个凹槽;在第一表面的凹槽内设置有至少两个功能芯片,且在第二表面的凹槽内设置有至少两个功能芯片;第一表面的凹槽位置与第二表面的凹槽位置对应;硅基板上具有至少两个通孔;硅基板的第一表面设置有上层金属布线层,上层金属布线层覆盖第一表面;硅基板的第二表面上设置有下层金属布线层以及凸点。通过在硅基板的双面进行凹槽的设置,并使得双面凹槽均可以承载至少两个芯片,使得多个芯片以系统级封装的形式埋与硅基板中,提高了封装结构的集成度。
Description
技术领域
本实用新型涉及集成电路封装技术领域,特别涉及硅通孔转接板、制造方法及多面互连的异构三维封装结构。
背景技术
随着IC制造水平的不断提高,业界公认的“摩尔定律(Moore Law)”行将走到尽头。一方面,前道制造工艺节点越往下发展,其研发和生产成本将以数十倍甚至数百倍增加;另一方面,摩尔定律终有其物理极限。InFO晶圆级封装技术为大家打开了一片新的天空,自此全球各大封装厂和晶圆厂均将研发重点定位在了扇出型封装技术。该技术通过三维异质集成,将不同功能的芯片集成在一起,实现系统级封装,显著缩小封装体积,大大提高产品性能。
相关技术中,部分扇出型封装结构使用塑封材料进行晶圆的重构,部分扇出型封装结构使用硅作为晶圆材料。目前的扇出型封装突出的问题是使用塑封材料来重构晶圆,在塑封材料圆片上进行工艺加工与在硅晶圆的制程上相比,存在很大差异和难度。在传统硅晶圆上进行光刻,显影,曝光,制作细金属线路,植球等工艺都很非常成熟。
然而,相关技术中基于开发塑封材料圆片的扇出工艺要克服很多工艺挑战,同时需要定制化的相关设备来进行配合,以解决受热后易翘曲的塑封材料圆片的拿持以及在其表面的细线路制备难题。从材料本身特性来看,塑封材料与硅的热膨胀系数差别较大,会带来可靠性问题;对于功耗较大的芯片,散热问题也不容忽视。将芯片埋入硅基的扇出工艺在近两年也受到重视但是随着硅基扇出研究的深入,也有越来越多的问题暴露出来,在一个较为显著的方面,扇出型封装结构的集成度较低。
发明内容
本实用新型的目的在于克服已有技术中存在的不足,从而提供系统级双面硅基扇出封装结构,能够提高封装结构的集成度。
按照本实用新型提供的技术方案,提供了一种系统级双面硅基扇出封装结构,该系统级双面硅基扇出封装结构包括硅基板;
硅基板的第一表面以及硅基板的第二表面上分别设置有至少一个凹槽;
在第一表面的凹槽内设置有至少两个功能芯片,且在第二表面的凹槽内设置有至少两个功能芯片;
第一表面的凹槽位置与第二表面的凹槽位置对应;
硅基板上具有至少两个通孔,至少两个通孔位于凹槽的两侧,通孔贯穿第一表面以及第二表面,通孔中填充有导电介质;
硅基板的第一表面设置有上层金属布线层,上层金属布线层覆盖第一表面;
硅基板的第二表面上设置有下层金属布线层以及凸点,凸点的分布面积大于第二表面的凹槽内设置的功能芯片的面积之和;
上层金属布线层以及下层金属布线层通过导电介质电性连接。
在一种可能的实现方式中,凹槽的数量为一个,且凹槽内设置有至少两个功能芯片。
在一种可能的实现方式中,凹槽的数量为至少两个,且每个凹槽内设置有至少一个功能芯片。
在一种可能的实现方式中,每个凹槽内设置有至少两个功能芯片。
在一种可能的实现方式中,凹槽与功能芯片之间包括导电粘结层,导电粘结层的材料包括导电胶以及导电银浆中的至少一种。
在一种可能的实现方式中,硅基板的第一表面以及硅基板的第二表面具有绝缘介质层,绝缘介质层的材料为绝缘材料。
在一种可能的实现方式中,凹槽实现为直槽以及斜槽中的至少一种。
在一种可能的实现方式中,凹槽的高度与功能芯片的厚度对应,当功能芯片位于凹槽内部时,功能芯片的上表面与硅基板的表面平齐。
在一种可能的实现方式中,硅基板尺寸为晶圆级或板级。
在一种可能的实现方式中,凹槽内还包括填充层,填充层的材料为有机材料。
本实用新型提供的技术方案带来的有益效果至少包括:
通过在硅基板的双面进行凹槽的设置,并使得双面凹槽均可以承载至少两个芯片,将布线、多种功能芯片集成到一块硅基板上,并通过通孔及通孔中的导电介质,以及分布与硅基板两侧的再布线的设置,使得多个芯片以系统级封装的形式埋与硅基板中,提高了封装结构的集成度。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型提供的一种系统级双面硅基扇出封装结构的截面示意图。
图2为本实用新型提供的一种凹槽与功能芯片的对应关系示意图。
图3为本实用新型提供的另一种凹槽与功能芯片的对应关系示意图。
图4为本实用新型提供的另一种凹槽与功能芯片的对应关系示意图。
说明书附图标记说明:
1-硅基板,2-第一表面,3-第二表面,4-凹槽,5-功能芯片,6-通孔,7-导电介质,8-上层金属布线层,9-下层金属布线层,10-凸点,11-导电粘结层,12-绝缘介质层,13-填充层,14-通孔侧壁绝缘层;
41-第一凹槽,42-第二凹槽,43-第三凹槽,44-第四凹槽,45-第五凹槽46-第六凹槽;
51-第一功能芯片,52-第二功能芯片,53-第三功能芯片,54-第四功能芯片,55-第五功能芯片,56-第六功能芯片。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚,下面将结合附图对本实用新型实施方式作进一步地详细描述。
图1为本实用新型提供的一种系统级双面硅基扇出封装结构的截面示意图,请参考图1,该系统级双面硅基扇出封装结构包括硅基板1。硅基板1的第一表面2以及硅基板1的第二表面3上分别设置有至少一个凹槽4。在第一表面2的凹槽4内设置有至少两个功能芯片5,且在第二表面3的凹槽4内设置有至少两个功能芯片5,第一表面2的凹槽4位置与第二表面3的凹槽4位置对应。硅基板1上具有至少两个通孔6,至少两个通孔6位于凹槽4的两侧,通孔6贯穿第一表面2以及第二表面3,通孔6中填充有导电介质7;硅基板1的第一表面2设置有上层金属布线层8,上层金属布线层8覆盖第一表面2,硅基板1的第二表面3上设置有下层金属布线层9以及凸点10,凸点10的分布面积大于第二表面3的凹槽4内设置的功能芯片5的面积之和。上层金属布线层8以及下层金属布线层通过导电介质7电性连接。
在本实用新型实施例中,硅基板1的第一表面2以及第二表面3设置的凹槽4数量不被限定,且硅基板1的第一表面2的凹槽4中需要安装至少两个功能芯片5,且硅基板1的第二表面3的凹槽4中也需要安装至少两个功能芯片5,以实现对于功能芯片5的集成式安装。需要说明的是,本申请实施例对于功能芯片5的具体尺寸以及型号不做限定,因而对于凹槽4的具体尺寸不做限定,但位于第一表面2的凹槽4与位于第二表面3的凹槽4的位置需要对应,以使硅基板1上预留经过通孔6的位置。
在本实用新型实施例中,通孔6即实现为基于硅通孔6(Through Silicon Vias,TSV)技术应用的通孔6,该通孔6可以实现为圆柱形通孔6,且通孔6内部被导电介质7所填充。在一个示例中,导电介质7实现为铜。
在本申请实施例中,硅基板1的两个表面上均分布有金属布线层,其中,上层金属布线层8覆盖第一表面2,下层金属布线层9覆盖第二表面3。上层金属布线层8与下层金属布线层9均用于与功能芯片5电性连接。且上层金属布线层8和下层金属布线层9之间通过圆柱形通孔6实现电性连接。
在本申请实施例中,硅基板1的第二表面3上还设置有凸点10,该凸点10即为实现封装结构与其他组件电性连接的结构。通过凸点10的大面积分布,使得封装结构具有扇出形式,满足连接过程中的接触面积要求。
综上所述,本实用新型实施例提供的系统级双面硅基扇出封装结构,通过在硅基板的双面进行凹槽的设置,并使得双面凹槽均可以承载至少两片芯片,将布线、多种功能芯片集成到一块硅基板上,并通过通孔及通孔中的导电介质7,以及分布与硅基板两侧的再布线的设置,使得多个芯片以系统级封装的形式埋与硅基板中,提高了封装结构的集成度。
在一个可选的实施例中,凹槽4的数量为一个,且凹槽4内设置有至少两个功能芯片5。
在一个可选的实施例中,凹槽4的数量为至少两个,且每个凹槽4内设置有至少一个功能芯片5。
在一个示例中,每个凹槽4内设置有至少两个功能芯片5。
结合上述三个示例,以图2以及图3为例,其示出了第一凹槽41、第二凹槽42、第三凹槽43、第四凹槽44、第五凹槽45、第六凹槽46、第一功能芯片51、第二功能芯片52、第三功能芯片53、第四功能芯片54、第五功能芯片55以及第六功能芯片56的对应关系。请参考图2,在硅基板的一个表面上,仅设置有第一凹槽41,对应地,第一功能芯片51、第二功能芯片52、第三功能芯片53、第四功能芯片54、第五功能芯片55以及第六功能芯片56均位于第一凹槽41内部;请参考图3,在硅基板的一个表面上,设置有第一凹槽41、第二凹槽42以及第三凹槽43,其中,第一功能芯片51和第二功能芯片52设置在第一凹槽41内,第三功能芯片53设置在第二凹槽42内,第四功能芯片54、第五功能芯片55以及第六功能芯片56设置在第三凹槽43内;请参考图4,在硅基板的一个表面上,设置有第一凹槽41、第二凹槽42、第三凹槽43、第四凹槽44、第五凹槽45以及第六凹槽46,且分别对应设置第一功能芯片51、第二功能芯片52、第三功能芯片53、第四功能芯片54、第五功能芯片55以及第六功能芯片56。
在一个可选的实施例中,凹槽4与功能芯片5之间包括导电粘结层11,导电粘结层11的材料包括导电胶以及导电银浆中的至少一种。
在一个可选的实施例中,硅基板1的第一表面2以及硅基板1的第二表面3均具有绝缘介质层12,绝缘介质层12的材料为绝缘材料。
在一个可选的实施例中,凹槽4实现为直槽以及斜槽中的至少一种。可选的,凹槽4的截面形状可以是梯形,矩形或其他预设形状。本申请对于凹槽4的具体形状不做限定。
在一个可选的实施例中,凹槽4的高度与功能芯片5的厚度对应,当功能芯片5位于凹槽4内部时,芯片的上表面与硅基板1的表面平齐。
在一个可选的实施例中,硅基板1尺寸为晶圆级或板级。
在一个可选的实施例中,凹槽4内还包括填充层13,填充层13的材料为有机材料。在一些示例中,填充层13的材料可以实现为SiO2、SiN、SiC等无机材料或聚酰亚氨、树脂等有机材料。
在一个可选的实施例中,通孔6的侧壁上设置有通孔侧壁绝缘层14。
结合上述可选实施例中的描述,对于本申请所述的系统级双面硅基扇出封装结构的制作过程进行说明,该过程共包括如下步骤:
步骤一:提供一硅基板1,硅基板1需要具有一定的厚度,通过干法刻蚀或湿法刻蚀的方式在硅基板1的第一表面2得到凹槽4,凹槽4的数量可以为一个或多个;
步骤二:在第一表面2进行绝缘介质层12沉积,其材料为绝缘介质材料,可以为树脂、SiO2等绝缘材料;
步骤三:如图3所示,在凹槽4内进行至少一个功能芯片5的贴片,芯片的背金面通过导电粘接层埋入凹槽4内,导电粘接层为导电胶或导电银浆等材料。
步骤四:如图4所示,在第一凹槽4与埋入芯片的间隙以及硅基板1101设有第一凹槽4的第一表面2填充介质形成第一填充层13,填充层13可以SiO2、SiN、SiC等无机材料或聚酰亚氨、树脂等有机材料。
步骤五:通过图形化设置在第一填充层13上形成至少一层上层金属布线层8107,金属线路层材料为Ti、W、Cu、Ni和Au等的一种或多种。其中,第一层重布线需将芯片信号引出至所述沿硅基板1厚度方向预设的通孔6位置。
步骤六:于所述上层金属布线层8表面形成塑封层,将金属布线层完全封裹塑封,有效保护金属布线层。为了减少翘曲,塑封层厚度控制在10~50um,塑封材料可以是树脂类,聚酰亚胺类和聚酰胺类高聚物。
步骤七:提供一载板,载板材质可以是硅或玻璃,尺寸必须和硅基板1相同,将塑封面通过临时键合胶与硅基板1键合组装在一起。
步骤八:在硅基板1的另一表面按要求进行减薄,并在相应位置继续通过干法刻蚀或湿法刻蚀的方式得到至少一个凹槽4,凹槽4的具体数量为一个或多个;
步骤九:在第二表面3进行与步骤二对应的绝缘介质层12沉积步骤。
步骤十:在硅基板1第二表面3预设的通孔6位置进行开孔,并在通孔6的侧壁沉积绝缘层,同时将孔底的绝缘层打开。通过电镀工艺在通孔6内填充铜,形成的铜导电通孔6;
步骤十一:在第二表面3的凹槽4内进行功能芯片5的贴片,芯片的背金面通过导电粘接层埋入凹槽4内,导电粘接层为导电胶或导电银浆等材料。
步骤十二:在第二表面3进行与步骤4对应的填充层13填充步骤。
步骤十三:通过图形化设置在填充层13上形成至少一层下层金属布线层9,金属线路层材料为Ti、W、Cu、Ni和Au等的一种或多种。并在下层金属布线层9上设置凸点10以及阻焊层。
步骤十四:拆卸所述载板并清洗干净键合胶,最后切割分离形成单颗系统级封装单元。
综上所述,本实用新型实施例提供的系统级双面硅基扇出封装结构最少包括以下技术效果:
(1)本实用新型实施例的基于双面硅基板的扇出集成封装结构,将布线、多种功能芯片集成到一块硅基板上,占位体积小,设计更具有灵活性,节约成本;
(2)本实用新型实施例同时将布线集成在同一硅基板上,减少导线的连接和长度,使电连接的功率损耗减低,提高功率,还可以减少机械连接的热阻;
(3)双面可埋入更多的功能芯片,系统级封装的性能优势愈发显著;
(4)双面埋入芯片和填充聚合物,平衡了应力分布,能够有效改善晶圆翘曲。
上述仅为本实用新型的可选实施例,并不用以限制本实用新型,凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种系统级双面硅基扇出封装结构,其特征在于,所述系统级双面硅基扇出封装结构包括硅基板(1);
所述硅基板(1)的第一表面(2)以及所述硅基板(1)的第二表面(3)上分别设置有至少一个凹槽(4);
在所述第一表面(2)的凹槽(4)内设置有至少两个功能芯片(5),且在所述第二表面(3)的凹槽(4)内设置有至少两个功能芯片(5);
所述第一表面(2)的凹槽(4)位置与所述第二表面(3)的凹槽(4)位置对应;
所述硅基板(1)上具有至少两个通孔(6),至少两个所述通孔(6)位于所述凹槽(4)的两侧,所述通孔(6)贯穿所述第一表面(2)以及所述第二表面(3),所述通孔(6)中填充有导电介质(7);
所述硅基板(1)的第一表面(2)设置有上层金属布线层(8),所述上层金属布线层(8)覆盖所述第一表面(2);
所述硅基板(1)的第二表面(3)上设置有下层金属布线层(9)以及凸点(10),所述凸点的分布面积大于所述第二表面的凹槽内设置的所述功能芯片的面积之和;
所述上层金属布线层(8)以及所述下层金属布线层(9)通过所述导电介质(7)电性连接。
2.根据权利要求1所述的系统级双面硅基扇出封装结构,其特征在于,所述凹槽(4)的数量为一个,且所述凹槽(4)内设置有至少两个所述功能芯片(5)。
3.根据权利要求1所述的系统级双面硅基扇出封装结构,其特征在于,所述凹槽(4)的数量为至少两个,且每个所述凹槽(4)内设置有至少一个所述功能芯片(5)。
4.根据权利要求3所述的系统级双面硅基扇出封装结构,其特征在于,每个所述凹槽(4)内设置有至少两个功能芯片(5)。
5.根据权利要求1所述的系统级双面硅基扇出封装结构,其特征在于,所述凹槽(4)与所述功能芯片(5)之间包括导电粘结层(11)。
6.根据权利要求1所述的系统级双面硅基扇出封装结构,其特征在于,所述硅基板(1)的第一表面(2)以及所述硅基板(1)的第二表面(3)具有绝缘介质层(12),所述绝缘介质层(12)的材料为绝缘材料。
7.根据权利要求1所述的系统级双面硅基扇出封装结构,其特征在于,所述凹槽(4)实现为直槽以及斜槽中的至少一种。
8.根据权利要求1所述的系统级双面硅基扇出封装结构,其特征在于,所述凹槽(4)的高度与所述功能芯片(5)的厚度对应,当所述功能芯片(5)位于所述凹槽(4)内部时,所述功能芯片(5)的上表面与所述硅基板(1)的表面平齐。
9.根据权利要求1所述的系统级双面硅基扇出封装结构,其特征在于,硅基板(1)尺寸为晶圆级或板级。
10.根据权利要求1所述的系统级双面硅基扇出封装结构,其特征在于,所述凹槽(4)内还包括填充层(13),所述填充层(13)的材料为有机材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222227679.0U CN218867082U (zh) | 2022-08-23 | 2022-08-23 | 系统级双面硅基扇出封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222227679.0U CN218867082U (zh) | 2022-08-23 | 2022-08-23 | 系统级双面硅基扇出封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218867082U true CN218867082U (zh) | 2023-04-14 |
Family
ID=87370499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222227679.0U Active CN218867082U (zh) | 2022-08-23 | 2022-08-23 | 系统级双面硅基扇出封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218867082U (zh) |
-
2022
- 2022-08-23 CN CN202222227679.0U patent/CN218867082U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8357999B2 (en) | Assembly having stacked die mounted on substrate | |
US10381326B2 (en) | Structure and method for integrated circuits packaging with increased density | |
CN116169110A (zh) | 一种芯片及封装方法 | |
WO2017114323A1 (zh) | 封装结构、电子设备及封装方法 | |
WO2021080875A1 (en) | 3d chip package and manufacturing method thereof using reconstructed wafers | |
CN104051365A (zh) | 芯片布置以及用于制造芯片布置的方法 | |
CN113257778B (zh) | 一种3d堆叠且背部导出的扇出型封装结构及其制造方法 | |
CN105895623B (zh) | 用于半导体封装件的衬底设计及其形成方法 | |
CN111900095A (zh) | 一种多芯片集成封装方法及封装结构 | |
CN113035786A (zh) | 半导体结构及其制造方法 | |
CN115547961A (zh) | 高密度集成式三维立体芯片封装结构及其制造方法 | |
CN116960002B (zh) | 光电集成式半导体封装结构及其制备方法 | |
CN212084995U (zh) | 晶圆级封装结构 | |
CN217387150U (zh) | 半导体封装结构 | |
CN218867082U (zh) | 系统级双面硅基扇出封装结构 | |
CN114914196B (zh) | 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺 | |
CN110867385A (zh) | 一种封装结构及其制备方法 | |
US8736076B2 (en) | Multi-chip stacking of integrated circuit devices using partial device overlap | |
CN115527972A (zh) | 高密度互联三维集成器件封装结构及其制造方法 | |
CN115513182A (zh) | 一种半导体封装结构及其制备方法 | |
CN115527961A (zh) | 带有散热板的多芯片互连封装结构及其制备方法 | |
CN114695140A (zh) | 一种晶圆级封装结构及制造方法 | |
CN110828430A (zh) | 一种封装结构及其制备方法 | |
CN210516718U (zh) | 一种封装结构 | |
CN113078149B (zh) | 半导体封装结构、方法、器件和电子产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |