CN218827111U - 一种倒装芯片 - Google Patents

Abstract

本申请公开了一种倒装芯片，属于量子芯片制造领域。倒装芯片包括对置的第一芯片和第二芯片。其中的第一芯片配置有第一标记部件，第二芯片具有衬底和形成于衬底的金属膜层。第二芯片的衬底和金属膜层具有正向面对第一标记部件且贯穿的孔结构。该倒装芯片能够在制作过程中方便地执行对准操作，以获得较高的对准质量，进而也有助于提高倒装芯片的良率。

Description

一种倒装芯片

技术领域

本申请属于量子芯片制备领域，具体涉及一种倒装芯片。

背景技术

随着所设计的量子芯片中的量子比特数目的不断增加，刻蚀在量子芯片上的内容(各种线路、元件等)也越来越多。因此，单个芯片的设计方案已经很难满足要求。面对这样的现状，倒装焊工艺的使用越来越迫切。在基于倒装焊的超导量子芯片中，顶层芯片倒装压合在底层芯片上，并且二者通过铟柱进行信号连接以及共地。

倒装焊工艺的使用会存在一个问题：双层芯片距离太近(例如在微米尺度)，两层芯片正面重合的部分没有办法进行观察 (原因在于：芯片衬底不透光、芯片表面具有不透光的用于制作各种线路、器件的金属或电介质层)，因此就无法判断这部分区域的相关制作工艺水平，包括对准情况。

在这种无法用电子显微镜观察芯片的情况下，通常最好的办法便是电学性能测试。即通过测试线路的通断来判断芯片的好坏，或者提前在芯片中设计测试结构，通过测试结构来判断工艺水平。

但是这种测试方式存在一定的局限性，例如测试范围有限、并不能精确定位到出问题的位置和环节。并且对于倒装焊芯片来说，铟柱是重要的一个环节，它起着传输信号、芯片共地、稳固芯片等作用，但是目前却没有很好地办法观察到铟柱的制作情况，也没有办法去测试铟柱的制作工艺水平。

因此，需要一种更加方便的监测方法，能够快速且有效的监测到芯片的制作情况，并能够利用这种方法进行铟柱的工艺水平测试。

实用新型内容

有鉴于此，本申请公开了一种倒装芯片，其具有在制作过程中方便地实现对准的特点，并且也因此具有以更高效和简便的手段实现的更高质量。进一步地，此倒装芯片的设计方案，允许对倒转芯片中例如所使用的铟柱的情况进行考察，并判断铟柱的制作质量或者铟柱对准情况。

本申请示例的方案，通过如下内容实施。

在第一方面，本申请示例提出了一种倒装芯片。

该倒装芯片包括：对置的第一芯片和第二芯片，在对置方向，第二芯片的周缘位于第一芯片的周缘之内；

第一芯片具有第一衬底，第一衬底定义有至少用于配置第一量子部件的功能区，功能区还配置有第一标记部件；

第二芯片具有第二衬底和至少用于配置第二量子部件的金属膜层；

其中，第二衬底具有沿对置方向分布的正面和背面，正面按照面对面的方式朝向功能区，金属膜层形成于正面，金属膜层具有正向面对第一标记部件且沿对置方向延伸的贯穿开口，第二衬底具有贯穿通孔，且贯穿通孔的周缘位于开口的周缘的外侧或重合。

根据本申请的一些示例，开口与第一标记部件具有相同的形状；

和/或，第一标记部件为柱状；

和/或，第一标记部件有多个且分别为圆柱体，各个第一标记部件的直径不同。

根据本申请的一些示例，第一标记部件和开口分别为十字型。

根据本申请的一些示例，沿对置的方向，开口在功能区的投影区域至少覆盖第一标记部件。

根据本申请的一些示例，倒装芯片还包括：被配置为与第一标记部件对准的第二标记部件；

第二标记部件形成于第二衬底的正面、并且正对于开口限定的区域内。

根据本申请的一些示例，第一标记部件和第二标记部件分别为直线型。

根据本申请的一些示例，第一标记部件的数量与第二标记部件的数量相等，且分别为至少三个；

各个第一标记部件沿第一路径等间距排列；

各个第二标记部件沿第二路径等间距或变间距排列；

第一路径与第二路径平行。

根据本申请的一些示例，各个第二标记部件沿第二路径变间距排列；

倒装芯片定义有沿第二路径且彼此相反的第一方向和第二方向；

全部的第二标记部件由主部件、以及位于主部件两侧的第一副部件和第二副部件构成；

沿第一方向的相邻两第一副部件的间距逐渐增加，沿第二方向的相邻两第二副部件的间距逐渐减小。

根据本申请的一些示例，第一标记部件的数量与第二标记部件的数量相等，且分别为至少两个。

根据本申请的一些示例，第一标记部件和第二标记部件成对配置形成对位结构组件，且同一对组件中的第一标记部件和第二标记部件是直径相同的圆柱体；

倒装芯片具有至少两组对位结构组件，且不同组的圆柱体的直径不同。

有益效果：

与现有技术相比，本申请示例的倒装芯片通过在其中的一层芯片中配置标记部件，同时在与之相邻的另一层芯片中选择具有贯穿通孔的衬底并且在衬底配置具有开口的金属膜层。并且，标记部件还对应于金属膜层的开口。因此，在制作倒装芯片时可以从第二芯片侧，依次通过贯穿通孔和开口对标记部件进行观察。根据观察到的标记部件与开口的分布情况，进而可以推断获得倒装芯片的对准情况，相应地也能反映倒装芯片的质量。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，以下将对实施例或现有技术描述中所需要使用的附图作简单地介绍。

图1为本申请实施例提供的第一种倒装芯片在一个视角下的结构示意图；

图2为图1的倒装芯片在另一个视角下的结构示意图；

图3为本申请实施例提供的第二种倒装芯片在一个视角下的结构示意图；

图4为本申请实施例提供的第三种倒装芯片在一个视角下的结构示意图；

图5为本申请实施例提供的第四种倒装芯片的结构示意图 (其中(二)是(一)沿A-A面的剖视结构示意图)；

图6为本申请实施例提供的第五种倒装芯片的结构示意图；

图7公开了图6的倒装芯片中的第一标记部件和第二标记部件的布局结构示意图；

图8公开了本申请实施例提供的另一种倒装芯片中单个第一标记部件和单个第二标记部件的三种对准情况的示意图。

图标：101-第一芯片；1011-第一标记部件；102-第二芯片； 1021-金属膜层；1022-开口；103-圆柱标记部件；1033-第二标记部件；105-贯穿通孔。

具体实施方式

倒装焊技术是实现扩展量子芯片中所集成的量子比特的数量的一个重要手段。但是由于量子比特的脆弱性—非常容易受到噪声的不利影响—倒装焊技术的应用对其成熟性和一致性要求非常高。然而，就本申请发明人所知，目前的倒装焊技术还无法很好地符合前述之要求。因此，利用倒装焊技术制作的量子芯片需要进行复杂和繁多的测试，以确保其满足设计要求、与设计目标一致。

具体到超导量子芯片，在当前的实践中，倒装焊技术需要使用到铟柱作为相邻层芯片之间的互连结构。并且铟柱还可以选择性地被配置为支撑上下层芯片，或者用以将一些线路(例如各种传输线；读取总线)或元器件异面地分布到上下层芯片。

因此，当铟柱发生倾斜情况，或者其需要连接的上下层结构未准确地连接时，都将导致各种线路和元器件的潜在失效。换言之，在应用倒装焊技术时，需要特别考察铟柱的对准情况。但是正如在前文所提及的那样，在芯片中，尤其是量子芯片中倒装的上下层芯片之间的距离短，难以直接地观察到在倒装芯片中的铟柱的姿态和结构、对准情况。

基于这样的现状，一种可以尝试的方案是在设计芯片时，配置对应的测试电路结构，通过进行电学测量，获得相应的测量响应数据，进而由此响应数据分析铟柱的潜在问题。

然而，可以预见地，由于需要在芯片中配置测量电路结构，因此，如何设计该测量电路结构以及如何将测量电路对芯片的不利影响降到更小是一个重要的问题。此外，由于额外地配置了测量电路结构，其必然会占用芯片的有限空间，从而可能导致芯片的可扩展性在一定程度上受限。

有鉴于此，经过实践研究，发明人于本申请中提出了一种对铟柱的对准情况进行确认的方案；其将在后文被详述。需要指出的是，虽然前文主要以超导量子芯片中使用铟柱的倒装结构进行说明。但是这并非意在限制本申请示例的方案只能适用于超导量子芯片中的铟柱(或其他部件，例如硅通孔结构等) 的对准情况的考察。

实际上，本申请示例的方案还可以适用于其他类型的量子芯片的倒装互连操作，以便对需要考虑对准情况的部件的确认。并且更进一步而言，对于非量子芯片的常规芯片/经典芯片中倒装技术方案应用过程中的对准情况的确认，本申请示例方案同样使用。

大体上，本申请示例的方案基于这样的考虑：

在倒装结构中，选择通过直接观察(考虑到芯片的尺寸，通常选择以电子显微镜进行观察)的方式确认上下层芯片是否对准。并且相应地，配置用于识别是否对准的标记，以及用于实施观察的可视区域。

作为区别，在既有的倒装结构中，由于各层芯片的衬底以及其上的元器件和线路是非透光(即不可观察/非可视)，因此选择如前述使用测量电路结构进行对准情况的确认。而本申请的部分示例中可以选择使用能够提供可视区域的透明衬底，再将待观察区域配置为不设置线路或者元件器，从而避免遮挡，以允许进行观察。

因此，在示例中提出了应用上述对准方案的倒装芯片。该对准方案的倒装芯片包括第一芯片101和第二芯片102。并且第一芯片101和第二芯片102按照层状结构分布而相互面对面配置，即对置。在本申请示例中，第一芯片101被描述为下层芯片，第二芯片102被描述为上层芯片。于俯视方向/对置方向，第一芯片位于第二芯片之内，即第一芯片的周缘位于第二芯片的周缘之内。

对于量子芯片，例如超导量子芯片，其中的第一芯片101 具有衬底(例如硅衬底或蓝宝石衬底；透明或非透明皆可)，并且在衬底的表面(正向面对第二芯片102)配置各种结构，例如是量子线路和器件。类似地，第二芯片102也具有衬底(透明材质，以便提供可视区域进行观察；本申请示例中为蓝宝石)，且衬底的表面(正向面对第一芯片101)也可以按需要配置各种量子线路和器件。

作为区别描述，在第一芯片101中配置的量子线路和器件可以被描述为第一量子部件，而在第二芯片102中配置的量子线路和器件可以被描述为第二量子部件。这些量子部件例如是信号线，例如共面波导传输线，或者共面波导谐振腔，可以作为读取腔，或者读取总线，或者各种控制线等等，或者各种电容元件等。

基于方便芯片与外界各种测控系统连接考虑，上述的底层芯片通常具有比上层芯片更大的平面尺寸，即沿着二者的对置方向，上层芯片的投影在下层芯片仅占一定的区域，而通常并非全部的下层芯片的表面区域。因此，下层芯片的与上层芯片在对置方向的投影重合区域可以被描述为功能区。由此，前述第一量子部件尽数被设置到该功能区内，而在非功能区/功能区之外则可以配置线路的焊盘，以便进行诸如引线键合的连接。

进一步地，作为对准的识别对象，在第一芯片101的功能区还配置了第一标记部件1011，例如可以通过蒸发镀膜(示例性地电子束蒸发镀膜)、化学气相沉积、分子束外延、溅射等方式进行制作。第一标记部件1011的材质可以是各种金属材料；或者其他根据需要的材料，例如氧化物等。该第一标记部件1011 可以作为制作倒装芯片时，上下层芯片对准的一个重要依据。

并且，作为与该第一标记部件1011配合的结构，在第二芯片102配置一个窗口，其用于在上下层芯片对置的方向观察第一标记部件1011。示例中，第二芯片102选择使用透明衬底或非透明衬底，然后在其表面配置金属膜层1021，例如可以是铝膜或者金属膜层1021，可以用于在超导量子芯片中构建诸如读取总线、读取谐振腔、耦合结构等等。

为了方便描述和清楚地阐明，该衬底具有沿对置方向(一些示例中可以描述为倒装芯片的厚度方向)分布的正面(正向面对第一芯片101)和背面(背离第一芯片101)。基于此，衬底的正面按照面对面的方式朝向第一芯片101的功能区；对应地，金属膜层1021形成于第二芯片102的正面，同时，金属膜层1021还具有正向面对第一标记部件1011且沿对置方向延伸的贯穿开口1022。并且，第二芯片102的衬底也配置有孔结构，示例中描述为贯穿通孔105。因此，这些示例中，选择将透明衬底提供的观察路径，由通过挖孔的非透明衬底提供。

作为一种区分，现有的倒装芯片中，上下层芯片一般都是采用的非透明衬底，并且其表面还具有诸如介质膜或者金属膜层1021、非透明金属膜层1021—可以用于形成各种功能性的器件或结构，如传输线或作为电容板等。在这样的情况下，无法提供可视区域以及也不能够实现观察的可能。而本申请中在选择使用具有贯穿通孔105的衬底制作第二芯片102的同时，还将该衬底的表面的非透光的金属膜层1021设置一个开口1022，从而允许通过衬底以及该开口1022向第一芯片101实施观察。其中的开口1022可以通过使用掩膜对金属膜层1021进行选择性的光刻操作而获得，在此不予赘述。

在以上述方式构建第一芯片101和第二芯片102之后，即可将第一芯片101和第二芯片102进行倒装互连，然后从第二芯片102的背面观察第一芯片101上的第一标记部件1011。由此可以根据第一标记部件1011和开口1022的预设的对准关系，以及实际观察时二者的对位关系对两层芯片的对准情况进行确定。

示例性地，开口1022可以配置为十字型结构，相应地，第一标记部件1011也可以配置为十字型结构。二者还可以具有相同的结构尺寸，并且因此，当二者重合时可以认为上下层芯片精确地对准，例如参阅图1和图2。或者，在另一些示例中，在开口1022与第一标记部件1011具有相同的十字型的形状的情况下，开口1022还具有大于第一标记部件1011的尺寸。因此，当进行观察时，第一标记部件1011可以是位于开口1022 所限定的范围之内的；作为示例，仅展示在俯视角度的结构示意图且如图3所示。

其他示例中，开口1022和第一标记部件1011还可以选择为直线型、或者圆形、或者多边形等方式进行构造。例如，二者都选择为等直径的圆形，则上下层芯片精确对位可以为二者重合；或者二者是直径不同的圆形，则二者精确对位可以为圆心重合。可以知晓，在这些开口1022和第一标记部件1011重合的示例中，沿上下层芯片对置的方向，第二芯片102的开口 1022在第一芯片101的功能区的投影区域是完全覆盖并重合于第一标记部件1011，如图2。在其他非重合的示例中，第二芯片102的开口1022在第一芯片101的功能区的投影区域是完全覆盖第一标记部件1011，并且还扩展到第一标记部件1011之外；如图3。

应当理解，开口1022和第一标记部件1011在观察视角下的对位形式和结构，与第一芯片101和第二芯片102对准结果可以根据预先设计的模式进行对应，并不以上述记载方式为限制。

虽然上文中给出了多个实例，且这些实例中开口1022和第一标记部件1011具有相同的形状，但是在其他示例中，开口 1022和第一标记部件1011也可以具有不同的形状。例如，开口1022为矩形，而第一标记为圆形；则上下层芯片精确对准可以是圆形位于矩形内，且矩形四边与圆形相切。

此外，上述示例的第一标记部件1011可以选择以平面结构 (具有在第一芯片101表面内的尺寸；例如长度和宽度等)进行构造，因此，位于第一芯片101的第一标记部件1011，通常地远离第二芯片102。在另一些示例中，第一标记部件1011还可以选择为柱状结构，因此其还具有在第一芯片101表面内的尺寸之外的另一尺寸，即高度。相应地，第一标记部件1011可以配置为圆柱体或棱柱体等。因此，部分示例中，开口1022 可以配置为矩形，而第一标记部件1011配置为圆柱体/横截面为圆形。因此，上下层芯片对准可以是圆柱体的正投影位于开口1022内。

从数量上而言，圆柱形或其他形状的第一标记部件1011的数量可以是一个，也可以是多个。以图4所示，第一标记部件 1011有三个。该三个第一标记分别配置到第一芯片101，并且三者为直径各自均不同的圆柱形；其他示例中也可以具有相同的直径。换言之，当存在多个第一标记部件1011，且各个第一标记部件1011是圆柱形时，各个第一标记部件1011的直径可以是不同的。例如全部的第一标记部件1011的圆柱直径均不同，或者部分相同，而剩余的不同。

上述示例中，主要以在第一芯片101配置对准用部件(即第一标记部件1011)为例进行说明，但是，在部分示例中，还可以选择将配置于第一芯片101的第一标记部件1011替换配置为由第一圆柱和第二圆柱构成，并且该两圆柱分别配置到第一芯片101和第二芯片102。

或者，部分第一标记部件1011配置为圆柱且位于第一芯片 101；同时另一些第一标记部件1011被替换为分别配置在第一芯片101和第二芯片102的第一圆柱和第二圆柱(两圆柱可以在端部接触，从而形成圆柱标记部件103)；请参阅图5。这些示例中，可以第二芯片的衬底配置透明材料；例如，将透明的蓝宝石填充到贯穿通孔105内。或者，透明材料也可以填充到膜层102的开口内。并且，相应地，圆柱标记部件103的一端抵触到位于开口内的透明材料表面。

类似地，后文将描述第一芯片101和第二芯片102分别配置对准部件—第一标记部件1011和第二标记部件1033—的示例，因此，第一标记部件1011和第二标记部件1033可以成对配置形成对位结构组件。对位结构组件的数量可以为一对或多对，同一对中的部件尺寸如直径可以相同，不同对的部件的尺寸如直径可以相异。示例性地，同一对的组件中的第一标记部件1011和第二标记部件1033是直径相同的圆柱体。可以知晓，这样示例中的圆柱体构造形式的第一、第二标记部件1033可以认为是前述第一圆柱和第二圆柱。如此，二者在倒装芯片中上下对位(例如二者同为圆柱体，两者用于通过二者的轴线，以共轴的方式进行上下对位)，用于通过二者的对位情况判断上下层的芯片是否精确地对准了。

对应于上述第一芯片101和第二芯片102分别配置标记部件的实例，第二标记部件1033形成于第二芯片102的衬底的正面(例如，附着于填充到贯穿通孔105内的透明材料的表面)，并且还可以位于衬底的表面的金属膜层1021所开设的开口 1022而限定的区域内。即，沿着对置方向，贯穿通孔105的边缘轮廓与开口1022的边缘轮廓重合；或者，沿着对置方向，贯穿通孔105的边缘轮廓在开口1022的边缘轮廓的外侧。对于两个标记部件的形状，如同前述配置第一标记部件1011类似，二者通常选择以相同的形状(可以具有不同的尺寸；当然也可以具有相同的尺寸)的方式进行配置，从而可以降低二者对位的实施难度。前述内容给出了圆柱体的示例，在另一些示例中，二者还可以被配置为条状结构、窄带状结构等等。例如可以是各种线路结构，示例性地为共面波导传输线。

作为具体且可替代的说明，下面就第一标记部件1011和第二标记部件1033做具体且非限制性的说明。

示例中，第一标记部件1011和第二标记部件1033分别为直线型；例如，具有相同的宽度的横截面为矩形的带状结构。在这些示例中，如前述，第一标记部件1011和第二标记部件 1033是成对地出现并被合适地配置的；那么由此可知，第一标记部件1011和第二部件的数量例如是相等的。

如前述，成对的标记部件可以是一对、两对，三对，甚至更多对。具有多对标记部件方案，可以使对位操作时的精度更高，避免配置一对时因为制作标记部件时出现的偏差所导致对位结果与预期结果不一致。

从排列方式而言，对于这些成对出现的标记部件，其排列方式可以是任意地被人为选择的，以实际所需的对准方式匹配为选择依据。例如标记部件为直线型，则其可以水平布置，或者竖直布置，或者相对于竖直方向或水平方向倾斜地布置。

以第一标记部件1011和第二标记部件1033按照至少三对的方式配置为例。示例性地，位于第一芯片101的各个第一标记部件1011可以选择沿第一路径等间距排列；相应地，位于第二芯片102的各个第二标记部件1033沿第二路径等间距或变间距排列；其中，第一路径与第二路径平。

以图6和图7所示，各个直线型的第一标记部件1011在竖直方向延伸布局，且全部的第一标记部件1011沿水平方向等间距排列；同时，各个直线型的第二标记部件1033在竖直方向延伸布局，并且全部的第二标记部件1033沿水平方向等间距排列。

特别地，如图7所示，9个第一标记部件1011在水平方向等间距排列；同时9个第二标记部件1033在水平方向等间距排列。并且，其中两类标记部件按照这样的方式布置：

位于中间位置的第一标记部件1011和第二标记部件1033 预期是在对准情况下对齐的。

进一步地，按照图7所示方位，由位于中间位置至右侧，上下分布的第一标记部件1011和第二标记部件1033预期是在芯片对准情况下水平方向存在偏移；图7中，依次各个存在诸如2-、4-、6-、8-的偏移。类似地，按照图7所示方位，由位于中间位置至左侧，上下分布的第一标记部件1011和第二标记部件1033预期是在芯片对准情况下水平方向存在偏移；图7中依次各个存在诸如2+、4+、6+、8+的偏移。

因此，利用图7所示的结构设计，可以判断芯片是否对准，以及偏移方向和偏移的距离。例如，如果中间的第一标记部件 1011和第二标记部件1033上下对齐，则表示已经对准。如果2-所表示的标记部件上下对齐，则可以表示上层芯片向右侧偏移了2个单位，等等。

进一步地，基于考察上下层芯片是否存在相对的角度偏差需要，可以在分别在第一芯片101和第二芯片102上各配置一个标记部件。例如，第一芯片101配置直线型的一个第一标记部件1011，第二芯片102配置直线型的一个第二标记部件1033；该两个标记部件可以是相同形状和尺寸。因此，上下两个芯片可以存在水平偏移或者角度偏移两种未对准的情况。例如，如图8所示，其中B图表示对准，A图表示水平偏移，C图表示角度偏移。图8中以第一标记部件1011和第二标记部件1033 非重合的对位方式描述了三种对准情况；在其他的示例中，当第一标记部件1011和第二标记部件1033是按照重合的对位方式进行设计，那么对准情况也可以存在如上述的水平偏移、角度偏移以及竖直偏移等情况。

作为图6所示方案的调整示例，各个第二标记部件1033 也可以沿第二路径变间距排列。并且为了说明变间距排列的方式，定义倒装芯片具有沿第二路径且彼此相反的第一方向和第二方向，例如水平向左和水平向右。并且，位于第二芯片102 的全部第二标记部件1033被分组为主部件、以及位于主部件两侧的第一副部件和第二副部件。那么。在此基础上，沿第一方向排列的相邻两第一副部件的间距可以是逐渐增加的，且同时沿第二方向排列的相邻两第二副部件的间距时逐渐减小的。

基于上述示例的倒装芯片的应用实例，一种倒装芯片在制作过程中对相邻层的芯片的对准方法可以通过如下方式实施：

步骤S101、提供第一芯片101和第二芯片102。

该两芯片可以分别通过在衬底上采用半导体集成电路中的各种工艺制作各种形状、结构的薄膜、线路、元件等。

其中第一芯片101的衬底(可以是蓝宝石或硅)或衬底表面的薄膜之上配置了第一标记部件1011。第二芯片102的衬底采用透明材料，在超导量子芯片领域中通常可以选择为蓝宝石。第二芯片102表面还配置有可以用于形成元件(例如超导量子芯片中的共面波导传输线、谐振器等)的金属膜层1021。并且，进一步地，该金属膜层1021还在被选择的区域沿厚度方向配置了开口1022。该开口1022允许在第一芯片101和第二芯片102 对置时，透过第二芯片102的透明衬底，再经由开口1022观察到位于第一芯片101中的第一标记部件1011。

步骤S102、使第一芯片101和第二芯片102沿预设方向层状分布、且第一标记部件1011沿预设方式进行对位。

本步骤中，通常可以选择将第一芯片101配置到各种基座、平台或者支架等结构上水平地放置，以便使其保持稳定的姿态。然后通过使第二芯片102覆盖到第一芯片101表面，并且通过对第二芯片102进行适应性的位移(水平和/或竖直方向；其中在水平方向可以是左、右、前、后方向进行平移运动，或者以选择的竖直方向为轴进行旋转运动)，使得两个芯片彼此接近到足以实施倒装焊的距离，同时二者还对准以便两者之间的元器件等准确地接触而能够实现电连接、信号导通等。

上述示例中，以第一芯片101作为固定目标，第二芯片102 为移动目标，通过将第一芯片101固定后，再位移第二芯片102 使其二者对准。在其他的示例中，也可以同步地移动第一芯片 101和第二芯片102。

此外，上述描述的第一标记部件1011沿预设方式进行对位可以是：将第一标记部件1011正对开口1022的至少部分，或者，使第一标记部件1011在两芯片对置方向的投影位于开口 1022之内。

当在倒装芯片中还具有第二标记部件1033是，对位方式还可以是：该第二标记部件1033位于第二芯片102的衬底表面且在开口1022内。如两标记部件具有相同的形状时，则对位还可以是使第一标记部件1011与第二标记部件1033重合(当二者尺寸相同时)，或者使第一标记部件1011和第二标记部件1033 中的一者沿预设方向被另一者完全覆盖(当二者尺寸不同时)。

应当理解，第一芯片101和第二芯片102的对位还可以是其他方式和判断标准；具体地可以根据设计倒装芯片时所预期的第一标记部件1011或者进一步选择配置的第二标记部件 1033以及开口1022的相对位置设计关系而定。例如，当设计时预期第一标记部件1011和开口1022重合即达到对准，那么进行对位操作时对准的判断标准可以是第一标记部件1011与开口1022重合。

此外，需要说明的是，对于在对位操作中，为了确认是否对准以及调整对位操作，可以使用电子显微镜进行观察。根据需要其中的观察可以是实时地进行观察，或者通过电子显微镜拍照后对照片进行识别、测量等。例如，从透明衬底之上，沿着倒装芯片的厚度方向垂直地对金属膜层开口所正对的区域使用电子显微镜进行观察。

以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上所述仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。

Claims (10)

1.一种倒装芯片，其特征在于，包括：对置的第一芯片和第二芯片，在所述对置方向，第二芯片的周缘位于第一芯片的周缘之内；

第一芯片具有第一衬底，所述第一衬底定义有至少用于配置第一量子部件的功能区，所述功能区还配置有第一标记部件；

第二芯片具有第二衬底和至少用于配置第二量子部件的金属膜层；

其中，所述第二衬底具有沿对置方向分布的正面和背面，所述正面按照面对面的方式朝向所述功能区，所述金属膜层形成于所述正面，所述金属膜层具有正向面对所述第一标记部件且沿对置方向延伸的贯穿开口，所述第二衬底具有贯穿通孔，且贯穿通孔的周缘位于开口的周缘的外侧或重合。

2.根据权利要求1所述的倒装芯片，其特征在于，所述开口与所述第一标记部件具有相同的形状；

和/或，所述第一标记部件为柱状；

和/或，所述第一标记部件有多个且分别为圆柱体，各个第一标记部件的直径不同。

3.根据权利要求1所述的倒装芯片，其特征在于，所述第一标记部件和所述开口分别为十字型。

4.根据权利要求1或2或3所述的倒装芯片，其特征在于，沿所述对置的方向，所述开口在所述功能区的投影区域至少覆盖所述第一标记部件。

5.根据权利要求1所述的倒装芯片，其特征在于，所述倒装芯片还包括：被配置为与所述第一标记部件对准的第二标记部件；

第二标记部件形成于第二衬底的正面、并且正对于所述开口限定的区域内。

6.根据权利要求5所述的倒装芯片，其特征在于，所述第一标记部件和所述第二标记部件分别为直线型。

7.根据权利要求6所述的倒装芯片，其特征在于，所述第一标记部件的数量与所述第二标记部件的数量相等，且分别为至少三个；

各个第一标记部件沿第一路径等间距排列；

各个第二标记部件沿第二路径等间距或变间距排列；

第一路径与第二路径平行。

8.根据权利要求7所述的倒装芯片，其特征在于，各个第二标记部件沿第二路径变间距排列；

所述倒装芯片定义有沿第二路径且彼此相反的第一方向和第二方向；

全部的第二标记部件由主部件、以及位于主部件两侧的第一副部件和第二副部件构成；

沿第一方向的相邻两第一副部件的间距逐渐增加，沿第二方向的相邻两第二副部件的间距逐渐减小。

9.根据权利要求5或6所述的倒装芯片，其特征在于，所述第一标记部件的数量与所述第二标记部件的数量相等，且分别为至少两个。

10.根据权利要求5所述的倒装芯片，其特征在于，所述第一标记部件和所述第二标记部件成对配置形成对位结构组件，且同一对组件中的第一标记部件和第二标记部件是直径相同的圆柱体；

所述倒装芯片具有至少两组对位结构组件，且不同组的圆柱体的直径不同。

Images