CN218514593U - 一种具有隔绝杂讯功能的芯片封装结构 - Google Patents

Abstract

本实用新型公开了一种具有隔绝杂讯功能的芯片封装结构，包括PCB和固定其上的芯片，所述PCB上在所述芯片的外围设有封装体；所述PCB上装设有所述芯片的端面上涂覆有铜层，所述铜层与所述PCB上线路的负极相连通，所述芯片通过若干邦线与所述PCB上的线路相接，所述封装体的外表面涂覆有导电层，所述导电层与所述铜层相接。本实用新型通过在PCB上朝向封装体的一面涂覆铜层，并在封装体的表面涂覆与铜层相接的导电层，可将外围的杂讯均导引至PCB上电路负极进行集中处理，使得杂讯无法穿透封装体和PCB上线路并影响芯片，确保芯片工作的稳定性，通过现有常规的封装制程即可完成对芯片的隔绝杂讯处理，降低抗干扰封装成本。

Description

一种具有隔绝杂讯功能的芯片封装结构

技术领域

本实用新型涉及芯片封装技术领域,特别涉及一种具有隔绝杂讯功能的芯片封装结构。

背景技术

高速芯片对杂讯非常敏感，因此在对其封装时必须考虑封装对外界信号的过滤和吸收性能。目前，大多采用在封装基板上增加抗干扰元件，或在封装体上增加屏蔽层等方法增强封装对杂讯的抗干扰性能。

在申请号为CN202120787237.4的专利文件中，通过在封装基板1上装设抗干扰磁环5、抗干扰块6、滤波电容7和屏蔽膜11，并在封装体内壁增设屏蔽层4的方法，增强封装对外界干扰信号的吸收和过滤功能；这种封装结构组成较复杂，且需要将多个抗干扰元件布局在芯片周围，生产工艺和封装流程都需要做相应调整，生产成本较高，且该工艺多针对小型基板的封装。在申请号为CN201910983912.8的专利文件中，将两个基板固定在一起并在其间形成空腔，可对上下层元器件起到的屏蔽和隔离的作用，解决数字电路空间串扰的问题，但同样的，这种处理方法也需要对生产工艺和制程进行调整，且并对生产设备做一些必要的改进和调整，封装工时较长，封装生产成本较高。

另一方面，封装产品的抗干扰结构也会对邦线方式或PCB的走线方式有较大限制和影响，而这些影响难以在封装后通过后期电路进行消除或改善，因此，设计初期就需要经验丰富的设计人员对走线进行精心布局，这也进一步拉高了高速芯片封装的设计成本。

因此，本实用新型对抗干扰的封装结构进行进一步改进，以期在确保抗干扰性能的前提下简化生产制程，降低封装成本。

实用新型内容

针对上述现有技术中存在的问题，本实用新型提供一种具有隔绝杂讯功能的芯片封装结构，可将外围的杂讯均导引至PCB上电路负极进行集中处理，使得杂讯无法穿透封装体和PCB上线路并影响芯片，确保芯片工作的稳定性。

为解决上述技术问题,本实用新型采取的一种技术方案如下:

一种具有隔绝杂讯功能的芯片封装结构，包括PCB和固定其上的芯片，所述PCB上在所述芯片的外围设有封装体；所述PCB上装设有所述芯片的端面上涂覆有铜层，所述铜层与所述PCB上线路的负极相连通，所述芯片通过若干邦线与所述PCB上的线路相接，所述封装体的外表面涂覆有导电层，所述导电层与所述铜层相接，并通过其与所述PCB上线路的负极相连通。

作为对上述技术方案的进一步阐述：

在上述技术方案中，所述PCB为双面板或多层板。

在上述技术方案中，所述导电层涂覆在所述封装体整个外表面上。

在上述技术方案中，所述导电层由导电油墨固化而成。

在上述技术方案中，所述导电层的厚度大于5um。

与现有技术相比，本实用新型的有益效果在于：通过在PCB上朝向封装体的一面涂覆铜层，并在封装体的表面涂覆与铜层相接的导电层，可将外围的杂讯均导引至PCB上电路负极进行集中处理，使得杂讯无法穿透封装体和PCB上线路并影响芯片，确保芯片工作的稳定性，通过现有常规的封装制程即可完成对芯片的隔绝杂讯处理，降低抗干扰封装成本。

附图说明

图1是无抗干扰结构的芯片封装结构示意图；

图2是本实用新型的结构示意图；

图3是图2中A部的放大结构示意图。

图中：1、PCB；2、芯片；3、封装体；4、铜层；5、线路；6、邦线；7、导电层；8、杂讯。

具体实施方式

下面结合附图对本实用新型作进一步详细的说明。

通过参考附图描述的实施例是示例性的,旨在用于解释本申请,而不能理解为对本申请的限制。在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,“若干个”、“多个”的含义是两个或两个以上,除非另有明确具体的限定。在本申请中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接；可以是机械连接,也可以是电连接；可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。在本申请中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度小于第二特征。

如图2-3所示，一种具有隔绝杂讯功能的芯片封装结构，包括PCB1和固定其上的芯片2，PCB1上在芯片2的外围设有封装体3；PCB1上装设有芯片2的端面上涂覆有铜层4，铜层4与PCB1上的线路5的负极相连通，芯片2通过若干邦线6与PCB1上的线路5相接，封装体3的外表面涂覆有导电层7，导电层7与铜层4相接，并通过其与线路5的负极相连通。

为了便于说明抗干扰隔绝杂讯的原理，图1示出了普通无抗干扰结构的封装芯片。可以看到，杂讯8会穿过封装体3直接影响芯片2，或经PCB1上线路5的间隙穿过PCB1并直接影响芯片2。将结构改为如图2所示的封装结构后，导电层7和铜层4在芯片2的外围形成巨大的包围网，封装体3外围的杂讯8接触导电层7号，被传导到铜层4，然后经线路5被集中导引至电路负极进行滤波处理，杂讯8无法穿透封装体3并影响芯片2；同样，PCB1外围的杂讯8穿过基板，也会被线路5导引至电路负极进行处理，杂讯无法穿透铜层4并影响芯片2。

进一步的，PCB1为双面板或多层板。

进一步的，导电层7涂覆在封装体3整个外表面上。

可以理解的是，整体覆盖的导电层7可拦截来自各个方向的杂讯8，确保对封装体3的全方向保护隔离。

进一步的，导电层7由导电油墨固化而成。

本实施例选用了碳系导电油墨固化后形成导电层7。应用中，也可根据制造成本和芯片实际的使用环境，选用金系、银系、铜系导电油墨或其他导电油墨。

进一步的，导电层7的厚度大于5um。

封装生产时，按照原有制程生产，在蚀刻PCB1上封装有芯片2的端面上的线路时，设计并将铜层4上不需要的线路蚀刻掉即可，与PCB上的其他线路配合，即可达到从PCB1一侧阻挡杂讯8的目的，并将涂覆有导电层7的封装体3(封装壳)安设在铜层4的设定位置，即连通导电层7和铜层4，完成从封装体3一侧阻挡杂讯8的目的。封装制程简单，封装成本较低。

以上并非对本实用新型的技术范围作任何限制，凡依据本实用新型技术实质对以上的实施例所作的任何修改、等同变化与修饰，均仍属于本实用新型的技术方案的范围内。

Claims (5)

1.一种具有隔绝杂讯功能的芯片封装结构，包括PCB和固定其上的芯片，所述PCB上在所述芯片的外围设有封装体；其特征在于，所述PCB上装设有所述芯片的端面上涂覆有铜层，所述铜层与所述PCB上线路的负极相连通，所述芯片通过若干邦线与所述PCB上的线路相接，所述封装体的外表面涂覆有导电层，所述导电层与所述铜层相接，并通过其与所述PCB上线路的负极相连通。

2.根据权利要求1所述的一种具有隔绝杂讯功能的芯片封装结构，其特征在于，所述PCB为双面板或多层板。

3.根据权利要求1所述的一种具有隔绝杂讯功能的芯片封装结构，其特征在于，所述导电层涂覆在所述封装体整个外表面上。

4.根据权利要求1所述的一种具有隔绝杂讯功能的芯片封装结构，其特征在于，所述导电层由导电油墨固化而成。

5.根据权利要求1所述的一种具有隔绝杂讯功能的芯片封装结构，其特征在于，所述导电层的厚度大于5um。

Images