CN217768383U - 电子装置 - Google Patents

Abstract

公开了电子装置。该电子装置包括：显示面板，包含具有透射区域的第一区域以及设置为与第一区域相邻的第二区域；以及电子模块，设置在显示面板的第一区域下方，显示面板包括：基底；光阻挡层，设置在基底上且具有限定透射区域的第一开口；多个像素电路，设置在光阻挡层上；以及多个发光元件，分别电连接到多个像素电路，多个像素电路包括设置为与透射区域相邻的最外导电图案，光阻挡层包括在平面图中均具有直线形边缘的目标部，并且从目标部中的每个的边缘到最外导电图案中的对应的最外导电图案的边缘的最小距离是5微米至20微米。该电子装置可以具有改善的部分区域的透射率且通过防止诸如电极缺陷的缺陷的发生而具有增强的可靠性。

Description

电子装置

本专利申请要求于2021年7月2日提交的第10-2021-0087319号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。

技术领域

本公开在此涉及一种电子装置和包括在电子装置中的显示面板，电子装置具有改善的部分区域的透射率且通过防止缺陷的发生而具有增强的可靠性。

背景技术

电子装置可以是由诸如显示面板和电子模块的各种电子部件构成的装置。电子模块可以包括相机、红外传感器、接近传感器等。电子模块可以设置在显示面板下方。显示面板的部分区域的透射率可以比显示面板的另一部分区域的透射率高。电子模块可以通过显示面板的部分区域接收外部输入或提供输出。

实用新型内容

本实用新型的一个目的是为了提供一种具有改善的部分区域的透射率且通过防止诸如电极缺陷的缺陷的发生而具有增强的可靠性的电子装置。

另外，本公开提供了一种提供高质量图像且防止在制造工艺中会发生的缺陷的发生的显示面板。

根据一个或更多个实施例，电子装置包括：显示面板，包含具有透射区域的第一区域以及设置为与第一区域相邻的第二区域；以及电子模块，设置在显示面板的第一区域下方，其中，显示面板包括：基底；光阻挡层，设置在基底上且具有限定透射区域的第一开口；多个像素电路，设置在光阻挡层上；以及多个发光元件，分别电连接到多个像素电路，其中，多个像素电路包括设置为与透射区域相邻的最外导电图案，其中，光阻挡层包括在平面图中均具有直线形边缘的目标部，并且其中，从目标部中的每个的边缘到最外导电图案中的对应的最外导电图案的边缘的最小距离是5微米至20微米。

实用新型构思的实施例提供了一种电子装置，该电子装置包括：显示面板，包含具有透射区域和元件区域的第一区域以及设置为与第一区域相邻的第二区域；以及电子模块，设置在显示面板的第一区域下方，其中，显示面板包括：基底；光阻挡层，设置在基底上且具有限定透射区域的第一开口；多个像素电路，设置在光阻挡层上；以及多个发光元件，分别电连接到多个像素电路，其中，多个像素电路包括设置为与透射区域相邻的最外导电图案，光阻挡层包括在平面图中均具有直线形边缘的目标部，并且从目标部中的每个的边缘到最外导电图案中的对应的最外导电图案的边缘的最小距离是约5微米至约20微米。

在实施例中，多个像素电路中的每个还可以包括连接到多个发光元件之中的对应的发光元件的薄膜晶体管，并且最外导电图案中的每个设置为比薄膜晶体管的有源区靠近透射区域。

在实施例中，显示面板还可以包括设置在光阻挡层上的多个无机绝缘层，其中，最外导电图案中的每个设置在多个无机绝缘层中的任何一层上。

在实施例中，显示面板还可以包括设置在多个无机绝缘层上的多个有机绝缘层，其中，与透射区域叠置的第二开口限定在多个无机绝缘层之中的至少一些无机绝缘层中，并且多个有机绝缘层中的至少一个覆盖第二开口。

在实施例中，多个有机绝缘层可以包括：第一有机绝缘层，被构造为覆盖第二开口；以及第二有机绝缘层，设置在第一有机绝缘层上且包括与透射区域叠置的第三开口，其中，第三开口的最小宽度比第一开口的最小宽度大。

在实施例中，最外导电图案可以设置为比第二有机绝缘层的边缘靠近透射区域。

在实施例中，显示面板还可以包括：像素限定膜，设置在多个有机绝缘层上；以及间隔件，设置在像素限定膜上。

在实施例中，显示面板还可以包括：多个第一像素组，设置在元件区域中；以及多条信号线，连接到多个第一像素组，其中，最外导电图案中的每个设置在其中多个第一像素组中的每个通过多条信号线连接到第一像素组中的相邻的第一像素组的区域处。

在实施例中，目标部中的每个可以设置在其中在平面图中与多个第一像素组中的任何一个叠置的第一光阻挡图案连接到设置为与第一光阻挡图案相邻的光阻挡连接部的区域处。

在实施例中，多个第一像素组可以包括：第一连接部像素组，在多个第一像素组之中设置为与第二区域相邻；以及第一中心像素组，设置为与第二区域间隔开并且第一连接部像素组置于第二区域与第一中心像素组之间，其中，分别设置在第一中心像素组中的第一光阻挡图案中的每个的平面形状与分别设置在第一连接部像素组中的第二光阻挡图案中的每个的平面形状不同。

在实施例中，第一连接部像素组可以包括：第1-1连接部像素组，设置在第一区域的角部中；以及第1-2连接部像素组，设置在第一区域的侧部中，并且第二光阻挡图案可以包括：第2-1光阻挡图案，分别与第1-1连接部像素组叠置；以及第2-2光阻挡图案，分别与第1-2连接部像素组叠置，其中，在第2-1光阻挡图案中的每个中，朝向透射区域突出的突出图案设置在设置为靠近透射区域的一个象限中，并且突出图案不设置在剩余的三个象限中，并且在第2-2光阻挡图案中的每个中，朝向透射区域突出的突出图案设置在设置为靠近透射区域的两个象限中，并且突出图案不设置在剩余的两个象限中。

在实施例中，信号线可以包括外信号线，外信号线中的至少一条沿着第一像素组中的每个的边缘延伸，其中，最外导电图案包括在外信号线中。

在实施例中，外信号线可以包括：第1-1外信号线，在水平方向上延伸且在像素电路的上侧上面绕过像素电路；第1-2外信号线，在水平方向上延伸且在像素电路的下侧下面绕过像素电路；第2-1外信号线，在竖直方向上延伸且在像素电路的左侧上绕过像素电路；以及第2-2外信号线，在竖直方向上延伸且在像素电路的右侧上绕过像素电路，其中，包括在第1-1外信号线中的最外导电图案与包括在第2-2外信号线中的最外导电图案设置在同一层，包括在第1-2外信号线中的最外导电图案与包括在第2-1外信号线中的最外导电图案设置在同一层，并且包括在第1-1外信号线中的最外导电图案和包括在第1-2外信号线中的最外导电图案设置在不同层。

在实施例中，电压线可以连接到光阻挡层的至少一部分，并且驱动电压可以通过电压线施加到光阻挡层。

在实施例中，显示面板还可以包括：封装层，被构造为覆盖多个发光元件；以及传感器层，设置在封装层上，其中，传感器层包括：传感器基体层，设置在封装层上；第一传感器导电层，设置在传感器基体层上；传感器绝缘层，设置在第一传感器导电层上；第二传感器导电层，设置在传感器绝缘层上；以及传感器覆盖层，被构造为覆盖第二传感器导电层，其中，传感器基体层、传感器绝缘层和传感器覆盖层覆盖与第一开口叠置的区域。

在实施例中，显示面板还可以包括设置在传感器层上的防反射层，其中，防反射层包括其中限定有分别与多个发光元件叠置的多个分割开口的分割层以及设置为分别与多个分割开口对应的多个滤色器。

在实施例中，与第一开口叠置的透射开口可以限定在分割层中，并且透射开口的边缘可以与第一开口的边缘基本上对准。

在实施例中，光阻挡层可以包括朝向透射区域突出的第一突出图案，并且分割层可以包括朝向透射区域突出的第二突出图案，其中，第一突出图案的外轮廓和第二突出图案的外轮廓基本上相同。

在实施例中，多个发光元件中的每个可以包括像素电极、设置在像素电极上的发光层和设置在发光层上的共电极，其中，共电极包括在平面图中与第一开口叠置的电极开口，并且电极开口的最小宽度比第一开口的最小宽度大。

在实施例中，多个发光元件中的每个还可以包括设置在像素电极与发光层之间的第一功能层和设置在发光层与共电极之间的第二功能层，其中，第一功能层和第二功能层覆盖与第一开口叠置的区域。

在实施例中，多个发光元件中的每个的像素电极可以设置在元件区域或第二区域中。

在实用新型构思的实施例中，电子装置包括：显示面板，包含具有透射区域和元件区域的第一区域以及设置为与第一区域相邻的第二区域；以及电子模块，设置在显示面板的第一区域下方，其中，显示面板包括：基底；光阻挡层，设置在基底上且具有限定透射区域的第一开口；多个发光元件，设置在光阻挡层上；以及防反射层，设置在多个发光元件上，其中，防反射层包括：分割层，其中限定有分别与多个发光元件叠置的多个分割开口；以及多个滤色器，设置为分别与多个分割开口对应，其中，分割层包括与第一开口叠置的透射开口，并且透射开口的边缘在平面图中与第一开口的边缘基本上对准。

在实用新型构思的实施例中，显示面板包含：第一区域，包括透射区域和元件区域；以及第二区域，设置为与第一区域相邻。显示面板包括：基底；光阻挡层，设置在基底上且包括第一开口；电路层，设置在光阻挡层上且包括多个绝缘层和多个导电图案；发光元件层，设置在电路层上且包括设置在在平面图中与第一开口间隔开的区域中的多个发光层；以及封装层，被构造为覆盖发光元件层，其中，多个导电图案包括设置为与透射区域相邻的最外导电图案，光阻挡层包括在平面图中均具有直线形边缘的目标部，并且从目标部中的每个的边缘到最外导电图案中的对应的最外导电图案的边缘的最小距离是约5微米至约20微米。

在实施例中，目标部中的每个设置在其中在平面图中与多个第一像素组中的任何一个叠置的第一光阻挡图案连接到与设置为与第一光阻挡图案相邻的光阻挡连接部的区域处。

根据实施例的电子装置可以具有改善的部分区域的透射率且通过防止诸如电极缺陷的缺陷的发生而具有增强的可靠性。

附图说明

附图被包括以提供对实用新型构思的进一步理解并且并入本说明书中并构成本说明书的一部分。附图示出了实用新型构思的实施例，并与描述一起用于描述实用新型构思的原理。在附图中：

图1A和图1B是根据实用新型构思的实施例的电子装置的透视图；

图2A是根据实用新型构思的实施例的电子装置的分解透视图；

图2B是根据实用新型构思的实施例的电子装置的框图；

图3是根据实用新型构思的实施例的显示装置的剖视图；

图4是根据实用新型构思的实施例的显示面板的平面图；

图5是示出了根据实用新型构思的实施例的显示面板的部分区域的放大平面图；

图6是根据实用新型构思的实施例的像素中的一个的等效电路图；

图7A和图7B是示出了根据实用新型构思的实施例的第一像素组中的一个的平面图；

图8A是示出了根据实用新型构思的实施例的第一光阻挡图案的一部分的平面图；

图8B是示出了根据实用新型构思的实施例的分割层的一部分的平面图；

图8C是示出了根据实用新型构思的实施例的第二光阻挡图案的一部分的平面图；

图8D是示出了根据实用新型构思的实施例的第二光阻挡图案的一部分的平面图；

图9是示出了根据实用新型构思的实施例的显示面板的第一区域的剖视图；

图10是示出了根据实用新型构思的实施例的显示面板的第二区域的剖视图；

图11A是示出了根据实用新型构思的实施例的显示面板的第一区域的部分区域的剖视图；

图11B是示出了根据实用新型构思的实施例的显示面板的第一区域的部分区域的平面图；

图12A是示出了根据实用新型构思的实施例的显示面板的部分区域的示意性平面图；

图12B是示出了显示面板的部分区域的放大平面图；以及

图12C是示出了根据实用新型构思的实施例的光阻挡层的线连接关系的示意性平面图。

具体实施方式

将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，它可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在居间元件或层。

在本说明书中，同样的附图标记始终指同样的元件。在附图中，为了有效描述技术内容，夸大了元件的厚度、比例和尺寸。如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。

将理解的是，虽然在此可以使用术语第一、第二等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本实用新型的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被命名为第二元件、组件、区域、层或部分。如在此所使用的，除非上下文另外明确说明，否则单数形式“一”、“一个(种/者)”和“该(所述)”也旨在包括复数形式。

为了易于描述，诸如“在……之下”、“在……下方”、“下”、“在……上方”和“上”的空间相对术语在此可以用来描述如附图中所示的一个元件或特征与另一(其它)元件或特征的关系。将理解的是，空间相对术语除意图涵盖附图中描绘的方位以外还意图涵盖装置在使用或操作中的不同方位。

还将理解的是，术语“包括”或“具有”用在本说明书中时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但是不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。

除非另外限定，否则在此所使用的所有术语(包括技术术语和科学术语)具有与本实用新型所属的领域的普通技术人员通常所理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的上下文中的含义相一致的含义，并且不应以过于理想化或过于形式化的意思来进行解释，除非在此明确地如此定义。

在下文中，将参照附图详细解释本实用新型。

图1A和图1B是根据实用新型构思的实施例的电子装置ED的透视图。图1A示出了电子装置ED的展开状态，图1B示出了电子装置ED的折叠状态。

参照图1A和图1B，根据实用新型构思的实施例的电子装置ED可以包括由第一方向DR1和与第一方向DR1交叉的第二方向DR2限定的显示表面DS。电子装置ED可以通过显示表面DS将图像IM提供到用户。

显示表面DS可以包括显示区域DA和在显示区域DA周围的非显示区域NDA。显示区域DA可以显示图像IM，非显示区域NDA可以不显示图像IM。非显示区域NDA可以围绕显示区域DA。然而，实用新型构思的实施例不限于此，可以改变显示区域DA和非显示区域NDA的形状。

在下文中，与由第一方向DR1和第二方向DR2限定的平面基本上垂直的方向被定义为第三方向DR3。另外，在本说明书中，“在平面图中”可以被定义为在第三方向DR3上观察的状态。

感测区域ED-SA可以限定在电子装置ED的显示区域DA中。虽然在图1A中示例性地示出了一个感测区域ED-SA，但是感测区域ED-SA的数量不限于此。感测区域ED-SA可以是显示区域DA的一部分。因此，电子装置ED可以通过感测区域ED-SA显示图像。

电子模块可以设置在与感测区域ED-SA叠置的区域中。电子模块可以接收通过感测区域ED-SA传输的外部输入，或者通过感测区域ED-SA提供输出。例如，电子模块可以是相机模块、测量距离的传感器(诸如接近传感器)、识别用户的身体的一部分(例如，指纹、虹膜或面部)的传感器或者输出光的小灯，但是电子模块不特别限于此。在下文中，与感测区域ED-SA叠置的电子模块被描述为相机模块来作为示例。

电子装置ED可以包括折叠区域FA以及多个非折叠区域NFA1和NFA2。非折叠区域NFA1和NFA2可以包括第一非折叠区域NFA1和第二非折叠区域NFA2。在第二方向DR2上，折叠区域FA可以设置在第一非折叠区域NFA1与第二非折叠区域NFA2之间。折叠区域FA可以被称为可折叠区域，第一非折叠区域NFA1和第二非折叠区域NFA2可以分别被称为第一非可折叠区域和第二非可折叠区域。

如图1B中所示，折叠区域FA可以绕着与第一方向DR1平行延伸的折叠轴FX折叠。在其中电子装置ED被折叠的状态下，折叠区域FA具有预定的曲率和预定的曲率半径。电子装置ED可以内折叠，使得第一非折叠区域NFA1和第二非折叠区域NFA2彼此面对，并且显示表面DS不暴露到外部。

在实用新型构思的实施例中，电子装置ED可以外折叠，使得显示表面DS暴露到外部。虽然在实用新型构思的实施例中，电子装置ED可以被构造为使得重复内折叠操作、外折叠操作和展开操作，但是实施例不限于此。在实用新型构思的实施例中，电子装置ED可以被构造为使得选择展开操作、内折叠操作和外折叠操作中的任何一个。

虽然在图1A和图1B中，可折叠的电子装置ED被描述为示例，但是实用新型构思的实施例的应用不限于可折叠的电子装置ED。例如，实用新型构思的实施例可以应用于刚性电子装置，例如，不包括折叠区域FA的电子装置。

图2A是根据实用新型构思的实施例的电子装置ED的分解透视图。图2B是根据实用新型构思的实施例的电子装置ED的框图。

参照图2A和图2B，电子装置ED可以包括显示装置DD、第一电子模块EM1、第二电子模块EM2、电源模块PM以及壳体EDC1和EDC2。虽然未单独地示出，但是用于控制显示装置DD的折叠操作的机械结构还可以包括在电子装置ED中。

显示装置DD包括窗模块WM和显示模块DM。窗模块WM提供电子装置ED的前表面。显示模块DM可以至少包括显示面板DP。显示模块DM产生图像且感测外部输入。

虽然在图2A中，显示模块DM被示出为与显示面板DP相同，但是显示模块DM可以实质上是其中层叠有包括显示面板DP的多个组件的层叠结构。稍后将给出显示模块DM的层叠结构的详细描述。

显示面板DP包括分别与电子装置ED的显示区域DA(见图1A)和非显示区域NDA(见图1A)对应的显示区域DP-DA和非显示区域DP-NDA。在本说明书中，“区域/部分与另一区域/部分对应”意指区域/部分彼此叠置，但是区域/部分不限于具有相同的表面积。

显示区域DP-DA可以包括第一区域A1和第二区域A2。第一区域A1可以与电子装置ED的感测区域ED-SA(见图1A)叠置或对应。虽然在该实施例中，第一区域A1被示出为圆形形状，但是第一区域A1可以具有诸如多边形、椭圆形、具有至少一个弯曲边的图形和非典型形状的各种形状，并且不限于任何一个实施例。第一区域A1可以被称为组件区域，第二区域A2可以被称为主显示区域或总体显示区域。

第一区域A1可以具有比第二区域A2高的透射率。另外，第一区域A1的分辨率可以比第二区域A2的分辨率低。第一区域A1可以与稍后将描述的相机模块CMM叠置。

显示面板DP可以包括显示层100和传感器层200。

显示层100可以是实质上产生图像的组件。显示层100可以是发光显示层，并且可以是例如有机发光显示层、无机发光显示层、有机-无机发光显示层、量子点显示层、微LED显示层或纳米LED显示层。

传感器层200可以感测从外部施加的外部输入。外部输入可以是用户的输入。用户的输入可以包括诸如用户的身体的一部分、光、热、笔和压力的各种类型的外部输入。

显示模块DM可以包括显示面板DP、设置在非显示区域DP-NDA中的驱动芯片DIC。显示模块DM还可以包括结合到非显示区域DP-NDA的柔性电路膜FCB。

驱动芯片DIC可以包括用于驱动显示面板DP的像素的驱动元件，例如，数据驱动电路。虽然图2A示出了其中驱动芯片DIC安装在显示面板DP上的结构，但是实用新型构思的实施例不限于此。例如，驱动芯片DIC可以安装在柔性电路膜FCB上。

电源模块PM供应电子装置ED的整体操作所需的电力。电源模块PM可以包括典型的电池模块。

第一电子模块EM1和第二电子模块EM2包括用于操作电子装置ED的各种功能模块。第一电子模块EM1和第二电子模块EM2中的每个可以直接安装在电连接到显示面板DP的母板上，或者可以安装在单独的板上以通过连接器(未示出)等电连接到母板。

第一电子模块EM1可以包括控制模块CM、无线通信模块TM、图像输入模块IIM、声音输入模块AIM、存储器MM和外部接口IF。

控制模块CM控制电子装置ED的整体操作。控制模块CM可以是微处理器。例如，控制模块CM使显示面板DP激活或去激活。控制模块CM可以响应于从显示面板DP接收的触摸信号来控制诸如图像输入模块IIM和声音输入模块AIM的其它模块。

无线通信模块TM可以通过第一网络(例如，诸如蓝牙、WiFi直连和红外数据协会(IrDA)的短程通信网络)或第二网络(例如，诸如蜂窝网络、互联网和计算机网络(例如，LAN或WAN)的远程通信网络)与外部电子装置通信。包括在无线通信模块TM中的通信模块可以集成到一个组件(例如，单个芯片)中，或者实现为彼此分离的多个组件(例如，多个芯片)。无线通信模块TM可以使用通用通信线路发送/接收语音信号。无线通信模块TM可以包括用于调制和发送待发送的信号的发送器TM1以及用于解调接收到的信号的接收器TM2。

图像输入模块IIM处理图像信号且将处理后的图像信号转换为可以显示在显示面板DP上的图像数据。声音输入模块AIM在录音模式、语音识别模式等下通过使用麦克风接收外部声音信号，并且将接收到的外部声音信号转换为电语音数据。

外部接口IF可以包括能够将电子装置ED物理地连接到外部电子装置的连接器。例如，外部接口IF用作连接到外部充电器、有线/无线数据端口、卡槽(例如，用于存储卡和SIM/UIM卡的卡槽)等的接口。

第二电子模块EM2可以包括声音输出模块AOM、发光模块LTM、光接收模块LRM、相机模块CMM等。声音输出模块AOM转换从无线通信模块TM接收的声音数据或存储在存储器MM中的声音数据，并且将转换后的声音数据输出到外部。

发光模块LTM产生且输出光。发光模块LTM可以输出红外线。发光模块LTM可以包括LED元件。光接收模块LRM可以感测红外线。当感测到具有预定水平或更高水平的红外线时，光接收模块LRM可以被激活。光接收模块LRM可以包括CMOS图像传感器。在输出由发光模块LTM产生的红外线之后，红外线可以被外部目标(例如，用户的手指或面部)反射，反射后的红外线可以入射在光接收模块LRM上。

相机模块CMM可以捕获静止图像和运动图像。相机模块CMM可以设置为多个。相机模块CMM中的一些可以与第一区域A1叠置。外部输入(例如，光)可以通过第一区域A1提供到相机模块CMM。例如，相机模块CMM可以通过第一区域A1接收自然光以捕获外部图像。

壳体EDC1和EDC2容纳显示模块DM、第一电子模块EM1和第二电子模块EM2以及电源模块PM。壳体EDC1和EDC2保护容纳在壳体EDC1和EDC2中的组件(诸如显示模块DM、第一电子模块EM1和第二电子模块EM2以及电源模块PM)。虽然图2A示例性地示出了彼此分离的两个壳体EDC1和EDC2，但是实施例不限于此。虽然未示出，但是用于连接两个壳体EDC1和EDC2的铰链结构还可以包括在电子装置ED中。壳体EDC1和EDC2可以结合到窗模块WM。

图3是根据实用新型构思的实施例的沿着图2A的线I-I'截取的显示装置DD的剖视图。

参照图3，显示装置DD可以包括窗模块WM和显示模块DM。

窗模块WM可以包括窗UT、设置在窗UT上的保护膜PF和边框图案BP。

窗UT可以是化学强化玻璃。当窗UT应用到显示装置DD时，即使当重复折叠和展开操作时，也可以使褶皱的发生最小化。

保护膜PF可以包括聚酰亚胺、聚碳酸酯、聚酰胺、三乙酸纤维素、聚甲基丙烯酸甲酯或聚对苯二甲酸乙二醇酯。虽然未单独地示出，但是硬涂覆层、防指纹层和防反射层中的至少一个可以设置在保护膜PF的顶表面上。

边框图案BP与图1A中所示的非显示区域NDA叠置。边框图案BP可以设置在窗UT的一个表面上或保护膜PF的一个表面上。图3示例性地示出了设置在保护膜PF的底表面上的边框图案BP。边框图案BP的位置不限于此，并且也可以设置在保护膜PF的顶表面、窗UT的顶表面或窗UT的底表面上。边框图案BP是彩色光阻挡膜，并且可以例如以涂覆法形成。边框图案BP可以包括基体材料以及与基体材料混合的染料或颜料。边框图案BP在平面图中可以具有闭合线形状。

第一粘合层AL1可以设置在保护膜PF与窗UT之间。第一粘合层AL1可以是压敏粘合剂(PSA)膜或光学透明粘合剂(OCA)。稍后将描述的粘合层可以与第一粘合层AL1相同，并且可以包括典型的粘合剂。

第一粘合层AL1可以具有足以覆盖边框图案BP的厚度。例如，边框图案BP的厚度可以是约三微米至约八微米，第一粘合层AL1可以具有在边框图案BP的外围上不产生气泡的水平的厚度。

第一粘合层AL1可以从窗UT分离。因为保护膜PF的强度比窗UT的强度低，所以在保护膜PF中会相对容易地发生划痕。在第一粘合层AL1和损坏的保护膜PF从窗UT分离之后，新的保护膜PF可以附着到窗UT。

显示模块DM可以包括冲击吸收层DML、显示面板DP和下构件LM。

冲击吸收层DML可以设置在显示面板DP上。冲击吸收层DML可以是用于保护显示面板DP免受外部冲击的功能层。冲击吸收层DML可以通过第二粘合层AL2接合到窗UT，并且可以通过第三粘合层AL3接合到显示面板DP。

附加边框图案BPa与图1A中所示的非显示区域NDA叠置。附加边框图案BPa可以设置在冲击吸收层DML的一个表面上。图3示例性地示出了设置在冲击吸收层DML的底表面上的附加边框图案BPa。附加边框图案BPa可以包括与上述边框图案BP相同的材料。在实用新型构思的实施例中，可以省略附加边框图案BPa。

下构件LM可以设置在显示面板DP的下部上。下构件LM可以通过第四粘合层AL4接合到显示面板DP。下构件LM可以包括面板保护层PPF、阻挡层BRL、支撑层PLT、覆盖层SCV、第一数字转换器DGZ1、第二数字转换器DGZ2、第一下板RHL1、第二下板RHL2、第一垫层CUL1、第二垫层CUL2和防水带WFT。在实用新型构思的实施例中，下构件LM可以不包括上述组件中的一些，或者还可以包括其它组件。另外，图3中所示的组件的层叠顺序仅是示例，并且可以根据需要改变。

面板保护层PPF可以设置在显示面板DP的下部上。第四粘合层AL4可以将面板保护层PPF接合到显示面板DP。面板保护层PPF可以保护显示面板DP的下部。面板保护层PPF可以包括柔性塑料材料。面板保护层PPF可以防止在显示面板DP的制造工艺期间在显示面板DP的后表面上产生划痕。面板保护层PPF可以是彩色聚酰亚胺膜。例如，面板保护层PPF可以是不透明的黄色膜，但不限于此。

阻挡层BRL可以设置在面板保护层PPF的下部上。第五粘合层AL5可以设置在面板保护层PPF与阻挡层BRL之间，以将阻挡层BRL接合到面板保护层PPF。阻挡层BRL可以增大对由外部按压引起的压缩力的抵抗力。因此，阻挡层BRL可以用于防止显示面板DP的变形。阻挡层BRL可以包括诸如聚酰亚胺和聚对苯二甲酸乙二醇酯的柔性塑料材料。

另外，阻挡层BRL可以吸收从外部入射的光。阻挡层BRL可以包括光阻挡材料，或者可以是具有低透光率的彩色膜。例如，阻挡层BRL可以是黑色塑料膜，并且可以是例如黑色聚酰亚胺膜。当从窗模块WM上方观察显示模块DM时，设置在阻挡层BRL的下部上的组件可以不被用户观察到。

支撑层PLT设置在阻挡层BRL的下部上。支撑层PLT支撑设置在支撑层PLT上的组件，并且保持显示装置DD的展开状态和折叠状态。在实用新型构思的实施例中，支撑层PLT可以至少包括与第一非折叠区域NFA1对应的第一支撑部、与第二非折叠区域NFA2对应的第二支撑部以及与折叠区域FA对应的折叠部。第一支撑部和第二支撑部可以在第二方向DR2上彼此间隔开。折叠部可以设置在第一支撑部与第二支撑部之间，多个开口OP可以限定在折叠部中。支撑层PLT的一部分的柔性可以通过开口OP来改善。支撑层PLT的与折叠区域FA叠置的部分的柔性可以通过开口OP来改善。

支撑层PLT可以包括碳纤维增强塑料(CFRP)，但是形成支撑层PLT的材料不特别限于此。可选地，第一支撑部和第二支撑部可以包括非金属材料、塑料、玻璃纤维增强塑料或玻璃。塑料可以包括聚酰亚胺、聚乙烯或聚对苯二甲酸乙二醇酯，但是形成塑料的材料没有特别限制。第一支撑部和第二支撑部可以包括相同的材料。折叠部可以包括与第一支撑部和第二支撑部相同的材料，或者可以包括与第一支撑部和第二支撑部的材料不同的材料。例如，折叠部可以包括具有约60GPa或更高的弹性模量的材料，并且可以包括诸如不锈钢的金属材料。虽然折叠部可以包括例如SUS 304，但是形成折叠部的材料不限于此，并且可以包括各种金属材料。

第六粘合层AL6-1和AL6-2可以设置在阻挡层BRL与支撑层PLT之间。第六粘合层AL6-1和AL6-2可以将阻挡层BRL接合到支撑层PLT。第六粘合层AL6-1和AL6-2可以在平面图中不与多个开口OP叠置。另外，第六粘合层AL6-1和AL6-2可以在平面图中与多个开口OP间隔开。

第六粘合层AL6-1和AL6-2可以包括彼此间隔开的第一部分AL6-1和第二部分AL6-2。第一部分AL6-1和第二部分AL6-2可以彼此间隔开并且多个开口OP设置在第一部分AL6-1与第二部分AL6-2之间。第一部分AL6-1可以与第一非折叠区域NFA1叠置，第二部分AL6-2可以与第二非折叠区域NFA2叠置，第一部分AL6-1和第二部分AL6-2中的每个可以不与折叠区域FA叠置。因为第六粘合层AL6-1和AL6-2不设置在与折叠区域FA对应的区域中，所以可以改善支撑层PLT的柔性。

在与折叠区域FA叠置的区域中，阻挡层BRL可以与支撑层PLT间隔开。即，可以在与折叠区域FA叠置的区域中在支撑层PLT与阻挡层BRL之间限定空的空间。

因为在阻挡层BRL与支撑层PLT之间限定有空的空间，所以当电子装置ED(见图1A)折叠时，限定在支撑层PLT中的多个开口OP的形状可以不从电子装置ED(见图1A)的外部被观察到。

另外，由于阻挡层BRL包括光阻挡材料或采用具有低透光率的彩色膜，所以支撑层PLT中的颜色差异可以不从外部被观察到。例如，在支撑层PLT中，在具有限定在其中的多个开口OP的第一支撑区域与不具有限定在其中的多个开口OP的第二支撑区域之间，颜色差异可以不从外部被观察到。第一支撑区域可以是与折叠区域FA叠置的区域，第二支撑区域可以是与第一非折叠区域NFA1和第二非折叠区域NFA2叠置的区域。

第六粘合层AL6-1和AL6-2可以比第五粘合层AL5薄。例如，第五粘合层AL5的厚度可以是约25微米，第六粘合层AL6-1和AL6-2的厚度可以是约16微米。

当第六粘合层AL6-1和AL6-2变得更薄时，由于第六粘合层AL6-1和AL6-2引起的台阶可以减小。当台阶变得更小时，存在减小由电子装置ED(见图1A)的折叠和展开操作引起的层叠组件的形状变形的优点，但是多个开口OP会被观察到，或者第六粘合层AL6-1和AL6-2会被重复的折叠操作分离。当第六粘合层AL6-1和AL6-2变得更厚时，多个开口OP可以不被观察到，并且存在当重复折叠操作时第六粘合层AL6-1和AL6-2的粘合力的可靠性增强的优点，但是台阶会增大。因此，考虑到折叠可靠性、粘合可靠性和观察到多个开口OP的可能性，第六粘合层AL6-1和AL6-2的厚度可以在适当的范围内选择。

第七粘合层AL7可以设置在支撑层PLT的下部上，覆盖层SCV可以设置在第七粘合层AL7的下部上。支撑层PLT和覆盖层SCV可以通过第七粘合层AL7彼此接合。覆盖层SCV可以以片的形式制造且附着到支撑层PLT。

第七粘合层AL7和覆盖层SCV可以覆盖限定在支撑层PLT中的多个开口OP。因此，覆盖层SCV可以防止异物被引入到多个开口OP中。覆盖层SCV可以具有比支撑层PLT低的弹性模量。例如，覆盖层SCV可以包括热塑性聚氨酯、橡胶或硅树脂，但不限于此。

第八粘合层AL8-1和AL8-2可以设置在覆盖层SCV的下部上。第八粘合层AL8-1和AL8-2可以包括第一部分AL8-1和第二部分AL8-2。第一部分AL8-1和第二部分AL8-2可以彼此间隔开。在平面图中，第一部分AL8-1和第二部分AL8-2可以彼此间隔开并且多个开口OP设置在第一部分AL8-1与第二部分AL8-2之间。在平面图中，第一部分AL8-1和第二部分AL8-2可以不与折叠区域FA叠置。

第一数字转换器DGZ1和第二数字转换器DGZ2可以分别设置在第一部分AL8-1和第二部分AL8-2的下部上。第一数字转换器DGZ1可以附着到第一部分AL8-1，第二数字转换器DGZ2可以附着到第二部分AL8-2。第一数字转换器DGZ1和第二数字转换器DGZ2设置为彼此间隔开并且预定间隙设置在第一数字转换器DGZ1与第二数字转换器DGZ2之间。间隙可以设置为与折叠区域FA对应。在平面图中，第一数字转换器DGZ1的一部分可以与多个开口OP的一部分叠置，第二数字转换器DGZ2的一部分可以与多个开口OP的另一部分叠置。

第一数字转换器DGZ1和第二数字转换器DGZ2中的每个可以包括用电子笔产生具有预设谐振频率的磁场的多个环形线圈。第一数字转换器DGZ1和第二数字转换器DGZ2可以被称为电磁辐射(EMR)感测面板。

在第一数字转换器DGZ1和第二数字转换器DGZ2中产生的磁场被施加到笔的包括电感器(线圈)和电容器的LC谐振电路。线圈通过接收到的磁场产生电流，并且将所产生的电流传输到电容器。因此，电容器充入从线圈输入的电流，并且将充入的电流放电到线圈。结果，谐振频率的磁场从线圈发射。由笔发射的磁场可以再次被数字转换器DGZ1和/或DGZ2的环形线圈吸收，因此，可以确定笔的位置。

第九粘合层AL9-1和AL9-2可以设置在第一数字转换器DGZ1和第二数字转换器DGZ2的下部上。第九粘合层AL9-1和AL9-2可以包括第一部分AL9-1和第二部分AL9-2。第一部分AL9-1和第二部分AL9-2可以彼此间隔开。

第一下板RHL1和第二下板RHL2可以分别设置在第一部分AL9-1和第二部分AL9-2的下部上。第一下板RHL1和第二下板RHL2可以保护第一下板RHL1和第二下板RHL2上的组件免受外部压力的影响。第一下板RHL1和第二下板RHL2可以包括SUS 316，但是形成第一下板RHL1和第二下板RHL2的材料不特别限于此。

第一垫层CUL1和第二垫层CUL2可以分别设置在第一下板RHL1和第二下板RHL2的下部上。第一垫层CUL1和第二垫层CUL2可以吸收外部冲击以保护显示面板DP。第一垫层CUL1和第二垫层CUL2可以包括具有预定弹力的泡沫片。第一垫层CUL1和第二垫层CUL2中的每个可以包括海绵或聚氨酯。

防水带WFT可以附着到第一下板RHL1和第二下板RHL2。例如，防水带WFT可以设置在第一垫层CUL1和第二垫层CUL2外部。防水带WFT可以附着到固定支架(未示出)。防水带WFT的厚度可以比第一垫层CUL1和第二垫层CUL2中的每个的厚度大。即使当电子装置ED(见图2A)浸没在水中时，防水带WFT也可以减小驱动芯片DIC(见图2A)被损坏的风险。

通孔COP可以限定在构成下构件LM的组件中的至少一些中。通孔COP可以与电子装置ED的感测区域ED-SA(见图1A)叠置或对应。相机模块CMM(见图2A)的至少一部分可以插入到通孔COP中。

图4是根据实用新型构思的实施例的显示面板DP的平面图。

参照图4，显示区域DP-DA和在显示区域DP-DA周围的非显示区域DP-NDA可以限定在显示面板DP中。显示区域DP-DA可以包括像素PX，非显示区域DP-NDA可以不包括像素PX。扫描驱动器SDV、数据驱动器和发射驱动器EDV可以设置在非显示区域DP-NDA中。数据驱动器可以包括在驱动芯片DIC中。

显示区域DP-DA可以包括第一区域A1和第二区域A2。第一区域A1与第二区域A2的不同之处可以在于像素PX之间的距离、像素PX中的每个的尺寸和/或透射区域TP(见图5)的存在。稍后将给出第一区域A1和第二区域A2的详细描述。

显示面板DP可以包括沿着第二方向DR2设置的第一面板区域AA1、弯曲区域BA和第二面板区域AA2。第二面板区域AA2和弯曲区域BA可以是非显示区域DP-NDA的部分区域。弯曲区域BA设置在第一面板区域AA1与第二面板区域AA2之间。

第一面板区域AA1是与图1A的显示表面DS对应的区域。第一面板区域AA1可以包括第一非折叠区域NFA10、第二非折叠区域NFA20和折叠区域FA0。第一非折叠区域NFA10、第二非折叠区域NFA20和折叠区域FA0分别与图1A和图1B的第一非折叠区域NFA1、第二非折叠区域NFA2和折叠区域FA对应。

在与第一方向DR1平行的方向上测量的弯曲区域BA的宽度(或长度)和第二面板区域AA2的宽度(或长度)可以比在与第一方向DR1平行的方向上测量的第一面板区域AA1的宽度(或长度)小。在弯曲轴的方向上具有更短长度的区域可以更容易地弯曲。

显示面板DP可以包括多个像素PX、多条扫描线SL1至SLm、多条数据线DL1至DLn、多条发射控制线ECL1至ECLm、第一控制线CSL1和第二控制线CSL2、驱动电压线PL以及多个垫(pad，或称为“焊盘”)PD。这里，m和n是正整数。像素PX可以连接到扫描线SL1至SLm、数据线DL1至DLn以及发射控制线ECL1至ECLm。

扫描线SL1至SLm可以在第一方向DR1上延伸，并且可以电连接到扫描驱动器SDV。数据线DL1至DLn可以在第二方向DR2上延伸，并且可以经由弯曲区域BA电连接到驱动芯片DIC。发射控制线ECL1至ECLm可以在第一方向DR1上延伸，并且可以电连接到发射驱动器EDV。

驱动电压线PL可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分。在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分可以设置在不同层。驱动电压线PL的在第二方向DR2上延伸的部分可以经由弯曲区域BA延伸到第二面板区域AA2。驱动电压线PL可以将第一电压提供到像素PX。

第一控制线CSL1可以连接到扫描驱动器SDV，并且可以经由弯曲区域BA朝向第二面板区域AA2的下端延伸。第二控制线CSL2可以连接到发射驱动器EDV，并且可以经由弯曲区域BA朝向第二面板区域AA2的下端延伸。

在平面图中，垫PD可以设置为与第二面板区域AA2的下端相邻。驱动芯片DIC、驱动电压线PL、第一控制线CSL1和第二控制线CSL2可以电连接到垫PD。柔性电路膜FCB可以通过各向异性导电粘合层电连接到垫PD。

图5是示出了图4中所示的区域XX'的放大平面图。

参照图4和图5，像素PX设置为多个，多个像素PX可以包括设置在第一区域A1中的多个第一像素PX11、PX12和PX13以及设置在第二区域A2中的多个第二像素PX21、PX22和PX23。图5中所示的多个第一像素PX11、PX12和PX13以及多个第二像素PX21、PX22和PX23中的每个的在平面图中的形状可以与一个发光元件LD(见图6)的发射表面区域对应。

作为设置在第一预定区域PA1中的多个第一像素PX11、PX12和PX13的数量的第一数量可以比作为设置在第二预定区域PA2中的多个第二像素PX21、PX22和PX23的数量的第二数量小。因此，第一区域A1的分辨率可以比第二区域A2的分辨率低。设置在第一区域A1中的第一预定区域PA1的表面区域和设置在第二区域A2中的第二预定区域PA2的表面区域可以具有相同的形状和相同的尺寸。例如，第一数量可以是8，第二数量可以是25。然而，这仅是用于描述分辨率的差异的示例，第一数量和第二数量不限于以上示例。

多个第一像素PX11、PX12和PX13可以包括第一红色像素PX11、第一绿色像素PX12和第一蓝色像素PX13。多个第二像素PX21、PX22和PX23可以包括第二红色像素PX21、第二绿色像素PX22和第二蓝色像素PX23。

多个透射区域TP可以限定在显示面板DP的第一区域A1中。透射区域TP可以设置为在第一区域A1中彼此间隔开。上述两个第一红色像素PX11、四个第一绿色像素PX12和两个第一蓝色像素PX13可以被定义为像素组中的一个，像素组中的至少一些像素可以设置为与透射区域TP中的至少一个相邻。由于透射区域TP限定在第一区域A1中，因此第一区域A1的透射率可以比第二区域A2的透射率高。

第一区域A1可以包括透射区域TP以及设置为与透射区域TP相邻的第一子区域SA1和第二子区域SA2。透射区域TP中的每个的透射率可以比第一子区域SA1中的每个和第二子区域SA2中的每个的透射率高。

例如，第一子区域SA1可以是被分割层310(见图9)覆盖的部分。另外，整个第二子区域SA2可以被分割层310(见图9)覆盖。因此，第二子区域SA2和第一子区域SA1可以不透射光或者可以具有比透射区域TP的透射率低的透射率。在图5中，在第一子区域SA1中使用不同的阴影线以将第一子区域SA1与透射区域TP区分开。另外，在第二子区域SA2中使用不同的阴影线以将第二子区域SA2与透射区域TP和第一子区域SA1区分开。

第二子区域SA2可以设置为与第二区域A2相邻。例如，第二子区域SA2可以同第一区域A1与第二区域A2之间的边界接触。第二子区域SA2可以限定在第一区域A1的在第一像素PX11、PX12和PX13与第二像素PX21、PX22和PX23之间的部分中。因此，第二子区域SA2可以设置为与设置在第一区域A1中的像素组中的对应的像素组和设置在第二区域A2中的像素组中的对应的像素组相邻。第二子区域SA2的表面积可以比透射区域TP的表面积小。

其中未设置第二像素PX21、PX22和PX23的边界区域也可以限定在显示面板DP的第二区域A2的设置为与第一区域A1相邻的部分中。第三子区域SA3可以限定在第二区域A2的设置为与第一区域A1相邻的部分中。第三子区域SA3中的每个可以同第一区域A1与第二区域A2之间的边界接触。第三子区域SA3可以具有连接到限定在第一区域A1中的第二子区域SA2的形状。

像素限定膜PDL(见图9)不设置在透射区域TP中。第一子区域SA1可以是不与像素限定膜PDL(见图9)叠置但与分割层310(见图9)叠置的区域。连接第一子区域SA1与透射区域TP中的对应的透射区域TP之间的边界的线可以是曲线。当连接第一子区域SA1与分别与第一子区域SA1对应的透射区域TP之间的边界时，可以得到圆形形状。设置在第一区域A1中的第二子区域SA2和设置在第二区域A2中的第三子区域SA3可以是与像素限定膜PDL(见图9)叠置的区域。透射区域TP可以是既不与像素限定膜PDL(见图9)叠置也不与分割层310(见图9)叠置的区域。

第二子区域SA2和第一子区域SA1设置在第一区域A1的与第二区域A2相邻的部分中，第三子区域SA3设置在第二区域A2的与第一区域A1相邻的部分中。第一区域A1的其中限定有第二子区域SA2和第一子区域SA1的区域以及第二区域A2的其中限定有第三子区域SA3的区域可以被定义为边界区域。在边界区域中，两个第一红色像素PX11、四个第一绿色像素PX12和两个第一蓝色像素PX13设置为彼此相邻以形成像素组中的一个，一个像素组可以设置为与被分割层310(见图9)覆盖且与透射区域TP相比具有相对低的透光率的至少一个第二子区域SA2和/或至少一个第一子区域SA1相邻。

在第二区域A2中，第二红色像素PX21和第二绿色像素PX22可以布置为在第四方向DR4和第五方向DR5中的每个上逐一交替地重复。另外，在第二区域A2中，第二蓝色像素PX23和第二绿色像素PX22可以布置为在第四方向DR4和第五方向DR5中的每个上逐一交替地重复。第四方向DR4可以是第一方向DR1与第二方向DR2之间的方向，第五方向DR5可以是与第四方向DR4交叉或垂直的方向。关于一个第二绿色像素PX22，第二红色像素PX21中的对应的第二红色像素PX21可以在第四方向DR4上间隔开，第二蓝色像素PX23中的对应的第二蓝色像素PX23可以在第五方向DR5上间隔开。

在第二区域A2中，第二红色像素PX21和第二蓝色像素PX23可以布置为在第一方向DR1和第二方向DR2中的每个上逐一交替地重复。第二绿色像素PX22可以布置为在第一方向DR1和第二方向DR2上重复。

第一红色像素PX11中的每个的表面积可以比第二红色像素PX21中的每个的表面积大，第一绿色像素PX12中的每个的表面积可以比第二绿色像素PX22中的每个的表面积大，第一蓝色像素PX13中的每个的表面积可以比第二蓝色像素PX23中的每个的表面积大。然而，这仅作为示例示出，第一红色像素PX11、第一绿色像素PX12和第一蓝色像素PX13与第二红色像素PX21、第二绿色像素PX22和第二蓝色像素PX23之间的表面积关系不限于上述示例。

另外，第一红色像素PX11的形状可以与第二红色像素PX21的形状不同，第一绿色像素PX12的形状可以与第二绿色像素PX22的形状不同，第一蓝色像素PX13的形状可以与第二蓝色像素PX23的形状不同。然而，这仅作为示例示出，第一红色像素PX11、第一绿色像素PX12和第一蓝色像素PX13的形状可以分别与第二红色像素PX21、第二绿色像素PX22和第二蓝色像素PX23的形状相同。

图6是根据实用新型构思的实施例的像素PX中的一个的等效电路图。

参照图6，示出了像素PX中的一个的等效电路图。图6中所示的像素PX可以是第一红色像素PX11、第一绿色像素PX12、第一蓝色像素PX13、第二红色像素PX21、第二绿色像素PX22或第二蓝色像素PX23。

像素PX可以包括发光元件LD和像素电路PC。像素电路PC可以包括多个薄膜晶体管T1至T7、升压电容器Cbs和存储电容器Cst。多个薄膜晶体管T1至T7和存储电容器Cst可以电连接到信号线SL1、SL2、SL3、SLn、ECL和DL、第一初始化电压线VL1、第二初始化电压线VL2(或阳极初始化电压线)以及驱动电压线PL。在实施例中，上述线中的至少一条(例如，驱动电压线PL)可以被相邻的像素PX共享。

多个薄膜晶体管T1至T7可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7。

发光元件LD可以包括第一电极(例如，阳极电极或像素电极)和第二电极(例如，阴极电极或共电极)，发光元件LD的第一电极可以通过发射控制薄膜晶体管T6连接到驱动薄膜晶体管T1以接收驱动电流I_LD，第二电极可以接收低电源电压ELVSS。发光元件LD可以产生具有与驱动电流I_LD对应的亮度的光。

多个薄膜晶体管T1至T7中的一些可以设置为n沟道MOSFET(NMOS)，其它可以设置为p沟道MOSFET(PMOS)。例如，多个薄膜晶体管T1至T7之中的补偿薄膜晶体管T3和第一初始化薄膜晶体管T4可以设置为n沟道MOSFET(NMOS)，其它薄膜晶体管可以设置为p沟道MOSFET(PMOS)。

在另一实施例中，多个薄膜晶体管T1至T7之中的补偿薄膜晶体管T3、第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7可以设置为NMOS，多个薄膜晶体管T1至T7中的其余薄膜晶体管可以设置为PMOS。可选地，多个薄膜晶体管T1至T7中的仅一个可以设置为NMOS，多个薄膜晶体管T1至T7中的其余薄膜晶体管可以设置为PMOS。可选地，多个薄膜晶体管T1至T7中的全部可以设置为NMOS，或者多个薄膜晶体管T1至T7中的全部可以设置为PMOS。

信号线可以包括将第一扫描信号Sn传输到开关薄膜晶体管T2的第一扫描线SL1、将第二扫描信号Sn'传输到补偿薄膜晶体管T3的第二扫描线SL2、将第三扫描信号Si传输到第一初始化薄膜晶体管T4的第三扫描线SL3、将发射控制信号En传输到操作控制薄膜晶体管T5和发射控制薄膜晶体管T6的发射控制线ECL、将下一扫描信号Sn+1传输到第二初始化薄膜晶体管T7的下一扫描线SLn以及与第一扫描线SL1交叉且传输数据信号Dm的数据线DL。第一扫描信号Sn可以是当前的扫描信号，下一扫描信号Sn+1可以是第一扫描信号Sn的后一扫描信号。

驱动电压线PL可以将驱动电压ELVDD传输到驱动薄膜晶体管T1，第一初始化电压线VL1可以传输用于使驱动薄膜晶体管T1初始化的初始化电压Vint。

驱动薄膜晶体管T1的驱动栅电极可以连接到存储电容器Cst，驱动薄膜晶体管T1的驱动源区可以经由操作控制薄膜晶体管T5连接到驱动电压线PL，驱动薄膜晶体管T1的驱动漏区可以经由发射控制薄膜晶体管T6电连接到发光元件LD的第一电极。驱动薄膜晶体管T1可以根据开关薄膜晶体管T2的开关操作接收数据信号Dm，以将驱动电流I_LD供应到发光元件LD。

开关薄膜晶体管T2的开关栅电极可以连接到传输第一扫描信号Sn的第一扫描线SL1，开关薄膜晶体管T2的开关源区可以连接到数据线DL，开关薄膜晶体管T2的开关漏区可以连接到驱动薄膜晶体管T1的驱动源区且经由操作控制薄膜晶体管T5连接到驱动电压线PL。开关薄膜晶体管T2可以执行其中开关薄膜晶体管T2响应于通过第一扫描线SL1传输的第一扫描信号Sn而导通且将通过数据线DL传输的数据信号Dm传输到驱动薄膜晶体管T1的驱动源区的开关操作。

补偿薄膜晶体管T3的补偿栅电极连接到第二扫描线SL2。补偿薄膜晶体管T3的补偿漏区可以连接到驱动薄膜晶体管T1的驱动漏区，并且可以经由发射控制薄膜晶体管T6连接到发光元件LD的像素电极。补偿薄膜晶体管T3的补偿源区可以连接到存储电容器Cst的第一电极CE1和驱动薄膜晶体管T1的驱动栅电极。另外，补偿源区可以连接到第一初始化薄膜晶体管T4的第一初始化漏区。

补偿薄膜晶体管T3可以响应于通过第二扫描线SL2接收的第二扫描信号Sn'而导通，并且可以使驱动薄膜晶体管T1的驱动栅电极和驱动漏区电连接，以使驱动薄膜晶体管T1二极管连接。

第一初始化薄膜晶体管T4的第一初始化栅电极可以连接到第三扫描线SL3。第一初始化薄膜晶体管T4的第一初始化源区可以连接到第一初始化电压线VL1。第一初始化薄膜晶体管T4的第一初始化漏区可以连接到存储电容器Cst的第一电极CE1、补偿薄膜晶体管T3的补偿源区和驱动薄膜晶体管T1的驱动栅电极。第一初始化薄膜晶体管T4可以响应于通过第三扫描线SL3接收的作为前一扫描信号的第三扫描信号Si而导通，并且可以执行其中第一初始化薄膜晶体管T4允许初始化电压Vint被传输到驱动薄膜晶体管T1的驱动栅电极且使驱动薄膜晶体管T1的驱动栅电极的电压初始化的初始化操作。

操作控制薄膜晶体管T5的操作控制栅电极可以连接到发射控制线ECL，操作控制薄膜晶体管T5的操作控制源区可以连接到驱动电压线PL，操作控制薄膜晶体管T5的操作控制漏区可以连接到驱动薄膜晶体管T1的驱动源区和开关薄膜晶体管T2的开关漏区。

发射控制薄膜晶体管T6的发射控制栅电极可以连接到发射控制线ECL，发射控制薄膜晶体管T6的发射控制源区可以连接到驱动薄膜晶体管T1的驱动漏区和补偿薄膜晶体管T3的补偿漏区，发射控制薄膜晶体管T6的发射控制漏区可以电连接到第二初始化薄膜晶体管T7的第二初始化漏区和发光元件LD的像素电极。

操作控制薄膜晶体管T5和发射控制薄膜晶体管T6响应于通过发射控制线ECL接收的发射控制信号En而同时导通，并且允许驱动电压ELVDD被施加到发光元件LD以使驱动电流I_LD流过发光元件LD。

第二初始化薄膜晶体管T7的第二初始化栅电极可以连接到下一扫描线SLn，第二初始化薄膜晶体管T7的第二初始化漏区可以连接到发射控制薄膜晶体管T6的发射控制漏区和发光元件LD的像素电极，第二初始化薄膜晶体管T7的第二初始化源区可以连接到第二初始化电压线VL2以接收阳极初始化电压Aint。第二初始化薄膜晶体管T7响应于通过下一扫描线SLn传输的下一扫描信号Sn+1而导通，并且使发光元件LD的像素电极初始化。

在另一实施例中，第二初始化薄膜晶体管T7可以连接到发射控制线ECL以响应于发射控制信号En而被驱动。另外，源区和漏区的位置可以根据晶体管的类型(p型或n型)互换。

存储电容器Cst可以包括第一电极CE1和第二电极CE2。存储电容器Cst的第一电极CE1连接到驱动薄膜晶体管T1的驱动栅电极，存储电容器Cst的第二电极CE2连接到驱动电压线PL。存储电容器Cst可以存储与驱动薄膜晶体管T1的驱动栅电极的电压与驱动电压ELVDD之间的差对应的电荷。

升压电容器Cbs可以包括第一电极CE1'和第二电极CE2'。升压电容器Cbs的第一电极CE1'可以连接到存储电容器Cst的第一电极CE1，升压电容器Cbs的第二电极CE2'可以接收第一扫描信号Sn。升压电容器Cbs可以通过在当停止第一扫描信号Sn的提供时的时间点升高驱动栅电极的电压来补偿驱动薄膜晶体管T1的驱动栅电极的电压降。

根据实施例的像素PX中的每个的详细操作如下。

当在初始化时段期间通过第三扫描线SL3提供第三扫描信号Si时，第一初始化薄膜晶体管T4响应于第三扫描信号Si而导通，驱动薄膜晶体管T1通过从第一初始化电压线VL1提供的初始化电压Vint而被初始化。

当在数据编程时段期间分别通过第一扫描线SL1和第二扫描线SL2提供第一扫描信号Sn和第二扫描信号Sn'时，开关薄膜晶体管T2和补偿薄膜晶体管T3分别响应于第一扫描信号Sn和第二扫描信号Sn'而导通。此时，驱动薄膜晶体管T1通过导通的补偿薄膜晶体管T3而二极管连接，并且被正向偏置。

然后，通过将从数据线DL提供的数据信号Dm与驱动薄膜晶体管T1的阈值电压Vth(Vth是负值)相加而获得的补偿电压Dm+Vth被施加到驱动薄膜晶体管T1的驱动栅电极。

驱动电压ELVDD和补偿电压Dm+Vth分别被施加到存储电容器Cst的两端，与两端之间的电压差对应的电荷被存储在存储电容器Cst中。

在发射时段期间，操作控制薄膜晶体管T5和发射控制薄膜晶体管T6通过从发射控制线ECL提供的发射控制信号En而导通。驱动电流I_LD根据驱动薄膜晶体管T1的驱动栅电极的电压与驱动电压ELVDD之间的电压差而产生，驱动电流I_LD通过发射控制薄膜晶体管T6被提供到发光元件LD。

在该实施例中，多个薄膜晶体管T1至T7中的至少一个包括包含氧化物的半导体层，其它薄膜晶体管包括包含硅的半导体层。

具体地，直接影响显示装置的亮度的驱动薄膜晶体管T1可以形成为包括由具有高的可靠性的多晶硅形成的半导体层，从而实现高分辨率的显示装置。

另外，由于高的载流子迁移率和低的漏电流，即使当驱动时间长时，氧化物半导体的电压降也不大。即，因为即使在低频驱动期间由电压降引起的图像的颜色改变也不大，所以氧化物半导体能够低频驱动。

如上所述，因为氧化物半导体具有低漏电流的优点，所以通过将氧化物半导体用于连接到驱动薄膜晶体管T1的驱动栅电极的补偿薄膜晶体管T3和第一初始化薄膜晶体管T4中的至少一个，可以防止会流入到驱动栅电极中的漏电流，同时减小功耗。

图7A和图7B是示出了根据实用新型构思的实施例的第一像素组PX1中的一个的平面图。图7A示出了设置在与图5的第一预定区域PA1对应的平面中的第一像素组PX1中的多个第一像素PX11、PX12和PX13、间隔件SPC等的构造。图7B示出了设置在与图5的第一预定区域PA1对应的平面中的第一像素组PX1中的光阻挡层BML、像素电路PC、信号线SGL等的构造。

参照图7A，包括在第一像素组PX1中的多个第一像素PX11、PX12和PX13可以包括第一红色像素PX11、第一绿色像素PX12和第一蓝色像素PX13。

第一像素组PX1可以包括两个第一红色像素PX11、四个第一绿色像素PX12和两个第一蓝色像素PX13，第一像素PX11、PX12和PX13中的每个可以设置为彼此相邻。例如，在第一像素组PX1中，四个第一绿色像素PX12可以在第二方向DR2上布置，第一红色像素PX11中的一个和第一蓝色像素PX13中的对应的第一蓝色像素PX13可以在第一方向DR1上彼此间隔开并且两个第一绿色像素PX12置于其间。另外，在第一像素组PX1中，第一红色像素PX11中的一个可以在第二方向DR2上与第一蓝色像素PX13中的对应的第一蓝色像素PX13间隔开。

一起参照图5和图7A，设置在第一区域A1中的第一像素组PX1可以包括第一连接部像素组PX1-C和第一中心像素组PX1-M，第一连接部像素组PX1-C设置为与第二区域A2相邻，第一中心像素组PX1-M与第二区域A2间隔开并且第一连接部像素组PX1-C置于第一中心像素组PX1-M与第二区域A2之间。第一连接部像素组PX1-C可以是被第二子区域SA2和第一子区域SA1围绕的第一像素组。第一中心像素组PX1-M可以是被透射区域TP、第一子区域SA1等围绕的部分。第一连接部像素组PX1-C可以包括第1-1连接部像素组PX1-C1和第1-2连接部像素组PX1-C2，第1-1连接部像素组PX1-C1中的每个具有与第二区域A2相邻的两侧，第1-2连接部像素组PX1-C2中的每个具有与第二区域A2相邻的一侧。第1-1连接部像素组PX1-C1可以是设置在第一区域A1的角部中的像素组，第1-2连接部像素组PX1-C2可以是设置在第一区域A1的上侧部、下侧部、左侧部和右侧部中的像素组。第一连接部像素组PX1-C是设置在第一区域A1与第二区域A2之间的边界区域中的像素组，第1-1连接部像素组PX1-C1可以是设置在边界区域的角部中的像素组，第1-2连接部像素组PX1-C2可以是设置在边界区域的上侧部、下侧部、左侧部和右侧部中的像素组。

参照图7B，多个第一像素组PX1中的每个可以通过多条信号线SGL连接。多条信号线SGL可以是通过上述线中的至少一条连接设置在多个第一像素组PX1中的每个中的多个第一像素PX11、PX12和PX13中的每个的部分。多条信号线SGL可以包括例如图4中所示的扫描线SL1至SLm、数据线DL1至DLn、发射控制线ECL1至ECLm等。多条信号线SGL可以设置在光阻挡层BML上。即，包括在多条信号线SGL中的扫描线SL1至SLm、数据线DL1至DLn、发射控制线ECL1至ECLm等可以设置在光阻挡层BML上以与光阻挡层BML叠置。

像素电路PC可以设置为多个。包括在多条信号线SGL中的像素信号线SGL-P可以连接到像素电路PC中的对应的像素电路PC。包括在像素信号线SGL-P中的扫描线SL1至SLm、数据线DL1至DLn、发射控制线ECL1至ECLm等可以连接到多个第一像素组PX1中的像素电路PC，并且可以连接到相邻的第一像素组PX1中的每个。如图7B中所示，第一像素组PX1中的每个可以包括形成多个行和列的像素电路PC(例如，形成两行四列的多个像素电路PC)，扫描线SL1至SLm中的对应的扫描线、数据线DL1至DLn中的对应的数据线和发射控制线ECL1至ECLm中的对应的发射控制线可以连接到多个像素电路PC中的每个。如图7B中所示，像素信号线SGL-P可以包括设置在彼此不同的层的多条线，多条线可以通过第一接触孔CNT1彼此连接。例如，像素信号线SGL-P可以包括连接到像素电路PC的第一像素信号线SGL-P1和通过第一接触孔CNT1连接到第一像素信号线SGL-P1且在朝向相邻的第一像素组PX1的方向上延伸的第二像素信号线SGL-P2。第一像素信号线SGL-P1可以设置在例如第一绝缘层10(见图9)上，第二像素信号线SGL-P2可以设置在例如第二绝缘层20(见图9)上。

多条信号线SGL可以包括沿着第一像素组PX1的边缘延伸的外信号线SGL-O和连接到像素电路PC的像素信号线SGL-P。外信号线SGL-O可以是不连接到第一区域A1的像素电路PC而连接到设置在第二区域A2中的第二像素PX21、PX22和PX23(见图5)的第二像素电路PC2(见图10)中的每个的信号线。外信号线SGL-O可以包括扫描线SL1至SLm和数据线DL1至DLn。

外信号线SGL-O可以包括在水平方向上延伸的第一外信号线SGL-O1和在竖直方向上延伸的第二外信号线SGL-O2。第一外信号线SGL-O1可以包括第1-1外信号线SGL-O11和第1-2外信号线SGL-O12，第1-1外信号线SGL-O11在水平方向上延伸且在像素电路PC的上侧上面绕过像素电路PC延伸，第1-2外信号线SGL-O12在水平方向上延伸且在像素电路PC的下侧下面绕过像素电路PC延伸。第二外信号线SGL-O2可以包括第2-1外信号线SGL-O21和第2-2外信号线SGL-O22，第2-1外信号线SGL-O21在竖直方向上延伸且在像素电路PC左侧上绕过像素电路PC延伸，第2-2外信号线SGL-O22在竖直方向上延伸且在像素电路PC右侧上绕过像素电路PC延伸。第1-1外信号线SGL-O11、第1-2外信号线SGL-O12、第2-1外信号线SGL-O21和第2-2外信号线SGL-O22中的每条的至少一部分可以设置为比第一接触孔CNT1靠近像素电路PC。即，第1-1外信号线SGL-O11可以在水平方向上延伸且可以绕过像素电路PC，使得第1-1外信号线SGL-O11设置为当在像素电路PC的上侧上面绕过像素电路PC时比设置在像素电路PC上方的第一接触孔CNT1靠近像素电路PC，第1-2外信号线SGL-O12可以在水平方向上延伸且可以绕过像素电路PC，使得第1-2外信号线SGL-O12设置为当在像素电路PC的下侧下面绕过像素电路PC时比设置在像素电路PC下方的第一接触孔CNT1靠近像素电路PC，第2-1外信号线SGL-O21可以在竖直方向上延伸且可以绕过像素电路PC，使得第2-1外信号线SGL-O21设置为当在像素电路PC的左侧上绕过像素电路PC时比设置在像素电路PC的左侧上的第一接触孔CNT1靠近像素电路PC，第2-2外信号线SGL-O22可以在竖直方向上延伸且可以绕过像素电路PC，使得第2-2外信号线SGL-O22设置为当在像素电路PC的右侧上绕过像素电路PC时比设置在像素电路PC的右侧上的第一接触孔CNT1靠近像素电路PC。外信号线SGL-O可以是设置为与稍后将描述的目标部BML-E相邻的最外导电图案GT-D(见图11A)。稍后将在参照图8A、图11A和图11B的描述中给出关于其的详细描述。

在竖直方向上延伸的第二外信号线SGL-O2可以包括设置在不同层的多条线。在实施例中，第2-1外信号线SGL-O21和第2-2外信号线SGL-O22中的每条可以包括设置在不同层的多条线，设置在不同层的线可以通过第二接触孔CNT2彼此连接。第2-1外信号线SGL-O21可以包括第21-1外信号线SGL-O211和第21-2外信号线SGL-O212，第21-1外信号线SGL-O211和第21-2外信号线SGL-O212可以通过第二接触孔CNT2中的对应的第二接触孔CNT2彼此连接。第2-2外信号线SGL-O22可以包括第22-1外信号线SGL-O221和第22-2外信号线SGL-O222，第22-1外信号线SGL-O221和第22-2外信号线SGL-O222可以通过第二接触孔CNT2中的对应的第二接触孔CNT2彼此连接。第2-1外信号线SGL-O21中的第21-2外信号线SGL-O212的一部分可以设置为比设置在像素电路PC的左侧上的第一接触孔CNT1靠近像素电路PC。第2-2外信号线SGL-O22中的第22-2外信号线SGL-O222的一部分可以设置为比设置在像素电路PC的右侧上的第一接触孔CNT1靠近像素电路PC。

第21-1外信号线SGL-O211和第21-2外信号线SGL-O212可以设置在不同层。在实施例中，第21-1外信号线SGL-O211可以是栅极线(例如，第二栅极线GAT2(见图11B))，第21-2外信号线SGL-O212可以是数据线DL(见图6)。在实施例中，第22-1外信号线SGL-O221可以是栅极线(例如，第一栅极线GAT1(见图11B))，第22-2外信号线SGL-O222可以是数据线DL(见图6)。第21-1外信号线SGL-O211和第21-2外信号线SGL-O212可以设置在不同的绝缘层上。第22-1外信号线SGL-O221和第22-2外信号线SGL-O222可以设置在不同的绝缘层上。

第1-1外信号线SGL-O11、第1-2外信号线SGL-O12、第2-1外信号线SGL-O21和第2-2外信号线SGL-O22中的每个可以传输扫描信号或数据信号。例如，第1-1外信号线SGL-O11和第2-2外信号线SGL-O22中的每条可以传输扫描信号，第1-2外信号线SGL-O12和第2-1外信号线SGL-O21可以传输数据信号。

在实施例中，第一中心像素组PX1-M可以设置为多个，多个第一中心像素组PX1-M中的每个可以通过多条信号线SGL连接。在实施例中，第一连接部像素组PX1-C可以设置为多个，多个第一连接部像素组PX1-C中的每个可以通过多条信号线SGL连接，与多个第一连接部像素组PX1-C相邻的多个第一中心像素组PX1-M中的每个可以通过多条信号线SGL连接。

另外，虽然图7A和图7B示出了第一中心像素组PX1-M中的一个的形状作为设置在与第一预定区域PA1对应的平面中的第一像素组PX1的示例，但是相同的描述可以应用于包括在第一连接部像素组PX1-C中的一个中的多个第一像素PX11、PX12和PX13以及信号线SGL。

如图7A和图7B中所示，根据实施例，间隔件SPC可以设置为与显示面板中的第一像素组PX1的部分叠置。在实施例中，间隔件SPC可以包括第一间隔件SPC1，第一间隔件SPC1在平面图中具有三角形形状且设置在其中多个第一像素组PX1中的每个通过信号线SGL连接到相邻的第一像素组PX1的位置处。间隔件SPC可以包括第二间隔件SPC2，第二间隔件SPC2在平面图中具有连接的条的形状且设置在多个第一像素PX11、PX12和PX13之间。在剖面中，第一间隔件SPC1的厚度可以比第二间隔件SPC2的厚度大。即，第一间隔件SPC1在第三方向DR3上的厚度可以比第二间隔件SPC2在第三方向DR3上的厚度大。例如，第一间隔件SPC1可以具有在第三方向DR3上的约1.0μm至约1.4μm的厚度，第二间隔件SPC2可以具有在第三方向DR3上的约0.1μm至约0.5μm的厚度。

图8A是示出了根据实用新型构思的实施例的第一光阻挡图案BML1的一部分的平面图。图8B是示出了根据实用新型构思的实施例的分割层310的一部分的平面图。图8C是示出了根据实用新型构思的实施例的第二光阻挡图案BML2-1的一部分的平面图。图8D是示出了根据实用新型构思的实施例的第二光阻挡图案BML2-2的一部分的平面图。图8A和图8B分别示出了设置在与图5的第一预定区域PA1对应的平面中的第一光阻挡图案BML1和分割层310的平面形状。即，图8A和图8B分别示出了与第一中心像素组PX1-M叠置的第一光阻挡图案BML1和分割层310的平面形状。图8C示出了设置在与图5的第三预定区域PA3对应的平面中的第二光阻挡图案BML2-1的形状。即，图8C示出了与第1-1连接部像素组PX1-C1中的每个叠置的第二光阻挡图案BML2-1的平面形状。图8D示出了设置在与图5的第四预定区域PA4对应的平面中的第二光阻挡图案BML2-2的形状。

一起参照图5、图8A和图8B，第一光阻挡图案BML1可以设置为在平面图中与第一中心像素组PX1-M中的每个叠置。另外，包括第一光阻挡图案BML1以及第二光阻挡图案BML2-1和BML2-2的光阻挡层BML(见图9)可以防止诸如包括在稍后将描述的电路层120(见图9)中的像素电路的组件受到外部光的影响，并且可以用作用于在后续工艺中使共电极图案化的掩模。

设置为与第一中心像素组PX1-M叠置的第一光阻挡图案BML1可以包括第一突出图案BML1-P。第一光阻挡图案BML1可以包括在平面图中沿朝向透射区域TP的方向突出的一个或更多个第一突出图案BML1-P。由于一个或更多个第一突出图案BML1-P以及与第一突出图案BML1-P相邻的凹入部，第一光阻挡图案BML1在平面图中可以具有弯曲形状。

在其中第一光阻挡图案BML1与第一中心像素组PX1-M叠置的部分中，其中第一光阻挡图案BML1和相邻的光阻挡连接部BMLc连接的部分中的至少一部分在平面图中可以具有直线形边缘。即，作为其中第一光阻挡图案BML1和相邻的光阻挡连接部BMLc连接的部分的目标部BML-E可以具有直线形边缘。目标部BML-E可以具有与第一方向DR1(见图5)与第二方向DR2之间的斜线方向平行延伸的直线形边缘。由于目标部BML-E具有连接第一光阻挡图案BML1和相邻的光阻挡连接部BMLc的直线的形状，第一光阻挡图案BML1的平面宽度在对应的部分中变得更宽，因此可以防止在后续工艺中在共电极等中发生缺陷。稍后将在参照图11A和图11B的描述中给出其更详细的描述。

设置为与第一中心像素组PX1-M叠置的分割层310可以包括第二突出图案310-P。分割层310可以包括在平面图中沿朝向透射区域TP的方向突出的一个或更多个第二突出图案310-P。由于一个或更多个第二突出图案310-P，分割层310在平面图中可以具有弯曲形状。

其中设置为与第一中心像素组PX1-M叠置的分割层310连接到相邻的分割连接部310c的部分中的至少一部分在平面图中可以具有直线形边缘。即，作为其中分割层310连接到相邻的分割连接部310c的部分的分割目标部310-E可以具有直线形边缘。

设置为与第一中心像素组PX1-M叠置的第一光阻挡图案BML1和分割层310在平面图中可以具有相同的外轮廓。包括在第一光阻挡图案BML1中的第一突出图案BML1-P和包括在分割层310中的第二突出图案310-P可以具有基本上相同的外轮廓，并且可以设置在基本上相同的位置处以彼此叠置。包括在第一光阻挡图案BML1中的目标部BML-E和包括在分割层310中的分割目标部310-E可以具有基本上相同的外轮廓，并且可以设置在基本上相同的位置处以彼此叠置。因此，如图9中所示，包括第一光阻挡图案BML1的光阻挡层BML的设置为与透射区域TP相邻的端部和分割层310的端部可以在剖面中基本上对准。

一起参照图5、图8A、图8C和图8D，设置为与第一中心像素组PX1-M叠置的第一光阻挡图案BML1可以具有与设置为分别与第一连接部像素组PX1-C1和PX1-C2叠置的第二光阻挡图案BML2-1和BML2-2的形状不同的形状。第二光阻挡图案BML2-1和BML2-2可以包括与第1-1连接部像素组PX1-C1中的每个叠置的第2-1光阻挡图案BML2-1和与第1-2连接部像素组PX1-C2中的每个叠置的第2-2光阻挡图案BML2-2。

在平面图中，第2-1光阻挡图案BML2-1和第2-2光阻挡图案BML2-2中的每个可以具有与第一光阻挡图案BML1的形状不同的形状。设置为与第一中心像素组PX1-M叠置的第一光阻挡图案BML1可以包括其中朝向透射区域TP突出的第一突出图案BML1-P在所有方向上设置的形状，但是突出图案可以不设置在设置为分别与第一连接部像素组PX1-C1和PX1-C2叠置的第二光阻挡图案BML2-1和BML2-2的至少一侧上。更具体地，如图8C中所示，第2-1光阻挡图案BML2-1可以具有其中突出图案BML2-P设置在仅一个象限中(即，在右下部BML-CC1中)且突出图案不设置在剩余的三个象限中(即，在左上部、左下部和右上部BML-CC2中)的形状。相反，如图8D中所示，第2-2光阻挡图案BML2-2可以具有其中突出图案BML2-P设置在两个象限中(即，在右下部和左下部BML-CC1中)且突出图案不设置在剩余的两个象限中(即，在左上部和右上部BML-CC2中)的形状。因此，在平面图中，设置为与第一中心像素组PX1-M叠置的第一光阻挡图案BML1可以具有与设置为分别与第一连接部像素组PX1-C1和PX1-C2叠置的第二光阻挡图案BML2-1和BML2-2的形状不同的形状。

图9是示出了根据实用新型构思的实施例的显示面板DP的第一区域A1的剖视图。图10是示出了根据实用新型构思的实施例的显示面板DP的第二区域A2的剖视图。图9是沿着图5的线II-II'截取的剖视图。

参照图9和图10，显示面板DP可以包括显示层100、传感器层200和防反射层300。显示层100可以包括基底110、电路层120、发光元件层130和封装层140。

基底110可以包括多个层111、112、113和114。例如，基底110可以包括第一子基体层111、第一中间阻挡层112、第二中间阻挡层113和第二子基体层114。第一子基体层111、第一中间阻挡层112、第二中间阻挡层113和第二子基体层114可以在第三方向DR3上顺序地层叠。

第一子基体层111和第二子基体层114中的每个可以包括聚酰亚胺类树脂、丙烯酸酯类树脂、甲基丙烯酸酯类树脂、聚异戊二烯类树脂、乙烯基类树脂、环氧类树脂、聚氨酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰胺类树脂和苝类树脂中的至少一种。另外，在本说明书中，“～～”类树脂意指“～～”类树脂包括“～～”的官能团。阻挡层BR可以设置在基底110上。阻挡层BR可以包括设置在基底110上的第一子阻挡层BR1和设置在第一子阻挡层BR1上的第二子阻挡层BR2。

第一中间阻挡层112和第二中间阻挡层113以及第一子阻挡层BR1和第二子阻挡层BR2中的每个可以包括无机材料。第一中间阻挡层112和第二中间阻挡层113以及第一子阻挡层BR1和第二子阻挡层BR2中的每个可以包括氧化硅、氮化硅、氮氧化硅和非晶硅中的至少一种。例如，第一子基体层111和第二子基体层114中的每个可以包括具有约1.9的折射率的聚酰亚胺。第一中间阻挡层112和第一子阻挡层BR1可以包括具有约1.72的折射率的氮氧化硅(SiON)。第二中间阻挡层113和第二子阻挡层BR2可以包括具有约1.5的折射率的氧化硅(SiO_x)。

即，第一中间阻挡层112的折射率可以具有在第一子基体层111的折射率与第二中间阻挡层113的折射率之间的值。第一子阻挡层BR1的折射率可以具有在第二子基体层114的折射率与第二子阻挡层BR2的折射率之间的值。随着邻接层之间的折射率的差减小，邻接层之间的界面处的反射可以减小。结果，可以改善穿过透射区域TP的光的透射度。

第一子基体层111可以比第二子基体层114厚。例如，第一子基体层111的厚度可以是约100,000埃，第二子基体层114的厚度可以是约56,000埃。然而，第一子基体层111和第二子基体层114中的每个的厚度不限于上述值。

第一中间阻挡层112可以比第二中间阻挡层113薄，第一子阻挡层BR1可以比第二子阻挡层BR2薄。例如，第一中间阻挡层112的厚度可以是约1,000埃，第二中间阻挡层113的厚度可以是约5,000埃，第一子阻挡层BR1的厚度可以是约1,000埃，第二子阻挡层BR2的厚度可以是约4,000埃。然而，第一中间阻挡层112和第二中间阻挡层113以及第一子阻挡层BR1和第二子阻挡层BR2中的每个的厚度不限于上述值。

光阻挡层BML可以设置在阻挡层BR上。光阻挡层BML可以设置为与第一区域A1叠置，并且可以不设置为与第二区域A2叠置。光阻挡层BML可以具有限定透射区域TP的第一开口BM-OP。当电极开口CE-OP形成在共电极CE中时，光阻挡层BML可以是用作掩模的图案。例如，光从基底110的后表面朝向共电极CE和盖层CPL照射。从基底110的后表面照射的光可以穿过光阻挡层BML的第一开口BM-OP，以到达共电极CE和盖层CPL中的每个的一部分，以使光致抗蚀剂曝光。即，共电极CE和盖层CPL中的每个的暴露部分可以被已经穿过光阻挡层BML的第一开口BM-OP的光去除，并且形成在与透射区域TP对应的区域中具有开口的共电极CE和盖层CPL。光可以是激光束。

光阻挡层BML可以包括钼(Mo)、包含钼的合金、银(Ag)、包含银的合金、铝(Al)、包含铝的合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)、钛(Ti)、p+掺杂的非晶硅、MoTaO_x等，但是光阻挡层BML不特别限于此。光阻挡层BML可以被称为背金属层或背层。

在第一区域A1中，与第一开口BM-OP叠置的区域可以被定义为透射区域TP，剩余区域可以被定义为元件区域EP。多个第一像素PX11、PX12和PX13(见图5)中的每个可以设置在元件区域EP中，并且可以与透射区域TP间隔开。

至少一个下绝缘层BMB可以设置在光阻挡层BML与阻挡层BR之间。与第一开口BM-OP叠置的下绝缘层开口ML-OP可以限定在至少一个下绝缘层BMB中。第一开口BM-OP和下绝缘层开口ML-OP可以通过同一工艺同时形成。因此，光阻挡层BML的限定第一开口BM-OP的侧壁可以与下绝缘层BMB的限定下绝缘层开口ML-OP的侧壁对准。

第一像素电路PC1可以与光阻挡层BML的第一开口BM-OP和下绝缘层BMB的下绝缘层开口ML-OP间隔开。即，在平面图中，第一像素电路PC1可以不与光阻挡层BML的第一开口BM-OP和下绝缘层BMB的下绝缘层开口ML-OP中的每个叠置。

至少一个下绝缘层BMB可以包括设置在阻挡层BR与光阻挡层BML之间的第一下绝缘层BL1以及设置在第一下绝缘层BL1与阻挡层BR之间的第二下绝缘层BL2。

第一下绝缘层BL1和第二下绝缘层BL2中的每个可以包括无机材料。例如，第一下绝缘层BL1和第二下绝缘层BL2中的每个可以包括氧化硅、氮化硅、氮氧化硅和非晶硅中的至少一种。例如，第一下绝缘层BL1可以包括具有约1.5的折射率的氧化硅，第二下绝缘层BL2可以包括具有约1.7的折射率的非晶硅。

第一下绝缘层BL1的折射率和第二下绝缘层BL2的折射率可以彼此不同。例如，第一下绝缘层BL1的折射率可以比第二下绝缘层BL2的折射率低，但不特别限于此。例如，第一下绝缘层BL1的折射率可以比第二下绝缘层BL2的折射率高。

当第一下绝缘层BL1和第二下绝缘层BL2顺序地设置在光阻挡层BML的下部上时，可以减少来自光阻挡层BML的反射。例如，朝向光阻挡层BML的后表面入射的光或从光阻挡层BML的后表面反射的光可以在第一下绝缘层BL1和第二下绝缘层BL2中相消干涉。结果，可以减小或消除在从相机模块CMM(见图2A)获取的图像中发生噪声图像(例如，重影现象)的可能性。因此，可以改善从相机模块CMM(见图2A)获得或接收的信号的质量。第一下绝缘层BL1和第二下绝缘层BL2可以分别被称为第一防噪层和第二防噪层。

虽然在图9中，两个下绝缘层BMB(即，第一下绝缘层BL1和第二下绝缘层BL2)被示出为示例以设置在光阻挡层BML的下部上，但是实用新型构思的实施例不限于此。例如，设置在光阻挡层BML的下部上的下绝缘层BMB可以由一层构成，或者可以由三层或更多层构成。

第一下绝缘层BL1的厚度和第二下绝缘层BL2的厚度可以相同。例如，第一下绝缘层BL1和第二下绝缘层BL2的厚度中的每个可以是约130埃，但不特别限于此。另外，第一下绝缘层BL1和第二下绝缘层BL2的厚度可以彼此不同。

缓冲层BF可以设置在第一区域A1和第二区域A2两者中。缓冲层BF可以设置在阻挡层BR上，并且可以覆盖设置在第一区域A1中的光阻挡层BML和至少一个下绝缘层BMB。缓冲层BF可以防止金属原子或杂质从基底110扩散到第一半导体图案中。另外，缓冲层BF可以在用于形成第一半导体图案的结晶工艺期间调节第一半导体图案的热导率，使得可以均匀地形成第一半导体图案。

缓冲层BF可以覆盖第一开口BM-OP和下绝缘层开口ML-OP，并且可以与透射区域TP叠置。缓冲层BF可以包括第一子缓冲层BF1和设置在第一子缓冲层BF1上的第二子缓冲层BF2。第一子缓冲层BF1和第二子缓冲层BF2中的每个可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。例如，第一子缓冲层BF1可以包括氮化硅，第二子缓冲层BF2可以包括氧化硅。

可以去除第二子缓冲层BF2的与透射区域TP叠置的部分。因此，第二子缓冲层BF2的设置在元件区域EP中的部分的厚度TKa可以比第二子缓冲层BF2的设置在透射区域TP中的部分的厚度TKb大。例如，第二子缓冲层BF2的设置在透射区域TP中的部分的厚度TKb可以是约500埃，但不特别限于此。

多个第一像素PX11、PX12和PX13(见图5)中的每个可以包括第一发光元件LD1和第一像素电路PC1，多个第二像素PX21、PX22和PX23(见图5)中的每个可以包括第二发光元件LD2和第二像素电路PC2。第一发光元件LD1可以设置在元件区域EP中，第二发光元件LD2可以设置在第二区域A2中。

图9是设置在第一区域A1中的第一发光元件LD1和第一像素电路PC1的一部分的剖视图，图10是设置在第二区域A2中的第二发光元件LD2和第二像素电路PC2的一部分的剖视图。另外，在图10中示出了第二像素电路PC2的硅薄膜晶体管S-TFT和氧化物薄膜晶体管O-TFT。

参照图10，第一光阻挡层BMLa可以设置在硅薄膜晶体管S-TFT的下部上，第二光阻挡层BMLb可以设置在氧化物薄膜晶体管O-TFT的下部上。第一光阻挡层BMLa和第二光阻挡层BMLb中的每个可以设置为与第二像素电路PC2叠置，以保护第二像素电路PC2。第一光阻挡层BMLa和第二光阻挡层BMLb可以不设置在第一区域A1中。

第一光阻挡层BMLa和第二光阻挡层BMLb可以阻挡由于第一子基体层111或第二子基体层114的极化引起的电势影响第二像素电路PC2。在实用新型构思的实施例中，可以省略第二光阻挡层BMLb。

第一光阻挡层BMLa可以被第二子阻挡层BR2包围。例如，在形成第二子阻挡层BR2的一部分之后，可以形成第一光阻挡层BMLa，第二子阻挡层BR2的第二部分可以覆盖第一光阻挡层BMLa。

第二光阻挡层BMLb可以设置在第二绝缘层20与第三绝缘层30之间。

第二光阻挡层BMLb可以与存储电容器Cst的第二电极CE2设置在同一层。

第二光阻挡层BMLb可以连接到接触电极BML2-C以接收恒定电压或信号。接触电极BML2-C可以与氧化物薄膜晶体管O-TFT的栅极GT2设置在同一层。第一光阻挡层BMLa和第二光阻挡层BMLb中的每个可以包括与光阻挡层BML相同的材料，或者可以包括与光阻挡层BML的材料不同的材料。

第一半导体图案可以设置在缓冲层BF上。第一半导体图案可以包括硅半导体。例如，硅半导体可以包括非晶硅、多晶硅等。例如，第一半导体图案可以包括低温多晶硅。

图9和图10仅示出了设置在缓冲层BF上的第一半导体图案的一部分，第一半导体图案的另一部分还可以设置在另一区域中。第一半导体图案可以跨像素以特定规则布置。根据第一半导体图案是否被掺杂，第一半导体图案可以具有不同的电性质。第一半导体图案可以包括具有高导电性的第一区域和具有低导电性的第二区域。第一区域可以掺杂有N型掺杂剂或P型掺杂剂。P型晶体管可以包括掺杂有P型掺杂剂的掺杂区，N型晶体管可以包括掺杂有N型掺杂剂的掺杂区。第二区域可以是非掺杂区域或以比第一区域低的浓度掺杂的区域。

第一区域的导电率可以比第二区域的导电率高，第一区域可以实质上被用作电极或信号线。第二区域可以实质上与晶体管的有源区(或沟道)对应。换句话说，第一半导体图案的一部分可以是晶体管的有源区，另一部分可以是晶体管的源区或漏区，又一部分可以是连接电极或连接信号线。

硅薄膜晶体管S-TFT的源区SE1、有源区AC1和漏区DE1可以由第一半导体图案形成。当在剖面中观察时，源区SE1和漏区DE1可以分别从有源区AC1沿相反的方向延伸。

电路层120可以包括设置在光阻挡层BML上的多个无机绝缘层。在实施例中，顺序地层叠在缓冲层BF上的第一绝缘层10至第三绝缘层30和第四绝缘层40至第五绝缘层50中的至少一些可以是无机绝缘层。例如，第一绝缘层10至第五绝缘层50中的全部可以是无机绝缘层。

第一绝缘层10可以设置在缓冲层BF上。第一绝缘层10可以与多个像素公共地叠置，并且可以覆盖第一半导体图案。第一绝缘层10可以是无机层和/或有机层，并且可以具有单层结构或多层结构。第一绝缘层10可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。在该实施例中，第一绝缘层10可以是单层氧化硅层。除了第一绝缘层10之外，稍后将描述的电路层120的绝缘层中的每个可以具有单层结构或多层结构。

硅薄膜晶体管S-TFT的栅极GT1设置在第一绝缘层10上。栅极GT1可以是金属图案的一部分。栅极GT1与有源区AC1叠置。在使第一半导体图案掺杂的工艺中，栅极GT1可以用作自对准掩模。虽然栅极GT1可以包括钛(Ti)、银(Ag)、包含银的合金、钼(Mo)、包含钼的合金、铝(Al)、包含铝的合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)、氧化铟锡(ITO)、氧化铟锌(IZO)等，但是形成栅极GT1的材料不特别限于此。

第二绝缘层20可以设置在第一绝缘层10上且可以覆盖栅极GT1。第二绝缘层20可以是无机层，并且可以具有单层结构或多层结构。第二绝缘层20可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。在该实施例中，第二绝缘层20可以具有包括氧化硅层和氮化硅层的多层结构。

第三绝缘层30可以设置在第二绝缘层20上。第三绝缘层30可以是无机层，并且可以具有单层结构或多层结构。例如，第三绝缘层30可以具有包括氧化硅层和氮化硅层的多层结构。存储电容器Cst的第二电极CE2可以设置在第二绝缘层20与第三绝缘层30之间。另外，存储电容器Cst的第一电极CE1可以设置在第一绝缘层10与第二绝缘层20之间。

第二半导体图案可以设置在第三绝缘层30上。第二半导体图案可以包括氧化物半导体。氧化物半导体可以包括包含还原区域和非还原区域的多个区域。其中金属氧化物被还原的区域(还原区域)具有比其中金属氧化物未被还原的区域(非还原区域)高的导电性。还原区域实质上被用作晶体管的源极/漏极或信号线。非还原区域与晶体管的有源区(或者半导体区域或沟道)实质上对应。换句话说，第二半导体图案的一部分可以是晶体管的有源区，另一部分可以是晶体管的源区/漏区，又一部分可以是信号传输区域。

氧化物薄膜晶体管O-TFT的源区SE2、有源区AC2和漏区DE2可以由第二半导体图案形成。源区SE2和漏区DE2可以在剖面中分别从有源区AC2沿相反的方向延伸。

第四绝缘层40可以设置在第三绝缘层30上。第四绝缘层40可以与多个像素公共地叠置，并且可以覆盖第二半导体图案。第四绝缘层40可以是无机层，并且可以具有单层结构或多层结构。第四绝缘层40可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。

氧化物薄膜晶体管O-TFT的栅极GT2设置在第四绝缘层40上。栅极GT2可以是金属图案的一部分。栅极GT2与有源区AC2叠置。在使第二半导体图案掺杂的工艺中，栅极GT2可以用作自对准掩模。

第五绝缘层50可以设置在第四绝缘层40上且可以覆盖栅极GT2。第五绝缘层50可以是无机层和/或有机层，并且可以具有单层结构或多层结构。

第一连接电极CNE1可以设置在第五绝缘层50上。第一连接电极CNE1可以通过穿过第一绝缘层至第五绝缘层10、20、30、40和50形成的接触孔连接到硅薄膜晶体管S-TFT的漏区DE1。

再次参照图9，第一像素电路PC1可以包括最外导电图案GT-D中的一个和薄膜晶体管TFT。图10的硅薄膜晶体管S-TFT的描述可以同样应用于薄膜晶体管TFT。薄膜晶体管TFT可以电连接到第一发光元件LD1。

最外导电图案GT-D可以设置为与透射区域TP相邻。最外导电图案GT-D可以是包括在第一像素电路PC1中的组件之中的设置为最靠近透射区域TP的组件。即，在由线II-II'限定的剖面中的一个方向上，第一像素电路PC1的其它组件可以不设置在最外导电图案GT-D与透射区域TP之间。在所述一个方向上，没有其它组件设置在光阻挡层BML的设置为与透射区域TP相邻且限定透射区域TP的端部与最外导电图案GT-D之间，使得设置在光阻挡层BML的设置为与透射区域TP相邻的端部与最外导电图案GT-D之间的第一绝缘层至第五绝缘层10、20、30、40和50的部分可以顺序地层叠，没有其它组件可以设置在它们之间。

最外导电图案GT-D没有特别限制，并且可以进行各种选择，只要最外导电图案GT-D是包括在第一像素电路PC1中的组件之中的设置为最靠近透射区域TP的组件即可。例如，最外导电图案GT-D可以是连接包括在第一像素电路PC1中的组件或者将相邻的第一像素PX11、PX12和PX13(见图5)彼此连接的连接线。例如，最外导电图案GT-D可以是与栅极GT1和GT2设置在同一层、与栅极GT1和GT2包括相同的材料且与栅极GT1和GT2通过同一工艺形成的组件。可选地，最外导电图案GT-D可以是与第一连接电极CNE1或第二连接电极CNE2设置在同一层、与第一连接电极CNE1或第二连接电极CNE2包括相同的材料且与第一连接电极CNE1或第二连接电极CNE2通过同一工艺形成的组件。

最外导电图案GT-D可以设置在多个无机绝缘层中的任何一个上。最外导电图案GT-D可以设置在第一绝缘层至第五绝缘层10、20、30、40和50中的任何一个上。如图9中所示，最外导电图案GT-D可以设置在第二绝缘层20上。然而，最外导电图案GT-D不限于此，并且可以设置在第一绝缘层10或第五绝缘层50上。

在根据实施例的显示面板DP中，在由线II-II'限定的剖面中(即，在其中设置有第一间隔件SPC1的部分的剖面中)，最外导电图案GT-D与光阻挡层BML的设置为与透射区域TP相邻的端部之间的距离可以被设计为预定距离或更长。因此，在使用光阻挡层BML作为掩模在共电极CE中形成电极开口CE-OP的工艺中，可以防止在共电极CE中发生诸如毛刺的缺陷。稍后在参照图11A和图11B给出描述时将给出关于最外导电图案GT-D与光阻挡层BML的设置为与透射区域TP相邻的端部之间的距离被设计为预定距离或更长的详细描述。

第二开口IL-OP可以限定在缓冲层BF以及包括在电路层120中的多个绝缘层10、20、30、40和50以及多个绝缘层60、70和80中的至少一些中。例如，第二开口IL-OP可以限定在第二子缓冲层BF2在厚度方向上的一部分中且在第一绝缘层至第五绝缘层10、20、30、40和50中。第二开口IL-OP可以限定在与透射区域TP叠置的区域中。即，当第二子缓冲层BF2的在厚度方向上的一部分以及第一绝缘层至第五绝缘层10、20、30、40和50中的每个的与透射区域TP叠置的部分被去除时，可以改善透射区域TP的透射率。

第二开口IL-OP的最小宽度可以比第一开口BM-OP的最小宽度小。第二子缓冲层BF2以及第一绝缘层至第五绝缘层10、20、30、40和50的限定第二开口IL-OP的侧壁可以比光阻挡层BML的侧壁朝向透射区域TP的中心突出得多。

电路层120可以包括设置在多个无机绝缘层上的多个有机绝缘层。例如，第六绝缘层至第八绝缘层60、70和80中的至少一个可以是有机绝缘层。

第六绝缘层60可以设置在第五绝缘层50上。第六绝缘层60可以包括有机材料，并且可以包括例如聚酰亚胺类树脂。第二连接电极CNE2可以设置在第六绝缘层60上。第二连接电极CNE2可以通过穿过第六绝缘层60形成的接触孔连接到第一连接电极CNE1。

第六绝缘层60可以覆盖第二开口IL-OP。其中限定有第二开口IL-OP的部分可以填充有第六绝缘层60。即，第六绝缘层60可以与透射区域TP叠置。由于第六绝缘层60设置在透射区域TP中，因此可以减小由设置在第六绝缘层60下方的组件形成的台阶。当由设置在第六绝缘层60下方的组件形成的台阶减小时，可以减轻(或减少)入射在透射区域TP中的光的衍射。因此，减小了由于衍射引起的图像失真，因此可以增强从相机模块CMM(见图2A)获得的图像的质量。

另外，透射区域TP的透射率可以通过调节第六绝缘层60的厚度来控制。第六绝缘层60的厚度是约15,000埃，因此其厚度可以比几到几百埃的其它薄绝缘层的厚度容易控制。因此，随着电子装置ED的透射率分布的变化减小，工艺管理可以变得更容易。

另外，当设置第六绝缘层60时，可以确保设置在第六绝缘层60上的第七绝缘层70、第八绝缘层80和像素限定膜PDL的厚度均匀性。

第七绝缘层70可以设置在第六绝缘层60上，并且可以覆盖第二连接电极CNE2。第八绝缘层80可以设置在第七绝缘层70上。

第六绝缘层60、第七绝缘层70和第八绝缘层80中的每个可以是有机层。在本说明书中，第六绝缘层60可以被称为第一有机绝缘层，第七绝缘层70可以被称为第二有机绝缘层，第八绝缘层80可以被称为第三有机绝缘层。例如，第六绝缘层60、第七绝缘层70和第八绝缘层80中的每个可以包括苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、诸如聚甲基丙烯酸甲酯(PMMA)和聚苯乙烯(PS)的通用聚合物、具有酚基团的聚合物衍生物、丙烯酸酯类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物、它们的共混物等。

第三开口70-OP可以限定在第七绝缘层70中。第三开口70-OP的一部分可以与透射区域TP叠置。第三开口70-OP的最小宽度可以比第一开口BM-OP的最小宽度大。即，光阻挡层BML的侧壁的端部可以比第七绝缘层70的侧壁的端部朝向透射区域TP的中心突出得多。第七绝缘层70的侧壁的端部可以与透射区域TP间隔开预定距离。

最外导电图案GT-D可以设置为比第七绝缘层70的端部靠近透射区域TP。在一个方向上从光阻挡层BML的设置为与透射区域TP相邻且限定透射区域TP的端部到最外导电图案GT-D的距离可以比在所述一个方向上从光阻挡层BML的设置为与透射区域TP相邻的端部到第七绝缘层70的端部的距离短。然而，实用新型构思的实施例不限于此，第七绝缘层70的端部可以设置为比最外导电图案GT-D靠近透射区域TP。

一起参照图9和图10，包括第一发光元件LD1和第二发光元件LD2的发光元件层130可以设置在电路层120上。第一发光元件LD1和第二发光元件LD2中的每个可以包括像素电极AE、第一功能层HFL、发光层EL、第二功能层EFL和共电极CE。第一功能层HFL、第二功能层EFL和共电极CE可以遍及像素PX(见图4)公共地形成。

像素电极AE可以设置在第八绝缘层80上。像素电极AE可以是(半)透射电极或反射电极。在实施例中，像素电极AE可以包括由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或者它们的化合物或混合物形成的反射层以及形成在反射层上的透明或半透明电极层。透明或半透明电极层可以包括选自于包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化锌(ZnO)、氧化铟(In₂O₃)和铝掺杂的氧化锌(AZO)的组中的至少一种。例如，像素电极AE可以由ITO/Ag/ITO形成。

像素限定膜PDL可以设置在第八绝缘层80上。像素限定膜PDL可以具有吸收光的性质，并且可以具有例如黑色。像素限定膜PDL可以包括黑色着色剂。黑色着色剂可以包括黑色染料或黑色颜料。黑色着色剂可以包括炭黑、诸如铬的金属或其氧化物。

暴露像素电极AE的一部分的开口PDL-OP可以限定在像素限定膜PDL中。即，像素限定膜PDL可以覆盖像素电极AE的边缘。另外，像素限定膜PDL可以覆盖第八绝缘层80的与透射区域TP相邻的侧表面。

第一功能层HFL可以设置在像素电极AE和像素限定膜PDL上。第一功能层HFL可以包括空穴传输层HTL、空穴注入层HIL或者空穴传输层HTL和空穴注入层HIL两者。第一功能层HF1可以设置在整个第一区域A1和第二区域A2中，并且也可以设置在透射区域TP中。

发光层EL可以设置在第一功能层HFL上，并且可以设置在与像素限定膜PDL的开口PDL-OP对应的区域中。发光层EL可以包括发射预定颜色的光的有机材料、无机材料或有机-无机材料。发光层EL可以设置在第一区域A1和第二区域A2中。设置在第一区域A1中的发光层EL可以设置在与透射区域TP间隔开的区域中(即，在元件区域EP中)。

第二功能层EFL可以设置在第一功能层HFL上，并且可以覆盖发光层EL。第二功能层EFL可以包括电子传输层ETL、电子注入层EIL或者电子传输层ETL和电子注入层EIL两者。第二功能层EFL可以设置在整个第一区域A1和第二区域A2中，并且也可以设置在透射区域TP中。

共电极CE可以设置在第二功能层EFL上。共电极CE可以设置在第一区域A1和第二区域A2中。与第一开口BM-OP叠置的电极开口CE-OP可以限定在共电极CE中。电极开口CE-OP的最小宽度可以比光阻挡层BML的第一开口BM-OP的最小宽度大。

发光元件层130还可以包括设置在共电极CE上的盖层CPL。盖层CPL可以包括诸如LiF的无机材料和/或有机材料。可以去除盖层CPL的与共电极CE的电极开口CE-OP叠置的部分。当包括盖层CPL的与透射区域TP叠置的部分和共电极CE的与透射区域TP叠置的部分的部分被去除时，可以进一步改善透射区域TP的透光率。

参照图9，包括在设置在第一区域A1中的多个第一像素中的发光元件层130还可以包括间隔件SPC。间隔件SPC可以设置在像素限定膜PDL上。间隔件SPC可以是支撑以保持包括在设置在下部中的电路层120和发光元件层130中的组件与包括在设置在上部中的传感器层200和防反射层300中的组件之间的预定距离的组件。间隔件SPC可以包括有机材料。间隔件SPC也可以如像素限定膜PDL那样包括黑色着色剂。

如图9中所示，第一间隔件SPC1(见图7A)可以设置在像素限定膜PDL的更靠近透射区域TP的部分上。第一间隔件SPC1可以比在平面图中设置在多个第一像素之间的第二间隔件SPC2(见图7A)厚。在实施例中，第一间隔件SPC1可以在第三方向DR3上具有约1.0μm至约1.4μm的厚度。当更厚的第一间隔件SPC1在更靠近透射区域TP的部分中设置在像素限定膜PDL上时，包括在电路层120和发光元件层130中的有机层可以在更靠近透射区域TP的部分中具有极大地增大的总厚度。

封装层140可以设置在发光元件层130上。封装层140可以包括顺序地层叠的无机层141、有机层142和无机层143，但是构成封装层140的层不限于此。

无机层141和143可以保护发光元件层130免受湿气和氧的影响，有机层142可以保护发光元件层130免受诸如灰尘颗粒的异物的影响。无机层141和143可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层、氧化铝层等。有机层142可以包括丙烯酸酯类有机层，但不限于此。

传感器层200可以设置在显示层100上。传感器层200可以被称为传感器、输入感测层或输入感测面板。传感器层200可以包括传感器基体层210、第一传感器导电层220、传感器绝缘层230、第二传感器导电层240和传感器覆盖层250。

传感器基体层210可以直接设置在显示层100上。传感器基体层210可以是包括氮化硅、氮氧化硅和氧化硅中的至少一种的无机层。可选地，传感器基体层210可以是包括环氧树脂、丙烯酸树脂或酰亚胺类树脂的有机层。传感器基体层210可以具有单层结构或在第三方向DR3上层叠的多层结构。

第一传感器导电层220和第二传感器导电层240中的每个可以具有单层结构，或者可以具有在第三方向DR3上层叠的多层结构。

单层结构的导电层可以包括金属层或透明导电层。金属层可以包括钼、银、钛、铜、铝或它们的合金。透明导电层可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化铟锌锡(IZTO)的透明导电氧化物。另外，透明导电层可以包括诸如PEDOT的导电聚合物、金属纳米线、石墨烯等。

多层结构的导电层可以包括金属层。金属层可以具有例如钛/铝/钛的三层结构。多层结构的导电层可以包括至少一个金属层和至少一个透明导电层。

传感器绝缘层230可以设置在第一传感器导电层220与第二传感器导电层240之间。传感器绝缘层230可以包括无机膜。无机膜可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。

可选地，传感器绝缘层230可以包括有机膜。有机膜可以包括丙烯酸酯类树脂、甲基丙烯酸酯类树脂、聚异戊二烯、乙烯基类树脂、环氧类树脂、聚氨酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺类树脂和苝类树脂中的至少一种。

传感器覆盖层250可以设置在传感器绝缘层230上，并且可以覆盖第二传感器导电层240。传感器覆盖层250可以覆盖第二传感器导电层240，并且可以减少或消除在后续工艺中损坏第二传感器导电层240的可能性。

传感器覆盖层250可以包括无机材料。例如，传感器覆盖层250可以包括氮化硅，但不特别限于此。

防反射层300可以设置在传感器层200上。防反射层300可以包括分割层310、多个滤色器320和平坦化层330。分割层310和滤色器320不设置在第一区域A1的透射区域TP中。

分割层310可以设置为在平面图中与第二传感器导电层240叠置。传感器覆盖层250可以设置在分割层310与第二传感器导电层240之间。分割层310可以防止外部光被第二传感器导电层240反射。构成分割层310的材料没有特别限制，只要该材料吸收光即可。分割层310可以是具有黑色的层，并且在实施例中可以包括黑色着色剂。黑色着色剂可以包括黑色染料或黑色颜料。黑色着色剂可以包括炭黑、诸如铬的金属或其氧化物。

多个分割开口310OP和透射开口31-OP可以限定在分割层310中。发光层EL可以设置为多个。多个分割开口310OP可以分别与多个发光层EL叠置。滤色器320可以设置为分别与多个分割开口310OP对应。滤色器320中的每个可以透射从与滤色器320叠置的发光层EL提供的光。

分割层310的透射开口31-OP可以与光阻挡层BML的第一开口BM-OP叠置。分割层310的透射开口31-OP的最小宽度可以与光阻挡层BML的第一开口BM-OP的最小宽度基本上相同。即，在与透射区域TP相邻的区域中，分割层310的边缘可以与光阻挡层BML的边缘基本上对准。另外，在本说明书中，组件与另一组件彼此“基本上对准”或具有“基本上相同的”宽度的表述除了包括两个组件完全地对准或具有物理上相同的宽度的情况之外还包括两个组件虽然在设计上对准或具有相同的宽度但在工艺中发生的误差容限的范围内对准或具有相同的宽度的情况。

在与透射区域TP相邻的区域中，分割层310的端部可以比像素限定膜PDL的端部和共电极CE的端部朝向透射区域TP的中心突出得多。在平面图中，分割层310的端部可以比最外导电图案GT-D的端部朝向透射区域TP的中心突出得多。分割层310的透射开口31-OP可以限定透射区域TP。

平坦化层330可以覆盖分割层310和滤色器320。平坦化层330可以包括有机材料，并且可以在平坦化层330的顶表面上提供平坦表面。在实施例中，可以省略平坦化层330。

图11A是示出了根据实用新型构思的实施例的显示面板DP的第一区域A1的部分区域的剖视图。图11B是示出了根据实用新型构思的实施例的显示面板DP的第一区域A1的部分区域的平面图。图11A示出了沿着图7A中所示的线III-III'截取的剖面。图11A示出了其中设置有图7A中所示的第一间隔件SPC1的一部分的剖面。图11B是示出了图7B中所示的区域AA的放大平面图。图11B是其中设置有图7A中所示的第一间隔件SPC1的一部分的平面图。

一起参照图11A和图11B，在与图7A的线III-III'对应的剖面中且在与图7B的区域AA对应的平面中，换句话说，在其中设置有第一间隔件SPC1的部分中，最外导电图案GT-D与光阻挡层BML的设置为与透射区域TP相邻的端部之间的距离可以具有第一距离d1。第一距离d1可以是约5微米至约20微米。当第一距离d1比约5微米短时，在使用光阻挡层BML作为掩模对共电极CE进行图案化的工艺中，会在共电极CE中产生毛刺。当第一距离d1比约20微米长时，其中限定有透射区域TP的区域的表面积会减小，因此第一区域A1的透射率会减小。

一起参照图7B、图8A和图11B，第一距离d1可以是上述目标部BML-E中的对应的目标部BML-E的设置为与透射区域TP相邻的边缘与最外导电图案GT-D的边缘之间的最小距离。在实施例中，最外导电图案GT-D可以是设置为栅极线GAT1和GAT2以及栅极线GAT3中的与光阻挡层BML的目标部BML-E相邻的任何一条。栅极线GAT1、GAT2和GAT3可以是包括在外信号线SGL-O中的线。换句话说，设置在第一像素组PX1中的多条信号线SGL之中的设置为最靠近目标部BML-E的最外导电图案GT-D可以是包括在外信号线SGL-O中的栅极线GAT1、GAT2和GAT3。在与目标部BML-E相邻的部分中，最外导电图案GT-D可以是包括在沿水平方向延伸的第一外信号线SGL-O1中的栅极线GAT1、GAT2和GAT3。然而，最外导电图案GT-D不限于此，并且可以是包括在沿竖直方向延伸的第二外信号线SGL-O2中的栅极线GAT1、GAT2和GAT3。在实施例中，与图8A中所示的目标部BML-E之中的左侧和右侧上的目标部BML-E相邻的最外导电图案GT-D可以是包括在沿水平方向延伸的第一外信号线SGL-O1中的栅极线GAT1、GAT2和GAT3，与上侧和下侧上的目标部BML-E相邻的最外导电图案GT-D可以是包括在沿竖直方向延伸的第二外信号线SGL-O2中的栅极线GAT1、GAT2和GAT3。扫描信号或数据信号可以通过栅极线GAT1、GAT2、GAT3传输。

在与区域AA对应的平面图中(即，在其中设置有第一间隔件SPC1的部分的平面图中)，栅极线GAT1、GAT2和GAT3可以是在与作为直线的目标部BML-E的边缘平行的方向上延伸的线。栅极线GAT1、GAT2和GAT3可以是沿着第一像素组PX1的外围延伸且连接相邻的第一像素组PX1的信号线。栅极线GAT1、GAT2和GAT3可以包括设置在上述第二绝缘层20(见图9)上的第一栅极线GAT1、设置在第一绝缘层10(见图9)上的第二栅极线GAT2和设置在第三绝缘层30(见图9)上的第三栅极线GAT3。第一栅极线GAT1、第二栅极线GAT2和第三栅极线GAT3的至少一部分可以在平面图中叠置。例如，如图11B中所示，第三栅极线GAT3的部分可以在平面图中分别与第一栅极线GAT1和第二栅极线GAT2叠置。第一栅极线GAT1、第二栅极线GAT2和第三栅极线GAT3之中的最靠近目标部BML-E的端部的线可以是最外导电图案GT-D。即，在图11B中所示的实施例中，第一栅极线GAT1可以与最外导电图案GT-D对应。然而，实用新型构思的实施例不限于此，栅极线GAT1、GAT2和GAT3所设置在的层以及栅极线GAT1、GAT2和GAT3中的设置为靠近目标部BML-E的栅极线可以根据线设计不同地选择。在实施例中，对于图8A中所示的目标部BML-E之中的位于右上象限中的目标部BML-E，第一栅极线GAT1可以与最外导电图案GT-D对应。对于图8A中所示的目标部BML-E之中的位于左下象限中的目标部BML-E，第二栅极线GAT2可以与最外导电图案GT-D对应。对于图8A中所示的目标部BML-E之中的位于右下象限中的右面的目标部BML-E，第二栅极线GAT2可以是最外导电图案GT-D，对于下面的目标部BML-E，第一栅极线GAT1可以是最外导电图案GT-D。对于图8A中所示的目标部BML-E之中的位于左上象限中的左面的目标部BML-E，第一栅极线GAT1可以是最外导电图案GT-D，对于上面的目标部BML-E，第二栅极线GAT2可以是最外导电图案GT-D。

外信号线SGL-O中的每条可以包括栅极线GAT1、GAT2和GAT3中的至少一条，包括在外信号线SGL-O中的栅极线GAT1、GAT2和GAT3中的任何一条可以是设置为与目标部BML-E相邻的最外导电图案GT-D。

另外，对于图7B中所示的第1-1外信号线SGL-O11、第1-2外信号线SGL-O12、第2-1外信号线SGL-O21和第2-2外信号线SGL-O22中的每条，设置为与目标部BML-E相邻的最外导电图案GT-D可以彼此相同或不同。在实施例中，第1-1外信号线SGL-O11中的设置为与目标部BML-E中的对应的目标部BML-E相邻的最外导电图案GT-D和第2-2外信号线SGL-O22中的设置为与目标部BML-E中的对应的目标部BML-E相邻的最外导电图案GT-D可以是设置在同一层的线，第1-2外信号线SGL-O12中的设置为与目标部BML-E中的对应的目标部BML-E相邻的最外导电图案GT-D和第2-1外信号线SGL-O21中的设置为与目标部BML-E中的对应的目标部BML-E相邻的最外导电图案GT-D可以是设置在同一层的线，第1-1外信号线SGL-O11和第2-2外信号线SGL-O22可以是设置在与第1-2外信号线SGL-O12和第2-1外信号线SGL-O21所设置在的层不同的层的线。例如，第1-1外信号线SGL-O11和第2-2外信号线SGL-O22中的分别设置为与目标部BML-E相邻的最外导电图案GT-D可以是第一栅极线GAT1。第1-2外信号线SGL-O12和第2-1外信号线SGL-O211中的分别设置为与目标部BML-E相邻的最外导电图案GT-D可以是第二栅极线GAT2。即，第1-1外信号线SGL-O11和第2-2外信号线SGL-O221中的分别设置为与目标部BML-E相邻的最外导电图案GT-D可以是设置在第二绝缘层20(见图9)上的线，第1-2外信号线SGL-O12和第2-1外信号线SGL-O211中的分别设置为与目标部BML-E相邻的最外导电图案GT-D可以是设置在第一绝缘层10(见图9)上的线。

返回参照图11A，在其中设置有第一间隔件SPC1的部分的剖面中，最外导电图案GT-D可以设置为比第七绝缘层70的端部靠近透射区域TP。在一个方向上从光阻挡层BML的设置为与透射区域TP相邻且限定透射区域TP的端部到最外导电图案GT-D的第一距离d1可以比在所述一个方向上从光阻挡层BML的设置为与透射区域TP相邻的端部到第七绝缘层70的端部的第二距离d2短。然而，实用新型构思的实施例不限于此，第七绝缘层70的端部可以设置为比最外导电图案GT-D靠近透射区域TP，使得第二距离d2可以比第一距离d1短。第一距离d1可以是约5微米至约20微米。当第一距离d1比约5微米短时，在使用光阻挡层BML作为掩模对共电极CE进行图案化的工艺中，会在共电极CE中产生毛刺。当第一距离d1比约20微米长时，其中限定有透射区域TP的区域的表面积会减小，因此第一区域A1的透射率会减小。分割层310的端部和光阻挡层BML的设置为与透射区域TP相邻的端部可以基本上对准。在其中设置有第一间隔件SPC1的部分的剖面中，分割层310的端部和光阻挡层BML的设置为与透射区域TP相邻的端部中的每个可以设置在透射区域TP与元件区域EP之间的边界处。即，分割层310的端部和光阻挡层BML的设置为与透射区域TP相邻的端部可以均限定透射区域TP。

在根据实施例的显示面板DP的第一区域A1中，在其中设置有第一间隔件SPC1的部分的剖面中，最外导电图案GT-D与光阻挡层BML的设置为与透射区域TP相邻的端部之间的距离可以被设计为约5微米或更长。其中设置有第一间隔件SPC1的部分是其中有机层(即，多个有机绝缘层60、70和80、像素限定膜PDL和第一间隔件SPC1)全部设置的部分，第一间隔件SPC1比设置在多个第一像素之间的第二间隔件SPC2厚。因此，其中设置有第一间隔件SPC1的部分可以是具有比其它部分大的有机层的总厚度的部分。当有机层的总厚度更大时，其中设置有第一间隔件SPC1的部分会是易损部分，该易损部分在使用光阻挡层BML作为掩模在共电极CE中形成电极开口CE-OP的工艺中会对共电极CE造成诸如毛刺的缺陷。更具体地，当有机层的总厚度增大时，随着在使共电极CE图案化期间激光束辐射的距离变得更长，与衍射激光束的目标区域的偏离度会增大，从而在共电极CE中发生诸如毛刺的缺陷的可能性会增大。在根据实用新型构思的实施例的显示面板DP中，由于在其中设置有第一间隔件SPC1的部分的剖面中，最外导电图案GT-D与光阻挡层BML的设置为与透射区域TP相邻的端部之间的距离被设计为足够更长(即，是约5微米或更长)，可以防止光被最外导电图案GT-D阻挡，并且均匀地照射用于使共电极CE图案化的激光束，该激光束包括直接照射的激光束以及衍射或反射到共电极CE的激光束。因此，在共电极CE中防止诸如毛刺的缺陷的发生，因此可以均匀地形成设置在共电极CE上的组件，并且可以改善显示面板DP的可靠性。

另外，在根据实施例的显示面板DP的第一区域A1中，分割层310的端部和光阻挡层BML的设置为与透射区域TP相邻的端部可以基本上对准。当光阻挡层BML的设置为与透射区域TP相邻的端部比分割层310的端部突出得多时，当从上方观察时，会通过突出的光阻挡层BML发生反射，使得会发生突出的光阻挡层BML被明亮地观察到的炫光缺陷。当分割层310的端部比光阻挡层BML的设置为与透射区域TP相邻的端部突出得多时，由有机材料形成的分割层310的端部的厚度变得更小，因此不会适当地进行光阻挡，因此，透射区域TP的边界会模糊。在根据实用新型构思的实施例的显示面板DP中，由于分割层310的端部和光阻挡层BML的设置为与透射区域TP相邻的端部基本上对准，因此可以防止透射区域TP的炫光缺陷和模糊边界的缺陷，因此，可以改善显示面板DP的可靠性。

图12A是示出了根据实用新型构思的实施例的显示面板DP的部分区域的示意性平面图。图12B是示出了显示面板DP的部分区域的放大平面图。

图12C是示出了根据实用新型构思的实施例的光阻挡层BML的线连接关系的示意性平面图。图12B是图12A的区域BB的放大图。

一起参照图4、图12A和图12B，显示面板DP可以包括连接到显示区域DP-DA的第一区域A1的电压线VL，电压线VL中的一些可以连接到光阻挡层BML(见图9)。电压线VL可以包括在第二方向DR2上延伸的多条线，电压线VL中的一些可以是连接到光阻挡层BML(见图9)的光阻挡电压线VL-B。电压线VL可以连接到驱动电压线PL。

电压线VL可以在第二方向DR2上延伸以与多个第二像素PX21、PX22和PX23中的至少一些叠置。例如，如图12B中所示，电压线VL可以设置为与第二绿色像素PX22叠置。电压线VL可以设置在例如第五绝缘层50(见图10)上。电压线VL可以是与上述第一连接电极CNE1(见图10)设置在同一层的线。

电压线VL中的一些可以是连接到第一区域A1的光阻挡层BML的光阻挡电压线VL-B。电压线VL可以是传输初始化电压Vint和/或阳极初始化电压Aint的线，电压线VL中的一些可以是连接到光阻挡层BML的光阻挡电压线VL-B。

一起参照图5、图9、图10和图12A至图12C，光阻挡电压线VL-B可以连接到第一区域A1的光阻挡层BML。光阻挡层BML可以连接到光阻挡电压线VL-B以从光阻挡电压线VL-B接收恒定电压或信号。更具体地，传输初始化电压Vint和/或阳极初始化电压Aint的电压线VL中的一些可以连接到像素组信号线PX1-DL，以将信号传输到第一像素电路PC1(见图9)等，电压线VL中的其余电压线VL可以连接到光阻挡层BML，以将恒定电压或信号施加到光阻挡层BML。

虽然图12C示例性地示出了连接到设置为与第1-2连接部像素组PX1-C2(见图8D)中的一个叠置的光阻挡层BML的光阻挡电压线VL-B，但是光阻挡电压线VL-B也可以以相同的方式连接到设置为与第一中心像素组PX1-M(见图8A)叠置的光阻挡层BML和设置为与第1-1连接部像素组PX1-C1(见图8C)叠置的光阻挡层BML。可选地，设置为与第一中心像素组PX1-M叠置的光阻挡层BML、设置为与第1-1连接部像素组PX1-C1叠置的光阻挡层BML以及设置为与第1-2连接部像素组PX1-C2叠置的光阻挡层BML可以彼此连接以从光阻挡电压线VL-B接收相同的恒定电压或相同的信号。

光阻挡层BML可以连接到光阻挡电压线VL-B以从其接收恒定电压或信号。例如，光阻挡层BML可以接收初始化电压Vint、阳极初始化电压Aint、驱动电压ELVDD和/或低电源电压ELVSS。在另一实施例中，光阻挡层BML可以以与其它电极或线隔离的形式设置。当恒定电压被施加到光阻挡层BML时，可以防止由于第一子基体层111或第二子基体层114的极化现象引起的电势影响第一像素电路PC1。

虽然未示出，但是图10中所示的第二区域A2的第一光阻挡层BMLa可以连接到电极或线以从其接收恒定电压或信号。施加到第一光阻挡层BMLa的电压或信号可以与施加到光阻挡层BML的电压或信号不同。例如，第一光阻挡层BMLa可以接收驱动电压ELVDD(见图6)。可选地，施加到第一光阻挡层BMLa的电压或信号可以与施加到光阻挡层BML的电压或信号相同。在另一实施例中，第一光阻挡层BMLa可以以与其它电极或线隔离的形式设置。

如上所述，透射区域可以由光阻挡层的开口限定，设置在光阻挡层上的像素电路的组件之中的设置为最靠近透射区域的最外导电图案可以设置为与光阻挡层的边缘间隔开预定距离或更长。结果，可以减少或消除显示面板的共电极中的诸如毛刺的缺陷的发生。

另外，设置在显示面板上的防反射层可以包括分割层，分割层的边缘可以与光阻挡层的边缘对准。因此，可以减少或消除由于从外部观察到的光阻挡层的一部分引起的炫光缺陷的发生或者透射区域的边界变得模糊的缺陷的发生。

另外，图9、图10和图11A示出了防反射层300包括分割层310、滤色器320和平坦化层330，但是公开不限于此。在另一实施例中，防反射层300可以包括分割层310上的反射控制层，而不是滤色器320。反射控制层可以选择性地吸收从显示面板和/或电子装置的内部反射的多束光或者从显示面板和/或电子装置的外部入射的多束光之中的特定波长带的光。

图9、图10和图11A示出了滤色器320在分割层310的开口中。根据另一实施例的反射控制层可以存在于分割层310的开口中。

例如，反射控制层可以吸收约490nm至约505nm的第一波长带和约585nm至约600nm的第二波长带，使得第一波长带和第二波长带中的透光率是约40％或更小。反射控制层可以吸收分别从第一显示元件、第二显示元件和第三显示元件发射的红光、绿光和蓝光的波长范围之外的波长的光。因为反射控制层吸收不属于从显示元件发射的红光、绿光和蓝光的波长范围的波长的光，所以可以防止或最小化显示面板和/或电子装置的亮度的降低。此外，可以防止或最小化显示面板和/或电子装置的发光效率的降低，并且可以改善显示面板和/或电子装置的可视性。

反射控制层可以包括包含染料、颜料和/或它们的任何组合的有机材料层。反射控制层可以包括四氮杂卟啉(TAP)类化合物、卟啉类化合物、金属卟啉类化合物、噁嗪类化合物、方酸菁类化合物、三芳基甲烷类化合物、聚甲炔类化合物、蒽醌类化合物、酞菁类化合物、偶氮类化合物、苝类化合物、呫吨类化合物、二亚铵(胺)类化合物、二吡咯亚甲基类化合物、花菁类化合物和/或它们的任何组合。

在实施例中，反射控制层可以具有约64％至约72％的透射率。反射控制层的透射率可以根据包括在反射控制层中的颜料和/或染料的量来控制。反射控制层在平面图中与显示元件叠置，但是在平面图中不与透射区域TP叠置。在平面图中，透射区域TP可以与平坦化层330叠置而不与反射控制层叠置。

根据包括反射控制层的实施例，低反射层可以附加地在共电极CE与封装层140之间。低反射层可以在盖层CPL与封装层140之间。

由于相长干涉的原理，盖层CPL可以改善显示元件的发光效率。盖层CPL可以包括例如对于具有约589nm的波长的光具有约1.6或更大的折射率的材料。

盖层CPL可以是包括有机材料的有机盖层、包括无机材料的无机盖层或者包括有机材料和无机材料的复合盖层。例如，盖层CPL可以包括碳环化合物、杂环化合物、含胺基团化合物、卟吩衍生物、酞菁衍生物、萘酞菁衍生物、碱金属配合物、碱土金属配合物和/或它们的任何组合。碳环化合物、杂环化合物和含胺基团化合物可以可选地由包括O、N、S、Se、Si、F、Cl、Br、I和/或它们的任何组合的取代基取代。

低反射层可以在盖层CPL上。低反射层可以包括具有低反射率的无机材料。在实施例中，低反射层可以包括金属或金属化合物。当低反射层包括金属时，低反射层可以包括例如镱(Yb)、铋(Bi)、钴(Co)、钼(Mo)、钛(Ti)、锆(Zr)、铝(Al)、铬(Cr)、铌(Nb)、铂(Pt)、钨(W)、铟(In)、锡(Sn)、铁(Fe)、镍(Ni)、钽(Ta)、锰(Mn)、锌(Zn)、锗(Ge)、银(Ag)、镁(Mg)、金(Au)、铜(Cu)、钙(Ca)和/或它们的任何组合。此外，当低反射层包括金属化合物时，低反射层可以包括例如SiO₂、TiO₂、ZrO₂、Ta₂O₅、HfO₂、Al₂O₃、ZnO、Y₂O₃、BeO、MgO、PbO₂、WO₃、SiN_x、LiF、CaF₂、MgF₂、CdS和/或它们的任何组合。

在实施例中，包括在低反射层中的无机材料可以具有大于0.5且小于或等于4.0的吸收系数(k)(0.5<k≤4.0)。此外，包括在低反射层中的无机材料可以具有1或更大的折射率(n)(n≥1.0)。

低反射层引起入射到显示面板和/或电子装置上的光与从低反射层下方的金属反射的光之间的相消干涉，从而可以减小外部光反射。因此，可以改善显示面板和/或电子装置的显示质量和可视性。

在一些实施例中，可以省略盖层CPL，低反射层可以与共电极CE接触。

虽然在此已经描述了实用新型构思的实施例，但是理解的是，在由以下权利要求或等同物限定的实用新型构思的精神和范围内，本领域技术人员可以进行各种改变和修改。因此，在此所描述的实施例不旨在限制本实用新型的技术精神和范围，在以下权利要求或等同物的范围内的所有技术精神将被解释为包括在本实用新型的范围内。

Claims (10)

1.一种电子装置，其特征在于，所述电子装置包括：

显示面板，包含具有透射区域的第一区域以及设置为与所述第一区域相邻的第二区域；以及

电子模块，设置在所述显示面板的所述第一区域下方，

其中，所述显示面板包括：

基底；

光阻挡层，设置在所述基底上且具有限定所述透射区域的第一开口；

多个像素电路，设置在所述光阻挡层上；以及

多个发光元件，分别电连接到所述多个像素电路，

其中，所述多个像素电路包括设置为与所述透射区域相邻的最外导电图案，

其中，所述光阻挡层包括在平面图中均具有直线形边缘的目标部，并且

其中，从所述目标部中的每个的边缘到所述最外导电图案中的对应的最外导电图案的边缘的最小距离是5微米至20微米。

2.根据权利要求1所述的电子装置，其特征在于，所述显示面板还包括设置在所述光阻挡层上的多个无机绝缘层，并且

其中，所述最外导电图案中的每个设置在所述多个无机绝缘层中的任何一层上。

3.根据权利要求2所述的电子装置，其特征在于，所述显示面板还包括设置在所述多个无机绝缘层上的多个有机绝缘层，

其中，与所述透射区域叠置的第二开口限定在所述多个无机绝缘层之中的至少一些无机绝缘层中，并且

其中，所述多个有机绝缘层中的至少一个覆盖所述第二开口。

4.根据权利要求1所述的电子装置，其特征在于，

所述第一区域还具有元件区域，

其中，所述显示面板还包括：

多个第一像素组，设置在所述元件区域中；以及

多条信号线，连接到所述多个第一像素组，并且

其中，所述最外导电图案中的每个设置在其中所述多个第一像素组中的每个通过所述多条信号线连接到所述第一像素组中的相邻的第一像素组的区域处。

5.根据权利要求4所述的电子装置，其特征在于，所述目标部中的每个设置在其中在平面图中与所述多个第一像素组中的任何一个叠置的第一光阻挡图案连接到设置为与所述第一光阻挡图案相邻的光阻挡连接部的区域处。

6.根据权利要求4所述的电子装置，其特征在于，所述多个第一像素组包括：

第一连接部像素组，在所述多个第一像素组之中设置为与所述第二区域相邻；以及

第一中心像素组，设置为与所述第二区域间隔开并且所述第一连接部像素组置于所述第二区域与所述第一中心像素组之间，

其中，分别设置在所述第一中心像素组中的第一光阻挡图案中的每个的平面形状与分别设置在所述第一连接部像素组中的第二光阻挡图案中的每个的平面形状不同。

7.根据权利要求6所述的电子装置，其特征在于，所述第一连接部像素组包括：

第1-1连接部像素组，设置在所述第一区域的角部中；以及

第1-2连接部像素组，设置在所述第一区域的侧部中，

其中，所述第二光阻挡图案包括：

第2-1光阻挡图案，分别与所述第1-1连接部像素组叠置；以及

第2-2光阻挡图案，分别与所述第1-2连接部像素组叠置，

其中，在所述第2-1光阻挡图案中的每个中，朝向所述透射区域突出的突出图案设置在设置为靠近所述透射区域的一个象限中，并且突出图案不设置在剩余的三个象限中，并且

在所述第2-2光阻挡图案中的每个中，朝向透射区域突出的突出图案设置在设置为靠近所述透射区域的两个象限中，并且突出图案不设置在剩余的两个象限中。

8.根据权利要求4所述的电子装置，其特征在于，所述多条信号线包括外信号线，所述外信号线中的至少一条沿着所述第一像素组中的每个的边缘延伸，

其中，所述最外导电图案包括在所述外信号线中。

9.根据权利要求8所述的电子装置，其特征在于，所述外信号线包括：

第1-1外信号线，在水平方向上延伸且在所述像素电路的上侧上面绕过所述像素电路；

第1-2外信号线，在所述水平方向上延伸且在所述像素电路的下侧下面绕过所述像素电路；

第2-1外信号线，在竖直方向上延伸且在所述像素电路的左侧上绕过所述像素电路；以及

第2-2外信号线，在所述竖直方向上延伸且在所述像素电路的右侧上绕过所述像素电路，

其中，包括在所述第1-1外信号线中的最外导电图案与包括在所述第2-2外信号线中的最外导电图案设置在同一层，

其中，包括在所述第1-2外信号线中的最外导电图案与包括在所述第2-1外信号线中的最外导电图案设置在同一层，并且

其中，包括在所述第1-1外信号线中的所述最外导电图案和包括在所述第1-2外信号线中的所述最外导电图案设置在不同层。

10.根据权利要求1所述的电子装置，其特征在于，所述多个发光元件中的每个包括像素电极、设置在所述像素电极上的发光层和设置在所述发光层上的共电极，

其中，所述共电极包括在平面图中与所述第一开口叠置的电极开口，并且

其中，所述电极开口的最小宽度比所述第一开口的最小宽度大。

Images