CN217692786U - 用于mipi收发电路的电源控制电路和mipi收发电路 - Google Patents
用于mipi收发电路的电源控制电路和mipi收发电路 Download PDFInfo
- Publication number
- CN217692786U CN217692786U CN202221770794.6U CN202221770794U CN217692786U CN 217692786 U CN217692786 U CN 217692786U CN 202221770794 U CN202221770794 U CN 202221770794U CN 217692786 U CN217692786 U CN 217692786U
- Authority
- CN
- China
- Prior art keywords
- mipi
- switch unit
- electrically connected
- unit
- mos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型涉及MIPI接口技术领域,公开了用于MIPI收发电路的电源控制电路和MIPI收发电路，包括第一开关单元、第二开关单元和切换单元；第一开关单元的输入端和第二开关单元的输入端电连接，第一开关单元的输出端与第二开关单元的输出端电连接；切换单元在MIPI收发电路处于低功耗模式时驱动第一开关单元关断，切换单元在MIPI收发电路位于工作状态时向第一开关单元的控制端发送导通控制信号来驱动所述第一开关单元导通，在实际使用时，通过本实用新型可以在MIPI收发电路处于低功耗模式时降低输入到数字电路的工作电压，一方面可以降低数字电路的静态漏电功耗，另外也可以保证数字电路的寄存器信息不会出现丢失。
Description
技术领域
本实用新型涉及MIPI接口技术领域，具体涉及用于MIPI收发电路的电源控制电路和MIPI收发电路。
背景技术
现代移动通信设备中除了用到射频收发器以外，还广泛地用到了诸如功率放大器、低噪声放大器、滤波器、开关、电源管理模块以及天线调谐器等射频前端器件。这些射频前端器件中的绝大多数都由主控器通过数字总线来进行控制和工作模式的配置。
目前移动行业处理器接口联盟制定的射频前端控制接口即MIPI接口是一种针对射频系统的简易接口，可以以较小数量的逻辑器件进行集成从而减少成本的投入。MIPI接口包括三根信号线，分别为时钟信号线SCLK、数据信号线SDATA和电源线VIO。该接口可以实现高速率的数据传输且简单易用，目前广泛地应用于移动行业的射频前端器件上。
现有基于MIPI接口的收发电路多属于典型的数字电路，典型的收发电路的结构示意图如图1所示，在实际使用时，当收发电路处于低功耗模式中，图1中的数字电路和功能电路仍然输入电源VIO，电源VIO的电压为1.8V，此时会造静态漏电功耗。随着MIPI接口功能的加强完善，数字电路的面积占比越来愈大，低功耗模式下的静态漏电功耗问题日益严重，在功能电路全部关闭时，数字电路的漏电电流能达到60uA以上。现有降低静态漏电的方式例如在门级电路中采用hvt器件，但是hvt器件的延时相对较大，如图要减小路径延迟，需要增加电路面积，又或者如果采用电源门控技术让收发电路在低功耗模式下掉电，但这样存在上电时需要重新对MIPI接口总线进行配置，造成资源浪费。
实用新型内容
鉴于背景技术的不足，本实用新型是提供了用于MIPI收发电路的电源控制电路、方法和MIPI收发电路，来降低MIPI收发电路的静态漏电功耗。
为解决以上技术问题，第一方面，本实用新型提供了用于MIPI收发电路的电源控制电路，包括第一开关单元、带有压降的第二开关单元和切换单元；所述第一开关单元的输入端和第二开关单元的输入端电连接，所述第一开关单元的输出端与第二开关单元的输出端电连接；所述切换单元在MIPI收发电路位于低功耗模式时向所述第一开关单元的控制端发送关断控制信号来驱动所述第一开关单元关断，所述切换单元在MIPI收发电路位于工作状态时向所述第一开关单元的控制端发送导通控制信号来驱动所述第一开关单元导通。
在第一方面的某种实施方式中，所述切换单元包括触发单元、D触发器和电平转换单元，所述触发单元的输入端与所述MIPI接口的SDATA端电连接，所述触发单元的输出端与D触发器的时钟端和复位端电连接，在所述MIPI接口的SDATA端的信号发生电平转换时向所述D触发器的时钟端和复位端发送一个脉冲信号；所述D触发器的输出端与所述电平转换单元电连接，所述电平转换单元在所述D触发器的输出端输出高电平信号时向所述第一开关单元的控制端发送关断控制信号来控制所述第一开关单元关断，所述电平转换单元在所述D触发器的输出端输出低电平信号时向所述第一开关单元的控制端输入导通控制信号来控制所述第一开关单元导通。
在第一方面的某种实施方式中，所述触发单元包括输入端、延时单元和与非门，所述输入端分别与延时单元的输入端和与非门的第一输入端电连接，所述延时单元的输出端与与非门的第二输入端电连接，与非门的输出端分别与所述D触发器的复位端和时钟端电连接。
在第一方面的某种实施方式中，所述延时单元包括MOS管MP1、MOS管MP2、MOS管MP3、MOS管MN1、MOS管MN2、MOS管MN3和电容C1；MOS管MP1的源极与MOS管MP2的源极和MOS管MP3的源极电连接，MOS管MP1的栅极分别与MOS管MN1的栅极和输入端电连接，MOS管MP1的漏极分别与MOS管MN1的漏极、电容C1一端、MOS管MP2的栅极和MOS管MN2的栅极电连接，MOS管MP2的漏极分别与MOS管MN2的漏极、MOS管MP3的栅极和MOS管MN3的栅极电连接，MOS管MP3的漏极分别与MOS管MN3的漏极和与非门的第二输入端电连接，MOS管MN3的源极、MOS管MN2的源极、电容C1另一端和MOS管MN1的源极均接地。
在第一方面的某种实施方式中，所述第一开关单元包括MOS管MP4，所述第二开关单元包括MOS管MN4，所述MOS管MP4的源极分别与MOS管MN4的漏极和MOS管MN4的栅极电连接，所述MOS管MP4的漏极与MOS管MN4的源极电连接。
第二方面，本实用新型提供了MIPI收发电路，包括上述的用于MIPI收发电路的电源控制电路。
本实用新型与现有技术相比所具有的有益效果是：本实用新型通过对MIPI收发电路的工作状态进行检测，当MIPI收发电路位于低功耗模式时，本实用新型让外部电源经过带有压降的第二开关单元输入到MIPI收发电路的数字电路部分，进而降低输入到MIPI收发电路的数字电路的电源电压大小，降低使用功耗；当MIPI收发电路从低功耗模式进入到工作模式时，本实用新型让第一开关单元导通，外部电源经第一开关单元输入到数字电路，从而保证MIPI电路的正常运行。
附图说明
图1为现有MIPI收发电路的结构示意图；
图2为本实用新型的结构示意图；
图3为本实用新型的切换单元的结构示意图；
图4为本实用新型的触发单元的电路图；
图5为现有MIPI协议使用的时序图。
具体实施方式
现在结合附图对本实用新型作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本实用新型的基本结构，因此其仅显示与本实用新型有关的构成。
如图1所示，现有的MIPI收发电路包括MIPI接口电路、数字电路和功能电路，MIPI接口电路用于接收和发送数据，数字电路对从MIPI接口电路接收的数进行解码，并控制后面的功能电路工作。其中数字电路包括内部寄存器和输出引脚，根据MIPI协议规定，向数字电路的REG1C寄存器写入数据可以设置MIPI收发电路的工作模式，当MIPI收发电路处于低功耗模式时，REG1C寄存器的第八位会被写入数据“1”，而且数字电路的输出引脚中存在代表REG1C寄存器的第八位的状态的引脚，当该引脚输出高电平时，REG1C寄存器的第八位会被写入数据“1”，当该引脚输出低电平时，REG1C寄存器的第八位会被写入数据“0”。
如图2所示，用于MIPI收发电路的电源控制电路，包括第一开关单元1、带有压降的第二开关单元2和切换单元3；第一开关单元1的输入端和第二开关单元2的输入端电连接，第一开关单元1的输出端与第二开关单元2的输出端电连接；切换单元3在MIPI收发电路处于低功耗模式时向第一开关单元1的控制端发送关断控制信号来驱动第一开关单元1关断，切换单元3在MIPI收发电路位于工作状态时向第一开关单元1的控制端发送导通控制信号来驱动第一开关单元1导通。
具体地，第一开关单元1包括MOS管MP4，第二开关单元2包括MOS管MN4，MOS管MP4的源极分别与MOS管MN4的漏极和MOS管MN4的栅极电连接，MOS管MP4的漏极与MOS管MN4的源极电连接。其中，第二开关单元2的压降为0.4V。
在实际使用时，将连接端IN与电源VIO电连接，电源VIO的电压为1.8V，将输出端OUT与数字电路的电源端电连接。本实用新型通过控制图1中的数字电路的电源接入方式让数字电路在低功耗模式下输入1.4V电压，可以降低数字电路在工作时的静态漏电电流，经实际测试，采用本实用新型后漏电电流可以降低到3uA，另外数字电路在输入1.4V电压后，其内部的寄存器信息不需要再通过MIPI接口电路重新配置。
具体地，如图3所示，本实施例中，切换单元3包括触发单元30、D触发器31和电平转换单元32，触发单元30的输入端与MIPI接口的SDATA端电连接，触发单元30的输出端与D触发器31的复位端电连接，触发单元30的输出端与通过上升沿延时单元34与D触发器31的时钟端电连接，在MIPI接口的SDATA端的信号发生电平转换时向D触发器31的时钟端和复位端发送一个脉冲信号；D触发器31的输出端与电平转换单元32电连接，电平转换单元32在D触发器31的输出端输出高电平信号时向第一开关单元1的控制端发送关断控制信号来控制第一开关单元1关断，电平转换单元32在D触发器的输出端输出低电平信号时向第一开关单元1的控制端输入导通控制信号来控制第一开关单元1导通。
见本部分内容第二段描述，根据MIPI接口协议的规定，当MIPI收发电路处于低功耗模式和工作模式时，其REG1C寄存器的第八位即REG1C<7>的数据是“0”和“1”，因此可以根据REG1C<7>的数据来控制第一开关单元1的通断。另外如图5所示，MIPI协议在使用时，其输出传输分为SSC阶段、Slave Adress阶段和Data阶段，每个阶段都有对应的高低电平信号变化；
上电初始状态模式时，MIPI接口的SDATA端一直是低电平状态，此时REG1C<7>的数据是“1”；
当MIPI收发电路从低功耗模式进入工作模式时，REG1C<7>的数据是“0”，当通过MIPI接口进行数据交互时，MIPI接口的SDATA端的电平状态会先在SSC阶段变为高电平，此时触发单元30会向D触发器31发送一个脉冲信号，该脉冲信号使D触发器31的输出由高电平转换为低电平，电平转换单元32在接收到低电平信号时驱动第一开关单元1导通，使数字电路输入的电压为1.8V；
当MIPI收发电路从工作模式进入到低功耗模式时，会向REG1C<7>写入数据“1”；根据图5，当MIPI协议的DATA阶段结束后，后面还有上升沿脉冲信号，该上升沿脉冲信号会重置D触发器31的输出，由于此时REG1C<7>写入数据“1”，因此D触发器31在接收到该上升沿脉冲信号后输出高电平信号，电平转换单元32在D触发器31的输出端输出高电平信号时向第一开关单元1的控制端发送关断控制信号来控制第一开关单元1关断，使外部电源经第二开关单元2输入到数字电路。
具体地，如图4所示，触发单元30包括输入端SDATA、延时单元300和与非门NAND，输入端SDATA分别与延时单元300的输入端和与非门NAND的第一输入端电连接，延时单元300的输出端与与非门NAND的第二输入端电连接，与非门NAND的输出端分别与D触发器31的复位端和时钟端电连接。
其中，延时单元包括MOS管MP1、MOS管MP2、MOS管MP3、MOS管MN1、MOS管MN2、MOS管MN3和电容C1；MOS管MP1的源极与MOS管MP2的源极和MOS管MP3的源极电连接，MOS管MP1的栅极分别与MOS管MN1的栅极和输入端电连接，MOS管MP1的漏极分别与MOS管MN1的漏极、电容C1一端、MOS管MP2的栅极和MOS管MN2的栅极电连接，MOS管MP2的漏极分别与MOS管MN2的漏极、MOS管MP3的栅极和MOS管MN3的栅极电连接，MOS管MP3的漏极分别与MOS管MN3的漏极和与非门的第二输入端电连接，MOS管MN3的源极、MOS管MN2的源极、电容C1另一端和MOS管MN1的源极均接地。
另外，本实用新型还提供了MIPI收发电路，包括上述的用于MIPI收发电路的电源控制电路。
上述依据本实用新型为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项实用新型技术思想的范围内，进行多样的变更以及修改。本项实用新型的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。
Claims (6)
1.用于MIPI收发电路的电源控制电路，其特征在于，包括第一开关单元、带有压降的第二开关单元和切换单元；所述第一开关单元的输入端和第二开关单元的输入端电连接，所述第一开关单元的输出端与第二开关单元的输出端电连接；所述切换单元在MIPI收发电路位于低功耗模式时向所述第一开关单元的控制端发送关断控制信号来驱动所述第一开关单元关断，所述切换单元在MIPI收发电路位于工作状态时向所述第一开关单元的控制端发送导通控制信号来驱动所述第一开关单元导通。
2.根据权利要求1所述的用于MIPI收发电路的电源控制电路，其特征在于，所述切换单元包括触发单元、D触发器和电平转换单元，所述触发单元的输入端与所述MIPI接口的SDATA端电连接，所述触发单元的输出端与D触发器的复位端电连接，所述触发单元的输出端与通过上升沿延时单元与D触发器的时钟端电连接，在所述MIPI接口的SDATA端的信号发生电平转换时向所述D触发器的时钟端和复位端发送一个脉冲信号；所述D触发器的输出端与所述电平转换单元电连接，所述电平转换单元在所述D触发器的输出端输出高电平信号时向所述第一开关单元的控制端发送关断控制信号来控制所述第一开关单元关断，所述电平转换单元在所述D触发器的输出端输出低电平信号时向所述第一开关单元的控制端输入导通控制信号来控制所述第一开关单元导通。
3.根据权利要求2所述的用于MIPI收发电路的电源控制电路，其特征在于，所述触发单元包括输入端、延时单元和与非门，所述输入端分别与延时单元的输入端和与非门的第一输入端分别与所述D触发器的复位端和时钟端电连接。
4.根据权利要求3所述的用于MIPI收发电路的电源控制电路，其特征在于，所述延时单元包括MOS管MP1、MOS管MP2、MOS管MP3、MOS管MN1、MOS管MN2、MOS管MN3和电容C1；MOS管MP1的源极与MOS管MP2的源极和MOS管MP3的源极电连接，MOS管MP1的栅极分别与MOS管MN1的栅极和输入端电连接，MOS管MP1的漏极分别与MOS管MN1的漏极、电容C1一端、MOS管MP2的栅极和MOS管MN2的栅极电连接，MOS管MP2的漏极分别与MOS管MN2的漏极、MOS管MP3的栅极和MOS管MN3的栅极电连接，MOS管MP3的漏极分别与MOS管MN3的漏极和与非门的第二输入端电连接，MOS管MN3的源极、MOS管MN2的源极、电容C1另一端和MOS管MN1的源极均接地。
5.根据权利要求1所述的用于MIPI收发电路的电源控制电路，其特征在于，所述第一开关单元包括MOS管MP4，所述第二开关单元包括MOS管MN4，所述MOS管MP4的源极分别与MOS管MN4的漏极和MOS管MN4的栅极电连接，所述MOS管MP4的漏极与MOS管MN4的源极电连接。
6.MIPI收发电路，其特征在于，包括权利要求1-5任一项所述的用于MIPI收发电路的电源控制电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221770794.6U CN217692786U (zh) | 2022-07-11 | 2022-07-11 | 用于mipi收发电路的电源控制电路和mipi收发电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221770794.6U CN217692786U (zh) | 2022-07-11 | 2022-07-11 | 用于mipi收发电路的电源控制电路和mipi收发电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217692786U true CN217692786U (zh) | 2022-10-28 |
Family
ID=83716625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202221770794.6U Active CN217692786U (zh) | 2022-07-11 | 2022-07-11 | 用于mipi收发电路的电源控制电路和mipi收发电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217692786U (zh) |
-
2022
- 2022-07-11 CN CN202221770794.6U patent/CN217692786U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10514747B2 (en) | Low-power communication apparatus with wakeup detection and associated methods | |
| US8823209B2 (en) | Control of semiconductor devices to selectively supply power to power domains in a hierarchical structure | |
| US20090315399A1 (en) | Semiconductor device | |
| Gago et al. | Reduced implementation of D-type DET flip-flops | |
| CN102857198B (zh) | 用于双边沿触发器的时钟门控电路 | |
| KR101477512B1 (ko) | 액티브 클럭 쉴딩 구조의 회로 및 이를 포함하는 반도체집적 회로 | |
| CN109557861B (zh) | 跨电压域的电源管理电路 | |
| CN103576816B (zh) | 开关机控制电路 | |
| CN102650904A (zh) | 低功耗电路以及降低功率消耗的方法 | |
| CN101069350B (zh) | 使用选择性电源选通来降低功耗的设备和方法 | |
| CN117424325A (zh) | 用于mipi收发电路的电源控制电路和mipi收发电路 | |
| CN214101345U (zh) | 一种支持宽电平范围高速率数据的电平转换结构 | |
| CN105487638A (zh) | 电子电路系统及其降低功耗的方法 | |
| Lin et al. | Fine-grained power gating for leakage and short-circuit power reduction by using asynchronous-logic | |
| CN217692786U (zh) | 用于mipi收发电路的电源控制电路和mipi收发电路 | |
| US7391241B2 (en) | Bidirectional deglitch circuit | |
| CN100344061C (zh) | 低功耗的数字电子电路 | |
| CN110874339A (zh) | 资料传输格式转换电路及控制其操作的方法 | |
| CN102053698B (zh) | 计算机和网卡控制方法 | |
| US20160179713A1 (en) | Semiconductor integrated circuit and device detection system provided with the same | |
| US6292038B1 (en) | Smooth clock switching for power managed PCI adapters | |
| CN102110237B (zh) | 一种多界面ic卡管脚低功耗处理方法 | |
| CN112202432B (zh) | 一种低功耗按键和外部中断兼容唤醒电路及其控制方法 | |
| CN110011656B (zh) | 一种无毛刺时钟振荡器电路 | |
| Noor et al. | A novel glitch-free integrated clock gating cell for high reliability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of utility model: Power control circuit and MIPI transceiver circuit for MIPI transceiver circuit Effective date of registration: 20230814 Granted publication date: 20221028 Pledgee: Jiangyin branch of Bank of China Ltd. Pledgor: Jiangsu Qianhe Microelectronics Co.,Ltd. Registration number: Y2023980052060 |