CN217643156U - 一种pfc变换器后级叠加去纹波电路 - Google Patents

一种pfc变换器后级叠加去纹波电路 Download PDF

Info

Publication number
CN217643156U
CN217643156U CN202220771973.5U CN202220771973U CN217643156U CN 217643156 U CN217643156 U CN 217643156U CN 202220771973 U CN202220771973 U CN 202220771973U CN 217643156 U CN217643156 U CN 217643156U
Authority
CN
China
Prior art keywords
output
converter
electrode
topology
filter inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220771973.5U
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202220771973.5U priority Critical patent/CN217643156U/zh
Application granted granted Critical
Publication of CN217643156U publication Critical patent/CN217643156U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本实用新型设计一种PFC变换器后级叠加去纹波电路，其包括PFC变换器(1)、DC‑DC变换器(2)和滤波电容C1、C2、C3。DC‑DC变换器(2)采用非隔离拓扑。PFC变换器包括相互独立的两组输出，其第二组输出作为DC‑DC变换器的输入、第一组输出与DC‑DC变换器的输出串联；串联方式分上串联和下串联。优越性：工作电压低，采用低压功率器件。功率占比小，因而整机效率高。提高可靠性、降低成本，普适于各类PFC变换。

Description

一种PFC变换器后级叠加去纹波电路
技术领域
本实用新型涉及一种PFC变换器后级叠加去纹波电路，是一种开关电源技术，属于电力电子技术领域。
背景技术
目前，高功率因数的AC-DC变换器，有两类技术方案，一是单级变换拓扑，二是两级变换拓扑。
单级变换拓扑主要有Boost、Buck以及反激、桥式等单级PFC(PowerfactorCorrection) 变换器，以及由PFC变换和DC-DC变换(共用一套开关管及控制电路)构成的组合式单级变换器。PFC变换器的特点是功率因数高，但是直流输出端含有二次谐波纹波。组合式单级变换器的特点是，直流输出端的纹波和交流输入端的功率因数可以折中优化，能够减少或者消除直流输出端的纹波，但是会降低输入端的功率因数。
两级变换拓扑的方案是，第一级为功率因数校正AC-DC变换，第二级为DC-DC变换。第一级可采用Boost、Buck、Buck-Boost等非隔离拓扑，或者反激、正激、桥式等隔离拓扑。第二级也可采用上述拓扑类型，另外还可用线性去纹波电路。所谓线性去纹波电路，本质是串联型线性稳压器，其输入与输出之间的电压差产生较大损耗，一般局限于1A以下的小功率应用。两级变换拓扑的组合形式主要有三种：第一级非隔离第二级隔离，第一级隔离第二级非隔离，第一级和第二级均为非隔离拓扑。
两级变换拓扑方案的主要缺点是，①电路复杂。②整机效率降低。③成本较高。④可靠性变差。这都是由于输入电能全部要经过两级功率变换才能到达负载所造成的。
上述内容仅用于辅助理解本实用新型，并不代表承认上述内容都是现有技术。
实用新型内容
本实用新型的目的是，克服上述现有技术的不足，设计一种PFC变换器后级叠加去纹波电路。它是一种PFC变换+局部DC-DC变换的新型技术方案，利用精简的电路拓扑，降低局部DC-DC变换的电压和功率，不但提高整机效率和可靠性，而且降低成本。
本实用新型的技术方案如下。
一种PFC变换器后级叠加去纹波电路，包括PFC变换器(1)、DC-DC变换器(2)和滤波电容C1、C2、C3。滤波电容C3用于DC-DC变换器(2)输出滤波，滤波电容C1、C2用于PFC 变换器(1)输出滤波。PFC变换器(1)采用隔离的反激或正激或桥式拓扑，或者采用非隔离的 Boost或Buck或升-降压拓扑。其中，
所述DC-DC变换器(2)采用非隔离的Buck或Boost或升-降压拓扑；DC-DC变换器(2)具有正极P、负极N和输出极S，其输入电压由正极P和负极N接入，其输出电压由输出极 S与负极N或者正极P之间形成、记作Vo3。
所述PFC变换器(1)包括相互独立的两组输出，第一组输出电压高、记作Vo1，第二组输出电压低、记作Vo2。PFC变换器(1)的第二组输出Vo2作为DC-DC变换器(2)的输入电压，PFC变换器(1)的第一组输出Vo1与DC-DC变换器(2)的输出Vo3相串联，该串联电压给负载供电。具体的串联方式有两种，分别称作上串联和下串联。
上串联方式为：DC-DC变换器(2)的输出Vo3负极连接PFC变换器(1)的第一组输出Vo1 正极，由Vo3正极和Vo1负极连接负载；同时，DC-DC变换器(2)的输出Vo3由输出极S 与正极P形成，即DC-DC变换器(2)的输入与输出共正极连接，正极P作为Vo3的正极、输出极S作为Vo3的负极。
下串联方式为：DC-DC变换器(2)的输出Vo3正极连接PFC变换器(1)的第一组输出Vo1 负极，由Vo3负极和Vo1正极连接负载；同时，DC-DC变换器(2)的输出Vo3由输出极S 与负极N形成，即DC-DC变换器(2)的输入与输出共负极连接，输出极S作为Vo3的正极、负极N作为Vo3的负极。
DC-DC变换器(2)可以采用Buck拓扑或者Boost拓扑或者升-降压拓扑。最优选择为Buck 拓扑，其次为Boost拓扑。当变换功率较大时，采用同步变换以提高效率；当变换功率较小时，采用非同步变换以降低成本。
当DC-DC变换器(2)的输出电压Vo3之纹波与PFC变换器(1)的第一组输出电压Vo1之纹波，两者幅值相等相位相反时，其串联电压的纹波被完全抵消去除。
本实用新型与现有技术相比具有如下优越性。
1)本实用新型中，DC-DC变换器(2)的输入电压为PFC变换器(1)的第二组输出电压，其工作电压显著降低，可以采用低压功率器件。
2)本实用新型中，DC-DC变换器(2)的变换功率只是PFC变换器(1)的第二组输出功率，则其功率损耗在整机损耗中的占比大大降低。
3)本实用新型中，设计精简巧妙的电路拓扑，降低了系统成本、提高整机效率和可靠性，广泛适用于各类PFC变换拓扑。
附图说明
图1是一种PFC变换器后级叠加去纹波电路的上串联方式原理图。
图2是一种PFC变换器后级叠加去纹波电路的下串联方式原理图。
其中，1—PFC变换器，2—DC-DC变换器，C1、C2、C3—滤波电容。ua—交流电源，Ro—等效负载。
图3是本实用新型的DC-DC变换器之同步Buck拓扑图。
图4是本实用新型的DC-DC变换器之非同步Buck共负极连接拓扑图。
图5是本实用新型的DC-DC变换器之非同步Buck共正极连接拓扑图。
图6是本实用新型的DC-DC变换器之同步Boost共负极连接拓扑图。
图7是本实用新型的DC-DC变换器之非同步Boost共负极连接拓扑图。
图8是本实用新型的DC-DC变换器之同步Boost共正极连接拓扑图。
图9是本实用新型的DC-DC变换器之非同步Boost共正极连接拓扑图。
其中，Q1、Q2——开关管，D1、D2——二极管，L1、L2——滤波电感。
具体实施方式
下面将结合附图，以优选实施例，对本实用新型进行详细地描述与分析。显然，所描述的实施例仅仅是本实用新型的一部分实施例而非全部。
再说明一点，在本实用新型中涉及的“第一”“第二”等描述仅用于指示性说明之目的，而不能理解为表示其相对重要性或者隐含指明技术特征的数量。
1、本实用新型的优选实施例
如图1、图2所示，一种PFC变换器后级叠加去纹波电路，由PFC变换器(1)、DC-DC 变换器(2)和滤波电容C1、C2、C3构成。滤波电容C3用于DC-DC变换器(2)输出滤波，滤波电容C1、C2用于PFC变换器(1)输出滤波。PFC变换器(1)采用隔离的反激或正激或桥式拓扑，或者采用非隔离的Boost或Buck或升-降压拓扑。
如图3～图9所示，DC-DC变换器(2)采用非隔离的Buck或Boost或升-降压拓扑；DC-DC 变换器(2)具有正极P、负极N和输出极S，其输入电压由正极P和负极N接入，其输出电压由输出极S与负极N或者正极P之间形成、记作Vo3。
所述PFC变换器(1)包括相互独立的两组输出，第一组输出电压高、记作Vo1，第二组输出电压低、记作Vo2。PFC变换器(1)的第二组输出Vo2作为DC-DC变换器(2)的输入电压，PFC变换器(1)的第一组输出Vo1与DC-DC变换器(2)的输出Vo3相串联，该串联电压给负载供电。具体的串联方式有两种，分别称作上串联和下串联。
如图1所示，上串联方式为：DC-DC变换器(2)的输出Vo3负极连接PFC变换器(1)的第一组输出Vo1正极，由Vo3正极和Vo1负极连接负载；同时，DC-DC变换器(2)的输出Vo3 由输出极S与正极P形成，即DC-DC变换器(2)的输入与输出共正极连接，正极P作为Vo3 的正极、输出极S作为Vo3的负极。
如图2所示，下串联方式为：DC-DC变换器(2)的输出Vo3正极连接PFC变换器(1)的第一组输出Vo1负极，由Vo3负极和Vo1正极连接负载；同时，DC-DC变换器(2)的输出Vo3 由输出极S与负极N形成，即DC-DC变换器(2)的输入与输出共负极连接，输出极S作为 Vo3的正极、负极N作为Vo3的负极。
如图3所示，DC-DC变换器(2)采用的同步Buck拓扑，DC-DC变换器(2)的输出Vo3由输出极S与负极N或者正极P之间形成。该拓扑包括两个开关管Q1、Q2和滤波电感L1，开关管Q1的源极和Q2的漏极连接滤波电感L1的一端，滤波电感L1的另一端连接输出极S，开关管Q1的漏极连接正极P，开关管Q2的源极连接负极N。该拓扑适用于所述的上串联和下串联。
如图4所示，DC-DC变换器(2)若采用非同步Buck共负极连接拓扑，则其输出Vo3由输出极S与负极N形成。该拓扑包括开关管Q1、二极管D2和滤波电感L1，开关管Q1 源极和二极管D2阴极连接滤波电感L1一端，滤波电感L1另一端连接输出极S，开关管 Q1漏极连接正极P，二极管D2阳极连接负极N。它是将图3所示之同步Buck拓扑中的开关管Q2用二极管D2替换，只适用于所述的下串联方式。
如图5所示，DC-DC变换器(2)若采用非同步Buck共正极连接拓扑，则其输出Vo3由输出极S与正极P形成。该拓扑包括开关管Q2、二极管D1和滤波电感L1，二极管D1阳极和开关管Q2漏极连接滤波电感L1一端，滤波电感L1另一端连接输出极S，二极管D1 阴极连接正极P，开关管Q2源极连接负极N。它是将图3所示之同步Buck拓扑中的开关管Q1用二极管D1替换，只适用于所述的上串联方式。
如图6所示，DC-DC变换器(2)采用的同步Boost共负极连接拓扑，其输出Vo3由输出极S与负极N形成。该拓扑包括两个开关管Q1、Q2和滤波电感L2，开关管Q1的源极和 Q2的漏极连接滤波电感L2一端，滤波电感L2另一端连接正极P，开关管Q2的源极连接负极N，开关管Q1的漏极连接输出极S。该拓扑适用于所述的下串联方式。
如图7所示，DC-DC变换器(2)若采用非同步Boost共负极连接拓扑，则其输出Vo3由输出极S与负极N形成。该拓扑包括开关管Q2、二极管D1和滤波电感L2，二极管D1 阳极和开关管Q2漏极连接滤波电感L2一端，滤波电感L2另一端连接正极P，开关管Q2 源极连接负极N，二极管D1阴极连接输出极S。它是将图6所示同步Boost共负极连接拓扑中的开关管Q1用二极管D1替换，适用于所述的下串联方式。
如图8所示，DC-DC变换器(2)采用的同步Boost共正极连接拓扑，其输出Vo3由输出极S与正极P形成。该拓扑包括两个开关管Q1、Q2和滤波电感L2，开关管Q1的源极和 Q2的漏极连接滤波电感L2一端，滤波电感L2另一端连接负极N，开关管Q1的漏极连接正极P，开关管Q2的源极连接输出极S。该拓扑适用于所述的上串联方式。
如图9所示，DC-DC变换器(2)若采用非同步Boost共正极连接拓扑，则其输出Vo3由输出极S与正极P形成。该拓扑包括开关管Q1、二极管D2和滤波电感L2，开关管Q1 源极和二极管D2阴极连接滤波电感L2一端，滤波电感L2另一端连接负极N，开关管Q1 漏极连接正极P，二极管D2阳极连接输出极S。它是将图8所示同步Boost共正极连接拓扑中的开关管Q2用二极管D2替换，适用于所述的上串联方式。
2、本实用新型的工作原理
一种PFC变换器后级叠加去纹波电路的工作原理，从以下四个方面进行详细分析。这四个方面可以概括为：PFC变换器(1)的输出电压；DC-DC变换器(2)的输入电压；功率分配与整机效率分析；滤波电容的容量选择。
2.1PFC变换器的输出电压
所谓PFC(Power Factor Correction)变换器，是指能够实现功率因数校正的AC-DC变换电路。其输出量为直流电压VD和直流电流ID，输入量为交流电压ua和交流电流ia。该变换器的控制策略是，稳定所需的直流输出量，同时实现输入端的功率因数校正。
所谓功率因数校正(PFC)，即是交流电流ia跟踪交流电压ua，使它们波形一致相位相同，从而达到高功率因数。理论上，功率因数PF≤1。当PF＝1时即有：
Figure DEST_PATH_GDA0003837408670000051
式(E-1)中，Va为交流电压ua的有效值，Ia为交流电流ia的有效值，ω为正弦交流电的角频率。设PFC变换器的效率为η，则PFC变换器的交流输入功率Pa和直流输出功率PD分别为：
Figure DEST_PATH_GDA0003837408670000052
将输出功率PD分解成直流分量
Figure DEST_PATH_GDA0003837408670000053
加上交流分量
Figure DEST_PATH_GDA0003837408670000054
的形式：
Figure DEST_PATH_GDA0003837408670000061
同理，直流输出电压VD，可以分解成直流分量
Figure DEST_PATH_GDA0003837408670000062
加上交流分量
Figure DEST_PATH_GDA0003837408670000063
的形式，即：
Figure DEST_PATH_GDA0003837408670000064
下面以电阻负载为例，分析直流输出电压中的交流分量(即纹波)
Figure DEST_PATH_GDA0003837408670000065
因为含有电抗分量(感抗或容抗)的负载与滤波电容并联，可以等效成电容与电阻的并联模型。
根据能量守恒定律、线性叠加定理和电路理论，得出如下微分方程：
Figure DEST_PATH_GDA0003837408670000066
其中，ID为PFC变换器的输出电流，C为滤波电容，Ro为等效负载电阻。考虑到实际中
Figure DEST_PATH_GDA0003837408670000067
式(E-5)简化为：
Figure DEST_PATH_GDA0003837408670000068
求解式(E-6)的微分方程，可以得出交流分量
Figure DEST_PATH_GDA0003837408670000069
的表达式如下：
Figure DEST_PATH_GDA00038374086700000610
在本实用新型中，设PFC变换器(1)的第一组和第二组输出功率分别为PVo1和PVo2，PVo1+PVo2＝PD。PFC变换器(1)的第一组和第二组输出电压的直流分量和交流分量分别为
Figure DEST_PATH_GDA00038374086700000611
和
Figure DEST_PATH_GDA00038374086700000612
则有：
Figure DEST_PATH_GDA00038374086700000613
Figure DEST_PATH_GDA00038374086700000614
由式(E-7)和式(E-9)和可见，PFC变换器输出电压的交流分量(即纹波)之角频率为交流电源角频率的2倍，所以称为二次谐波。增大滤波电容可以减小二次谐波，但不能完全消除。若要完全消除二次谐波，则需采用另外的技术手段。
2.2 DC-DC变换器(2)的输入电压
非隔离的DC-DC变换器有六种基本拓扑，分别是Buck、Boost、Buck-Boost、Sepic、Cuk、 Zeta。其中Buck为降压变换，Boost为升压变换，Buck-Boost为升-降压变换，Sepic、Cuk、 Zeta也是升-降压变换，所用器件比Buck-Boost较多，但是输入输出特性有所改善。当非隔离DC-DC变换器工作于电流连续模式时，其电压传递函数如下：
Figure DEST_PATH_GDA0003837408670000071
式(E-10)中，D为开关管的导通占空比，即PWM控制的占空比；Vin与Vout分别为非隔离DC-DC变换器的输入电压与输出电压。
所述实用新型中的DC-DC变换器(2)可以采用上述的六种基本拓扑之一。不失一般性，下面参照图1和图3、图5，以DC-DC变换器(2)采用Buck拓扑、与PFC变换器(1)第一组输出为上串联连接为例，进行详细分析。
设DC-DC变换器(2)与PFC变换器(1)第一组输出上串联连接时，串联电压(即为等效负载Ro供电的输出电压)记作Vo，Vo＝Vo3+Vo1。将DC-DC变换器(2)的输出电压Vo3分解成直流分量
Figure DEST_PATH_GDA0003837408670000072
和交流分量
Figure DEST_PATH_GDA0003837408670000073
则有：
Figure DEST_PATH_GDA0003837408670000074
由式(E-11)可见，若要完全去除串联输出电压Vo中的纹波(即二次谐波)，只需满足
Figure DEST_PATH_GDA0003837408670000075
即令DC-DC变换器(2)的输出Vo3之纹波与PFC变换器(1)的第一组输出Vo1 之纹波，两者幅值相等相位相反。这就是DC-DC变换器(2)的控制目标。
此例中，DC-DC变换器(2)的输出Vo3由输出极S与正极P形成，DC-DC变换器(2)的输入为Vo2。根据式(E-10)，DC-DC变换器(2)在电流连续模式下的电压传递函数为：
Figure DEST_PATH_GDA0003837408670000076
式(E-12)中，Dt为开关管Q2的导通占空比，其随时间而变化。忽略死区时间，开关管Q1(或二极管D1)的导通占空比为(1-Dt)。则串联输出电压Vo为：
Vo＝Vo1+Vo2·Dt(E-13)
可见，若要完全消除Vo中的二次谐波，只需反馈控制Dt以满足式(E-13)即可。
因为0≤Dt≤1，所以DC-DC变换器(2)正常运行的一个必要条件是：
Vo1≤Vo≤(Vo1+Vo2)(E-14)
不失一般性，可以设定：
Figure DEST_PATH_GDA0003837408670000081
n称作余量系数，考虑10～30％的余量，一般可取n＝1.1～1.3。由式(E-15)可推导出直流分量
Figure DEST_PATH_GDA0003837408670000082
的值：
Figure DEST_PATH_GDA0003837408670000083
由式(E-16)可见，DC-DC变换器(2)输入电压Vo2的选定只与
Figure DEST_PATH_GDA0003837408670000084
和n相关，给定参数
Figure DEST_PATH_GDA0003837408670000085
即可确定Vo2。选取PFC变换器(1)的第二组输出Vo2尽量小于第一组输出Vo1，即可显著降低DC-DC变换器(2)的工作电压。因此，DC-DC变换器(2)可以采用低导通电阻的低压功率器件，从而提高效率降低成本。
2.3功率分配与整机效率分析
由于DC-DC变换器(2)的输出电压Vo3与PFC变换器(1)的第一组输出Vo1串联后为负载供电，则Vo3与Vo1输出的电流相等并且等于负载电流Io，即有：
PVo3/Vo3＝PVo1/Vo1＝Io (E-17)
设定功率比kv，它是DC-DC变换器(2)与PFC变换器(1)第一组输出的功率比值。一般取kv＜(1～0.5)。
Figure DEST_PATH_GDA0003837408670000086
因此，DC-DC变换器(2)与PFC变换器(1)的输出功率关系为：
Figure DEST_PATH_GDA0003837408670000087
Figure DEST_PATH_GDA0003837408670000091
其中，Pa为交流电源功率，ηe为整机效率，η为PFC变换器(1)的效率，η2为DC-DC 变换器(2)的效率。一般情况下，η2＝0.92～0.96。
传统的两级变换拓扑，PFC变换的输出功率全部经过后级DC-DC变换再输出，其整机效率为(η·η2)。由式(E-20)可见，本实用新型的整机效率ηe高于传统的两级变换拓扑；并且kv越小η2的影响越小。因此，应尽量减小kv以提高整机效率。
2.4滤波电容的容量选择
下面继续参照图1和图3、图5，以DC-DC变换器(2)采用Buck拓扑、与PFC变换器(1)为上串联连接为例，对滤波电容C1、C2、C3的容量选择进行详细说明。
根据2.2节中式(E-11)的结论，控制
Figure DEST_PATH_GDA0003837408670000092
即可完全去除串联输出电压Vo中的纹波(即二次谐波)；此时，负载电流Io为直流。设DC-DC变换器(2)的输出电流记作Io3，PFC变换器(1)的第一组输出电流记作Io1，则有Io3＝Io1＝Io。
根据式(E-9)和式(E-19)得出：
Figure DEST_PATH_GDA0003837408670000093
又因为，
Figure DEST_PATH_GDA0003837408670000094
则由式(E-21)推导出：
Figure DEST_PATH_GDA0003837408670000095
Figure DEST_PATH_GDA0003837408670000096
一般情况下，可选取：
Figure DEST_PATH_GDA0003837408670000097
则滤波电容C2与C1的关系简化为：
Figure DEST_PATH_GDA0003837408670000101
综合式(E-25)、式(E-22)和式(E-16)即可设计C1和C2的电容量。至于滤波电容C3的容量，一般选择C3＝(0.2～1)·C1即可。
至此，以DC-DC变换器(2)采用Buck拓扑、与PFC变换器(1)第一组输出上串联为实施例，对本实用新型详细分析完毕。DC-DC变换器(2)采用其它拓扑以及与PFC变换器(1)第一组输出下串联等实施例，其工作原理与上述类似，不再详述。
以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是在本实用新型的发明构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的技术领域，均包括在本实用新型的专利保护范围内。

Claims (10)

1.一种PFC变换器后级叠加去纹波电路，包括PFC变换器(1)、DC-DC变换器(2)和滤波电容C1、C2、C3；滤波电容C3用于DC-DC变换器(2)输出滤波，滤波电容C1、C2用于PFC变换器(1)输出滤波；PFC变换器(1)采用隔离的反激或正激或桥式拓扑，或者采用非隔离的Boost或Buck或升-降压拓扑；其特征是：
所述DC-DC变换器(2)采用非隔离的Buck或Boost或升-降压拓扑；DC-DC变换器(2)具有正极P、负极N和输出极S，其输入电压由正极P和负极N接入，其输出电压由输出极S与负极N或者正极P之间形成、记作Vo3；
所述PFC变换器(1)包括相互独立的两组输出，第一组输出电压高、记作Vo1，第二组输出电压低、记作Vo2；PFC变换器(1)的第二组输出Vo2作为DC-DC变换器(2)的输入电压，PFC变换器(1)的第一组输出Vo1与DC-DC变换器(2)的输出Vo3相串联，该串联电压给负载供电；具体的串联方式有两种，分别称作上串联和下串联。
2.根据权利要求1所述的一种PFC变换器后级叠加去纹波电路，其特征在于：上串联方式为：DC-DC变换器(2)的输出Vo3负极连接PFC变换器(1)的第一组输出Vo1正极，由Vo3正极和Vo1负极连接负载；同时，DC-DC变换器(2)的输出Vo3由输出极S与正极P形成，即DC-DC变换器(2)的输入与输出共正极连接，正极P作为Vo3的正极、输出极S作为Vo3的负极。
3.根据权利要求1所述的一种PFC变换器后级叠加去纹波电路，其特征在于：下串联方式为：DC-DC变换器(2)的输出Vo3正极连接PFC变换器(1)的第一组输出Vo1负极，由Vo3负极和Vo1正极连接负载；同时，DC-DC变换器(2)的输出Vo3由输出极S与负极N形成，即DC-DC变换器(2)的输入与输出共负极连接，输出极S作为Vo3的正极、负极N作为Vo3的负极。
4.根据权利要求1所述的一种PFC变换器后级叠加去纹波电路，其特征在于：DC-DC变换器(2)采用的同步Buck拓扑，其输出Vo3由输出极S与负极N或者正极P之间形成；该拓扑包括两个开关管Q1、Q2和滤波电感L1，开关管Q1的源极和Q2的漏极连接滤波电感L1一端，滤波电感L1另一端连接输出极S，开关管Q1的漏极连接正极P，开关管Q2的源极连接负极N；该拓扑适用于所述的上串联和下串联。
5.根据权利要求1所述的一种PFC变换器后级叠加去纹波电路，其特征在于：DC-DC变换器(2)采用非同步Buck共负极连接拓扑，其输出Vo3由输出极S与负极N形成；该拓扑包括开关管Q1、二极管D2和滤波电感L1，开关管Q1源极和二极管D2阴极连接滤波电感L1一端，滤波电感L1另一端连接输出极S，开关管Q1漏极连接正极P，二极管D2阳极连接负极N；该拓扑只适用于所述的下串联方式。
6.根据权利要求1所述的一种PFC变换器后级叠加去纹波电路，其特征在于：DC-DC变换器(2)采用非同步Buck共正极连接拓扑，其输出Vo3由输出极S与正极P形成；该拓扑包括开关管Q2、二极管D1和滤波电感L1，二极管D1阳极和开关管Q2漏极连接滤波电感L1一端，滤波电感L1另一端连接输出极S，二极管D1阴极连接正极P，开关管Q2源极连接负极N；该拓扑只适用于所述的上串联方式。
7.根据权利要求1所述的一种PFC变换器后级叠加去纹波电路，其特征在于：DC-DC变换器(2)采用的同步Boost共负极连接拓扑，其输出Vo3由输出极S与负极N形成；该拓扑包括两个开关管Q1、Q2和滤波电感L2，开关管Q1的源极和Q2的漏极连接滤波电感L2一端，滤波电感L2另一端连接正极P，开关管Q2的源极连接负极N，开关管Q1的漏极连接输出极S；该拓扑适用于所述的下串联方式。
8.根据权利要求1所述的一种PFC变换器后级叠加去纹波电路，其特征在于：DC-DC变换器(2)采用非同步Boost共负极连接拓扑，其输出Vo3由输出极S与负极N形成；该拓扑包括开关管Q2、二极管D1和滤波电感L2，二极管D1阳极和开关管Q2漏极连接滤波电感L2一端，滤波电感L2另一端连接正极P，开关管Q2源极连接负极N，二极管D1阴极连接输出极S；该拓扑适用于所述的下串联方式。
9.根据权利要求1所述的一种PFC变换器后级叠加去纹波电路，其特征在于：DC-DC变换器(2)采用的同步Boost共正极连接拓扑，其输出Vo3由输出极S与正极P形成；该拓扑包括两个开关管Q1、Q2和滤波电感L2，开关管Q1的源极和Q2的漏极连接滤波电感L2一端，滤波电感L2另一端连接负极N，开关管Q1的漏极连接正极P，开关管Q2的源极连接输出极S；该拓扑适用于所述的上串联方式。
10.根据权利要求1所述的一种PFC变换器后级叠加去纹波电路，其特征在于：DC-DC变换器(2)采用非同步Boost共正极连接拓扑，其输出Vo3由输出极S与正极P形成；该拓扑包括开关管Q1、二极管D2和滤波电感L2，开关管Q1源极和二极管D2阴极连接滤波电感L2一端，滤波电感L2另一端连接负极N，开关管Q1漏极连接正极P，二极管D2阳极连接输出极S；该拓扑适用于所述的上串联方式。
CN202220771973.5U 2022-04-03 2022-04-03 一种pfc变换器后级叠加去纹波电路 Active CN217643156U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202220771973.5U CN217643156U (zh) 2022-04-03 2022-04-03 一种pfc变换器后级叠加去纹波电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202220771973.5U CN217643156U (zh) 2022-04-03 2022-04-03 一种pfc变换器后级叠加去纹波电路

Publications (1)

Publication Number Publication Date
CN217643156U true CN217643156U (zh) 2022-10-21

Family

ID=83646933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202220771973.5U Active CN217643156U (zh) 2022-04-03 2022-04-03 一种pfc变换器后级叠加去纹波电路

Country Status (1)

Country Link
CN (1) CN217643156U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116404864A (zh) * 2023-06-07 2023-07-07 西南交通大学 一种功率解耦升降压共地功率因数校正方法及拓扑结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116404864A (zh) * 2023-06-07 2023-07-07 西南交通大学 一种功率解耦升降压共地功率因数校正方法及拓扑结构
CN116404864B (zh) * 2023-06-07 2023-08-08 西南交通大学 一种功率解耦升降压共地功率因数校正方法及拓扑结构

Similar Documents

Publication Publication Date Title
Pan et al. A novel transformer-less adaptable voltage quadrupler DC converter with low switch voltage stress
TWI501522B (zh) 三相升降壓功率因數校正轉換器
Lai et al. A single-stage AC/DC converter based on zero voltage switching LLC resonant topology
CN110649829B (zh) 基于非对称四端口的单相三电平功率因数校正整流器
CN115065230B (zh) 一种三相无桥sepic型pfc变换器
CN217643156U (zh) 一种pfc变换器后级叠加去纹波电路
Reddy et al. The Design of 2S2L-Based Buck-Boost Converter with a Wide Conversion Range
Moschopoulos Quadratic power conversion for industrial applications
CN111884508B (zh) 一种低电压纹波多相高增益双向dc–dc变换器及其控制方法
Lee et al. Parallel operation of trans-Z-source network full-bridge dc-dc converter for wide input voltage range
Kroics Bi-directional two level 6-phase DC-DC converter for energy storage application
Gupta et al. Soft-switching mechanism for a high-gain, interleaved hybrid boost converter
CN116317528B (zh) 单级单相无桥倍压式cuk型pfc变换器
CN109004851B (zh) 一种空间高压高频大功率交错式三电平pfc变换器及方法
CN211981738U (zh) 单级pfc变换器后级纹波消除电路
CN113193768B (zh) 四开关管串联型的背靠背式三电平整流器
CN111464016A (zh) 单级pfc变换器后级有源滤波电路
Naradhipa et al. An Interleaved Single-Stage Bridgeless CCM AC-DC Converter with Wide Output Voltage Range
Hu et al. A ripple-free input current interleaved converter with dual coupled inductors for high step-up applications
Pan et al. A low switch voltage stress interleaved boost converter for power factor correction
Chorishiya et al. A review: Multilevel hybrid ultra-boost converter topologies for pv solar applications
CN116937961A (zh) 一种pfc变换器后级叠加去纹波电路
CN211830574U (zh) 单级pfc变换器后级有源滤波电路
Ahmed et al. Design and Implementation of High Gain SEPIC Converter
CN109842317B (zh) 一种基于Boost和Buck-Boost电路的差分变换器及其应用

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant