CN217506896U - 一种存储装置 - Google Patents

Abstract

本申请提供了一种存储装置，其中，该存储装置包括：电路基板；存储功能电路，包括电子元器件，电子元器件设于电路基板的至少一侧面上；封装胶体，覆盖电子元器件和部分电路基板。本申请提供的存储装置通过封装胶体覆盖设于电路基板上的电子元器件，有效避免了电子元器件受潮、受静电影响以及沾染灰尘的风险，从而有效地提升了电子元器件的性能，并使得存储装置的功能更稳定，且相应的生产成本也较低，生产灵活、生产周期较短。

Description

一种存储装置

技术领域

本申请涉及存储装置的技术领域，具体是涉及一种存储装置。

背景技术

现今，随着存储装置的快速发展，市场上对存储装置性能的要求也越来越高，而其中存储装置的制造工艺极大的影响了存储装置能够达到的性能需求。

其中，现有的存储装置，尤其是固态硬盘的电路模块，一般是将电子元器件直接焊接在固态硬盘的电路基板上。而这种方式的缺点是，电子元器件直接暴露在空气中，使得电子元器件极容易受潮、受静电影响和沾染灰尘，从而影响到电子元器件的性能，并造成存储装置的功能不稳定。

且采用这种方式，需要首先将控制集成电路晶圆以及存储集成电路晶圆分别封装成控制芯片和存储芯片，再将封装好的控制芯片和存储芯片焊接在电路基板上，以致相应的生产周期也较长，且实现成本高。

实用新型内容

本申请提供了一种存储装置，以解决现有的存储装置中的电子元器件直接暴露在空气中，使得电子元器件极容易受潮、受静电影响和沾染灰尘，从而影响到电子元器件的性能，并造成存储装置的功能不稳定，且生产成本较高，生产不灵活、周期长的问题。

为解决上述技术问题，本申请提供了一种存储装置，其中，该存储装置包括：电路基板；存储功能电路，包括电子元器件，电子元器件设于电路基板的至少一侧面上；封装胶体，覆盖电子元器件和部分电路基板。

其中，存储装置还包括触片，触片设于电路基板的端部且连接存储功能电路，以形成存储装置的接口。

其中，触片包括多个第一触片和多个第二触片，多个第一触片和多个第二触片分别平行间隔设置于电路基板端部的相对两侧面。

其中，触片包括调试接口触片、电源接口触片以及通信接口触片。

其中，接口为标准B key、M key或B&M key接口。

其中，存储功能电路包括控制电路和存储电路。

其中，电子元器件包括控制芯片，控制芯片包括相互电连接的控制子电路、电源子电路、晶振、复位电路以及保护电路。

其中，电子元器件还包括存储芯片，存储芯片的数量为1-16个。

其中，电子元器件还包括至少两个存储芯片，且至少两个存储芯片设于电路基板的相对两侧面上。

其中，存储装置呈近矩形，存储装置的外形尺寸为22*30mm、22*42mm、22*60mm、22*80mm或22*110mm。

本申请的有益效果是：区别于现有技术，本申请提供的存储装置包括：电路基板、存储功能电路以及封装胶体；其中，存储功能电路进一步包括电子元器件，而电子元器件设于电路基板的至少一侧面上，并被封装胶体覆盖住，从而有效地避免了将电子元器件直接暴露在空气中，以致电子元器件容易受潮、受静电影响，并沾染灰尘，进而有效地提升了电子元器件的性能，并使得存储装置的功能更稳定；且通过封装胶体整体统一覆盖贴片至电路基板上的电子元器件，也避免了单独对每一电子元器件分别进行封装再贴片的复杂工艺过程，从而使得相应的生产成本也较低，且生产灵活、生产周期较短。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请存储装置第一实施方式的主示图；

图2是图1中存储装置的侧示图；

图3是图1中存储装置的背示图；

图4是本申请存储装置第二实施方式的主示图；

图5是图4中存储装置的侧示图；

图6是图4中存储装置的背示图；

图7是本申请存储装置第三实施方式的主示图；

图8是图7中存储装置的侧示图；

图9是图7中存储装置的背示图；

图10是本申请存储装置第四实施方式的主示图；

图11是图10中存储装置的侧示图；

图12是图10中存储装置的背示图。

具体实施方式

下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态下(如附图所示)各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

请参阅图1-图3，其中，图1是本申请存储装置第一实施方式的主示图，图2是图1中存储装置的侧示图，图3是图1中存储装置的背示图。

在本实施方式中，提供一种存储装置10，该存储装置10具体是包括有电子元器件121和电路基板11的电子装置，以能够通过将电子元器件121贴装到电路基板11上，实现相应的存储功能，其中，该电子元器件121具体包括能够实现控制功能的控制电子器件和能够实现存储功能的存储电子器件。当然，在其他实施例中，该存储装置10还可以是集成有电子元器件121，但旨在实现其他功能的电子产品，比如，旨在实现通信功能或图像处理功能的电子产品等，本实施例对此并不加以限制。

具体地，该存储装置10包括：电路基板11、存储功能电路12以及封装胶体13。

其中，存储功能电路12进一步包括电子元器件121，且电子元器件121设于电路基板11的至少一侧面上，以能够通过电路基板11的内、外层导电线路和/或存储功能电路12中的导电线路实现各电子元器件121之间的电连接，并进而与外部器件或外部电子装置实现电连接。

可理解的，该电子元器件121至少包括存储器件，比如，存储电路晶粒或存储芯片，以能够通过将其相应组成的存储功能电路12贴装于电路基板11上，实现存储功能。

在本实施方式中，该电子元器件121具体设于电路基板11的一侧面上，而封装胶体13覆盖在电子元器件121上以及部分电路基板11的一侧面上，并通过封装胶体13和电路基板11将电子元器件121完全封闭于存储装置10的内部，而使其不与外部空气直接接触。

上述方案，通过封装胶体13覆盖电子元器件121和部分电路基板11，有效地避免了将电子元器件121直接暴露在空气中，以致电子元器件121容易受潮、受静电影响，并沾染灰尘，进而有效地提升了电子元器件121的性能，并使得存储装置10的功能更稳定；且通过封装胶体13整体统一覆盖贴片至电路基板11上的电子元器件121，也避免了单独对每一电子元器件121分别进行封装再贴片的复杂工艺过程，从而使得相应的生产成本也较低，且生产灵活、生产周期较短。

进一步地，存储装置10还包括触片141，该触片141设于电路基板11的端部，并电连接于存储功能电路12，且具体是通过电路基板11的内、外层导电线路与存储功能电路12中的每一电子元器件121实现电连接，并通过电路基板11的端部和触片141相应形成为存储装置10的接口14，以能够通过将该接口14插接至外部器件或外部电子装置的相应端口中，而与外部器件或外部电子装置实现电连接。

其中，该触片141对应形成的接口14具体为M.2接口。

可理解的，该M.2接口是一种新的主机接口方案，可以兼容多种通信协议，比如，SATA(Serial Advanced Technology Attachment，串行端口)、PCIe(peripheralcomponent interconnect express，高速串行计算机扩展总线标准)、USB(UniversalSerial Bus，通用串行总线)协议、HSIC(High-Speed Inter-Chip，高速芯片间互连)、UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)、SMBus(SystemManagement Bus，系统管理总线)等。

M.2接口是为超极本量身定做的新一代接口标准，以取代原来的mSATA(mini-SATA，迷你版本串行接口)接口。

在一实施例中，该接口14具体为标准B key接口，且该接口14中具体包括的触片141的数量、空间布局及接口的结构形态皆符合《PCI_Express_M.2_Specification_Rev1.1》标准。

其中，该触片141具体包括多个第一触片(图未示出)和多个第二触片(图未示出)，且多个第一触片平行间隔设置于电路基板11端部的一侧面上，而多个第二触片平行间隔设置于电路基板11端部的相对另一侧面上。

可选地，该触片141包括调试接口触片、电源接口触片以及通信接口触片等任意合理的功能接口触片中的一种或多种，以能够通过电源接口触片从与之实现电连接的外部电子装置处获取电源信号，并通过通信接口触片与该电子设备进行通信，且通过调试接口触片使该电子设备对存储装置10进行调试检测。

可选地，该通信接口触片具体为SATA或PCIe或USB协议或HSIC或UART或SMBus协议信号触片，本申请对此不做限定。

在一实施例中，存储功能电路12包括控制电路和存储电路，以能够通过该存储电路对应实现存储功能，并通过控制电路实现相应的程序控制。

进一步地，存储功能电路12还包括电源电路、晶振、复位电路以及保护电路等任意合理的功能电路中的一种或多种，以使存储装置10能够对应实现获取电源、稳定电源信号频率、对电源信号进行过流保护等任意合理的功能中的一种或多种，本申请对此不做限定。

可理解的，上述每一电路均是由相应的电子元器件121及其对应的导电线路组成，且能够根据预先的设计，合理地贴装于电路基板11上的设定位置处，以进而由封装胶体13统一进行覆盖、封装，从而避免了单独对每一电子元器件121分别进行封装后，再贴片，也便使得相应的生产成本得以降低，且生产灵活、生产周期较短。

在一实施例中，电子元器件121具体包括有控制芯片，且该控制芯片包括相互电连接的控制子电路、电源子电路、晶振、复位电路以及保护电路。

进一步地，存储功能电路12还包括有一个或多个存储电路。

可理解的，该控制子电路、电源子电路、晶振、复位电路以及保护电路具体是被封装为相应的控制芯片后，设于电路基板11的一侧面，并再次与相应的一个或多个存储电路统一由封装胶体13覆盖、封装。

在一实施例中，电子元器件121包括有存储芯片，且该存储芯片具体可以是单层存储芯片，也可以是多层阵列叠加存储芯片等任一合理的芯片中的一种，而该存储芯片的数量为1-16个。

进一步地，存储功能电路12还包括有相互电连接的控制子电路、电源子电路、晶振、复位电路以及保护电路。

可理解的，该存储芯片具体为存储集成电路晶粒，也即，各存储功能器件已被封装为相应的存储芯片后，设于电路基板11的一侧面，并再次与相应的控制子电路、电源子电路、晶振、复位电路以及保护电路统一由封装胶体13覆盖、封装。

可选地，存储功能电路12分别设于电路基板11的相对两侧面的部分所占用的面积不同，相应地，分别覆盖在电路基板11的相对两侧面的封装胶体13所对应的面积也不同，以能够减少封装胶体13的用量。而在其他实施例中，分别覆盖在电路基板11的相对两侧面的封装胶体13所对应的面积也可以相同，以保证更对称的外观，本申请对此不做限定。

可选地，该存储装置10呈近矩形，且存储装置10的外形尺寸为22*30mm、22*42mm、22*60mm、22*80mm或22*110mm，以能够在满足相应的存储功能的前提下，尽量实现更小的结构尺寸。

请继续结合参阅图4-图6，其中，图4是本申请存储装置第二实施方式的主示图，图5是图4中存储装置的侧示图，图6是图4中存储装置的背示图。本实施方式中的存储装置与图1中本申请提供的存储装置第一实施方式的区别在于，该存储装置20的接口24具体为标准M key接口。

而其中的电路基板21、存储功能电路22、电子元器件221、封装胶体23、触片241分别同于电路基板11、存储功能电路12、电子元器件121、封装胶体13、触片141，具体请参阅图1-图3及相关文字内容，在此不再赘述。

而在其他实施例中，该接口24还可以是标准B&M key接口(图未示出)，本申请对此不做限定。

请参阅图7-图9，其中，图7是本申请存储装置第三实施方式的主示图，图8是图7中存储装置的侧示图，图9是图7中存储装置的背示图。本实施方式中的存储装置与图1中本申请提供的存储装置第一实施方式的区别在于，存储装置30中的电子元器件321具体是设置于电路基板31的相对两侧面上。

相应地，封装胶体33和存储功能电路32也对应形成于电路基板31的相对两侧面，且通过电路板通孔的方式使封装胶体33由其中一侧流动至另一侧，以覆盖所有电子元器件321和部分电路基板31，并填充通孔，进而实现两面封装。而分布于电路基板31的相对两侧面上的至少两个电子元器件321具体是通过电路基板31的内、外层导电线路以及存储功能电路32中的导电线路实现电连接。

在一实施例中，电子元器件321包括有存储芯片，该存储芯片的数量为至少两个，且至少两个存储芯片设于电路基板31的相对两侧面上。而存储功能电路32还包括相互电连接的控制子电路、电源子电路、晶振、复位电路以及保护电路。

其中，接口34和触片341分别同于接口14和触片141，具体请参阅图1-图3及相关技术内容，在此不再赘述。

请继续结合参阅图10-图12，其中，图10是本申请存储装置第四实施方式的主示图，图11是图10中存储装置的侧示图，图12是图10中存储装置的背示图。本实施方式中的存储装置与图7中本申请提供的存储装置第三实施方式的区别在于，该存储装置40的接口44具体为标准M key接口。

而其中的电路基板41、存储功能电路42、电子元器件421、封装胶体43、触片441分别同于电路基板31、存储功能电路32、电子元器件321、封装胶体33、触片341，具体请参阅图7-图9及相关文字内容，在此不再赘述。

而在其他实施例中，该接口44还可以是标准B&M key接口(图未示出)，本申请对此不做限定。

本申请的有益效果是：区别于现有技术，本申请提供的存储装置包括：电路基板、存储功能电路以及封装胶体；其中，存储功能电路进一步包括电子元器件，而电子元器件设于电路基板的至少一侧面上，并被封装胶体覆盖住，从而有效地避免了将电子元器件直接暴露在空气中，以致电子元器件容易受潮、受静电影响，并沾染灰尘，进而有效地提升了电子元器件的性能，并使得存储装置的功能更稳定；且通过封装胶体整体统一覆盖贴片至电路基板上的电子元器件，也避免了单独对每一电子元器件分别进行封装再贴片的复杂工艺过程，从而使得相应的生产成本也较低，且生产灵活、生产周期较短。

以上所述仅为本申请的部分实施例，并非因此限制本申请的保护范围，凡是利用本申请说明书及附图内容所作的等效装置或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (8)

1.一种存储装置，其特征在于，所述存储装置包括：

电路基板；

存储功能电路，包括电子元器件，所述电子元器件设于所述电路基板的相对两侧面上；

封装胶体，覆盖所述电子元器件和部分所述电路基板；其中，分别覆盖在所述电路基板相对两侧面的所述封装胶体所对应的面积不同；

触片，所述触片设于所述电路基板的端部且连接所述存储功能电路，以形成所述存储装置的接口，其中，所述接口为标准B key、M key或B&M key接口。

2.根据权利要求1所述的存储装置，其特征在于，

所述触片包括多个第一触片和多个第二触片，多个所述第一触片和多个所述第二触片分别平行间隔设置于所述电路基板端部的相对两侧面。

3.根据权利要求1所述的存储装置，其特征在于，

所述触片包括调试接口触片、电源接口触片以及通信接口触片。

4.根据权利要求1所述的存储装置，其特征在于，

所述存储功能电路包括控制电路和存储电路。

5.根据权利要求1所述的存储装置，其特征在于，

所述电子元器件包括控制芯片，所述控制芯片包括相互电连接的控制子电路、电源子电路、晶振、复位电路以及保护电路。

6.根据权利要求1所述的存储装置，其特征在于，

所述电子元器件还包括存储芯片，所述存储芯片的数量为1-16个。

7.根据权利要求1所述的存储装置，其特征在于，

所述电子元器件还包括至少两个存储芯片，且至少两个所述存储芯片设于所述电路基板的相对两侧面上。

8.根据权利要求1-7中任一项所述的存储装置，其特征在于，

所述存储装置呈近矩形，所述存储装置的外形尺寸为22*30mm、22*42mm、22*60mm、22*80mm或22*110mm。

Images