CN217486495U - 一种mipi信号的隔离结构及mipi信号隔离装置 - Google Patents

Abstract

本实用新型提供一种MIPI信号的隔离结构及MIPI信号隔离装置,MIPI信号的隔离结构包括第一信号转换芯片、第一隔离芯片、第二隔离芯片和第二信号转换芯片，第一隔离芯片包括耦合连接的第一接收端和第一发出端，第二隔离芯片包括耦合连接的第二接收端和第二发出端，第一信号转换芯片将MIPI信号转化为高速率工作模式信号和低速率工作模式信号,并分别输出至第一接收端和第二接收端，第一发出端和第二发出端分别将高速率工作模式信号和低速率工作模式信号输出至第二信号转换芯片,第二信号转换芯片将其转化为MIPI信号,以通过专门的硬件结构来实现MIPI信号隔离，从而解决MIPI传感器在人体应用设备的应用中存在的安全隐患，降低实现成本。

Description

一种MIPI信号的隔离结构及MIPI信号隔离装置

技术领域

本实用新型涉及电子电路技术领域，尤其涉及一种MIPI信号的隔离结构及MIPI信号隔离装置。

背景技术

目前，通常采用软件的方式或者软件加硬件结合的方式来进行MIPI(MobileIndustry Processor Interface，移动行业处理器接口)信号隔离，并没有专门的硬件结构或者专门用于MIPI信号隔离的隔离芯片来进行MIPI信号隔离，这就使得MIPI传感器在人体应用设备(例如电子内窥镜)的应用中存在安全隐患。

实用新型内容

本实用新型的目的在于，提供一种MIPI信号的隔离结构及MIPI信号隔离装置，可以通过专门的硬件结构来实现MIPI信号隔离，从而解决MIPI传感器在人体应用设备的应用中存在的安全隐患。

为了解决上述问题，本实用新型提供一种MIPI信号的隔离结构，包括第一信号转换芯片、第一隔离芯片、第二隔离芯片和第二信号转换芯片，

所述第一隔离芯片包括耦合连接的第一接收端和第一发出端，所述第二隔离芯片包括耦合连接的第二接收端和第二发出端，所述第一信号转换芯片分别与所述第一接收端和第二接收端电连接，所述第一发出端和第二发出端均与所述第二信号转换芯片电连接；

所述第一信号转换芯片输入MIPI信号，将所述MIPI信号转化为高速率工作模式信号和低速率工作模式信号，并将所述高速率工作模式信号输出至所述第一接收端，还将所述低速率工作模式信号输出至所述第二接收端，所述第一接收端将所述高速率工作模式信号传输给所述第一发出端，所述第一发出端将所述高速率工作模式信号输出至所述第二信号转换芯片，所述第二接收端将所述低速率工作模式信号传输给所述第二发出端，所述第二发出端将所述低速率工作模式信号输出至所述第二信号转换芯片，所述第二信号转换芯片将所述高速率工作模式信号和所述低速率工作模式信号转化为所述MIPI信号，并将所述MIPI信号输出。

可选的，所述MIPI信号包括DP/DN信号对和CP/CN信号对。

进一步的，所述第一信号转换芯片输入所述DP/DN信号对和CP/CN信号对，并将所述DP/DN信号对转化为HS DP/DN信号对和LP DP/DN信号对，还将所述CP/CN信号对转化为HSCP/CN信号对和LP CP/CN信号对，最后将所述HS DP/DN信号对和HS CP/CN信号对输出至所述第一接收端，将所述LP DP/DN信号对和LP CP/CN信号对输出至所述第二接收端。

进一步的，所述LP DP/DN信号对和LP CP/CN信号对的传输速率最高为20Mbps，使得所述LP DP/DN信号对和LP CP/CN信号对均为低速率的CMOS信号；以及

所述HS DP/DN信号对和HS CP/CN信号对传输速率大于所述LP DP/DN信号对和LPCP/CN信号对的传输速率，且最高为2.5Gbps，使得所述HS DP/DN信号对和HS CP/CN信号对均为LVDS信号。

进一步的，所述第一接收端将所述HS DP/DN信号对和HS CP/CN信号对传输给所述第一发出端，所述第一发出端将所述HS DP/DN信号对和HS CP/CN信号对输出至所述第二信号转换芯片，所述第二接收端将所述LP DP/DN信号对和LP CP/CN信号对传输给所述第二发出端，所述第二发出端将所述LP DP/DN信号对和LP CP/CN信号对输出至所述第二信号转换芯片。

进一步的，所述第二信号转换芯片将所述LP DP/DN信号对和HS DP/DN信号对转换为DP/DN信号对，还将所述LP CP/CN信号对和HS CP/CN信号对转换为CP/CN信号对，并将所述DP/DN信号对和CP/CN信号对输出。

可选的，所述第一隔离芯片和第二隔离芯片分别为光耦隔离芯片或磁耦隔离芯片。

另一方面，本实用新型还提供一种MIPI信号隔离装置，包括所述的MIPI信号的隔离结构，还包括MIPI传感器和CPU，所述MIPI传感器与所述MIPI信号的隔离结构的所述第一信号转换芯片电连接，所述CPU与所述MIPI信号的隔离结构的所述第二信号转换芯片电连接；

所述MIPI传感器将所述MIPI信号输出至所述第一信号转换芯片，所述第二信号转换芯片将所述MIPI信号输出至所述CPU。

可选的，还包括第三隔离芯片，所述第三隔离芯片包括耦合连接的第一收发端和第二收发端，所述第一收发端与所述MIPI传感器电连接，所述第二收发端与所述CPU电连接；

所述MIPI传感器向所述第一收发端输出第一个I2C信号，所述第一收发端将第一个所述I2C信号传输给所述第二收发端，所述第二收发端向所述CPU输出第一个所述I2C信号；同时，所述CPU向所述第二收发端输出第二个所述I2C信号，所述第二收发端将第二个所述I2C信号传输给所述第一收发端，所述第一收发端向所述MIPI传感器输出第二个所述I2C信号。

可选的，还包括第四隔离芯片，所述第四隔离芯片包括耦合连接的第三接收端和第三发出端，所述第三接收端与所述CPU电连接，所述第三发出端与所述MIPI传感器电连接；

所述CPU向所述第三接收端输出CCLK、RESET和PWDN信号，所述第三接收端将所述CCLK、RESET和PWDN信号都传输给所述第三发出端，所述第三发出端向所述MIPI传感器输出CCLK、RESET和PWDN信号。

与现有技术相比，本实用新型具有以下有益效果：

本实用新型提供一种MIPI信号的隔离结构及MIPI信号隔离装置，MIPI信号的隔离结构包括第一信号转换芯片、第一隔离芯片、第二隔离芯片和第二信号转换芯片，所述第一隔离芯片包括耦合连接的第一接收端和第一发出端，第二隔离芯片包括耦合连接的第二接收端和第二发出端，所述第一信号转换芯片分别与所述第一接收端和第二接收端电连接，所述第一发出端和第二发出端均与所述第二信号转换芯片电连接；所述第一信号转换芯片输入MIPI信号，将所述MIPI信号转化为高速率工作模式信号和低速率工作模式信号，并将所述高速率工作模式信号输出至所述第一接收端，还将所述低速率工作模式信号输出至所述第二接收端，所述第一接收端将所述高速率工作模式信号传输给所述第一发出端，所述第一发出端将所述高速率工作模式信号输出至所述第二信号转换芯片，所述第二接收端将所述低速率工作模式信号传输给所述第二发出端，所述第二发出端将所述低速率工作模式信号输出至所述第二信号转换芯片，所述第二信号转换芯片将所述高速率工作模式信号和低速率工作模式信号转化为MIPI信号，并将所述MIPI信号输出，以通过专门的硬件结构来实现MIPI信号隔离，从而解决MIPI传感器在人体应用设备的应用中存在的安全隐患，同时降低了实现成本。

附图说明

图1为本实用新型一实施例提供的一种MIPI信号的隔离结构的结构示意图；

图2a-2c为本实用新型一实施例提供的第一信号转换芯片的输入输出信号的波形图；

图3为本实用新型一实施例提供的一种MIPI信号隔离装置的结构示意图。

附图标记说明：

10-第一信号转换芯片；21-第一隔离芯片；211-第一接收端；212-第一发出端；22-第二隔离芯片；221-第二接收端；222-第二发出端；23-第三隔离芯片；231-第一收发端；232-第二收发端；24-第四隔离芯片；241-第三接收端；242-第三发出端；30-第二信号转换芯片；41-MIPI传感器；42-CPU。

具体实施方式

以下将对本实用新型的一种MIPI信号的隔离结构及MIPI信号隔离装置作进一步的详细描述。下面将参照附图对本实用新型进行更详细描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本实用新型由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间，但是对于本领域技术人员来说仅仅是常规工作。

为使本实用新型的目的、特征更明显易懂，下面结合附图对本实用新型的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

图1为本实施例提供的一种MIPI信号的隔离结构的结构示意图。如图1所示，本实施例提供一种MIPI信号的隔离结构，包括第一信号转换芯片10、第一隔离芯片21、第二隔离芯片22和第二信号转换芯片30，其中，所述第一隔离芯片21包括第一接收端211和第一发出端212，所述第二隔离芯片22包括第二接收端221和第二发出端222，所述第一接收端211和第一发出端212耦合连接，所述第二接收端221和第二发出端222耦合连接，所述第一信号转换芯片10分别与所述第一接收端211和第二接收端221电连接，所述第一发出端212和第二发出端222均与第二信号转换芯片30电连接。

所述第一信号转换芯片10输入MIPI信号，将所述MIPI信号转化为高速率工作模式信号和低速率工作模式信号，并将所述高速率工作模式信号输出至第一隔离芯片21的第一接收端211，还将所述低速率工作模式信号输出至第二隔离芯片22的第二接收端221，经过所述第一接收端211和第一发出端212的耦合连接，所述第一发出端212将所述高速率工作模式信号输出至所述第二信号转换芯片30，以实现了高速率工作模式信号的隔离；经过所述第二接收端221和第二发出端222的耦合连接，所述第二发出端222将所述低速率工作模式信号输出至所述第二信号转换芯片30，以实现低速率工作模式信号的隔离。所述第二信号转换芯片30将所述高速率工作模式信号和低速率工作模式信号转化为MIPI信号，并将所述MIPI信号输出。

所述MIPI信号包括两个信号对，分别为DP(Data Positive，数据正信号)/DN(DataNegative，数据负信号)信号对以及CP(Clock Positive，时钟正信号)/CN(ClockNegative，时钟负信号)信号对，所述第一信号转换芯片10输入所述DP/DN信号对和CP/CN信号对，将所述DP/DN信号对转化为HS(High Speed，高速率)DP/DN信号对和LP(Low Power，低速率)DP/DN信号对，还将所述CP/CN信号对转化为HS(High Speed，高速率)CP/CN信号对和LP(Low Power，低速率)CP/CN信号对。

其中，所述LP DP/DN信号对和LP CP/CN信号对的传输速率最高为20Mbps，使得LPDP/DN信号对和LP CP/CN信号对均为标准的低速率的CMOS信号；所述HS DP/DN信号对和HSCP/CN信号对传输速率大于所述LP DP/DN信号对和LP CP/CN信号对的传输速率，且最高为2.5Gbps，使得所述HS DP/DN信号对和HS CP/CN信号对均为标准的LVDS(Low-VoltageDifferential Signaling，低电压差分信号)信号。

图2a为本实施例提供的第一信号转换芯片的输入信号的波形图。如图2a所示，所述MIPI信号包括多个高速率波形区域和多个低速率波形区域，以图2a为例，所述MIPI信号包括三个波形区域，分别为第一段I、第二段II和第三段III，其中，所述第一段I和第三段III为MIPI信号的低速率工作模式信号对应的波形区域，第二段II为MIPI信号的高速率工作模式信号对应的波形区域。

图2b为本实施例提供的第一信号转换芯片输出低速率工作模式信号对应的波形图。如图2b所示，所述第一信号转换芯片10将所述MIPI信号中的低速率工作模式信号对应的波形区域转化为标准的低速率的CMOS信号，并将其以LP DP/DN信号对和LP CP/CN信号对输出，也就是说，将图2a中的第一段I和第三段III的低速率工作模式信号对应的波形区域转化为标准的低速率的CMOS信号，并将其以LP DP/DN信号对和LP CP/CN信号对输出。

图2c为本实施例提供的第一信号转换芯片输出高速率工作模式信号对应的波形图。如图2c所示，所述第一信号转换芯片10将所述MIPI信号中的高速率工作模式信号对应的波形区域转化为标准的LVDS信号，并将其以HS DP/DN信号对和HS CP/CN信号对输出，也就是说，将图2a中的第二段II的高速率工作模式信号对应的波形区域转化为标准的LVDS信号，并将其以HS DP/DN信号对和HS CP/CN信号对输出。

所述第一隔离芯片21通过第一接收端211和第一发出端212的耦合连接将所述HSDP/DN信号对和HS CP/CN信号对输出至第二信号转换芯片30中，即所述第一接收端将所述HS DP/DN信号对和HS CP/CN信号对传输给所述第一发出端，所述第一发出端将所述HS DP/DN信号对和HS CP/CN信号对输出至所述第二信号转换芯片，实现了HS DP/DN信号对和HSCP/CN信号对的安全传输；所述第二隔离芯片22通过第二接收端221和第二发出端222的耦合连接将所述LP DP/DN信号对和LP CP/CN信号对输出至第二信号转换芯片30中，即所述第二接收端将所述LP DP/DN信号对和LP CP/CN信号对传输给所述第二发出端，所述第二发出端将所述LP DP/DN信号对和LP CP/CN信号对输出至所述第二信号转换芯片，实现了LP DP/DN信号对和LP CP/CN信号对的安全传输。

其中，所述第一隔离芯片21和第二隔离芯片22例如分别为光耦隔离芯片或磁耦隔离芯片，即所述第一接收端211和第一发出端212通过光耦合连接或磁耦合连接，所述第二接收端221和第二发出端222通过光耦合连接或磁耦合连接。在本实施例中，所述第一隔离芯片21和第二隔离芯片22均为磁耦隔离芯片。所述第一隔离芯片21和第二隔离芯片22实现了MIPI信号的安全传输，以通过专门的硬件结构来实现MIPI信号隔离，从而降低MIPI传感器41在人体应用设备中应用中的风险，同时还降低了实现成本。

所述第二信号转换芯片30输入LP DP/DN信号对、LP CP/CN信号对、HS DP/DN信号对和HS CP/CN信号对，并将LP DP/DN信号对和HS DP/DN信号对转换为DP/DN信号对，还将LPCP/CN信号对和HS CP/CN信号对转换为CP/CN信号对，即将LP DP/DN信号对、LP CP/CN信号对、HS DP/DN信号对和HS CP/CN信号对转换为MIPI信号，最后将其输出。如图2b和图2c所示，所述第二信号转换芯片30输入信号包括仅具有LP DP/DN信号对和LP CP/CN信号对的低速率工作模式信号对应的波形(如图2b所示)以及仅具有HS DP/DN信号对和HS CP/CN信号对的高速率工作模式信号对应的波形(如图2c所示)，所述第二信号转换芯片30将低速率波形和高速率波形转换为同时包括低速率工作模式信号对应的波形区域和高速率工作模式信号对应的波形区域的CP/CN信号对和DP/DN信号对(如图2a所示)，也就是MIPI信号，并将其输出。

图3为本实施例提供的一种MIPI信号隔离装置的结构示意图。如图3所示，本实施例还提供一种MIPI信号隔离装置，包括MIPI传感器41、MIPI信号的隔离结构和CPU 42，所述MIPI传感器41与所述MIPI信号的隔离结构的第一信号转换芯片10电连接，所述CPU42与所述MIPI信号的隔离结构的第二信号转换芯片30电连接。

所述MIPI传感器41输出MIPI信号，并将所述MIPI信号输出至MIPI信号的隔离结构，所述MIPI信号的隔离结构先经第一信号转换芯片10将所述MIPI信号转化为高速率工作模式信号和低速率工作模式信号，并将所述高速率工作模式信号输出至第一隔离芯片21的第一接收端211，还将所述低速率工作模式信号输出至第二隔离芯片22的第二接收端221，经过所述第一接收端211和第一发出端212的耦合连接，所述第一发出端212将所述高速率工作模式信号输出至所述第二信号转换芯片30，经过所述第二接收端221和第二发出端222的耦合连接，所述第二发出端222将所述低速率工作模式信号输出至所述第二信号转换芯片30，再经过所述第二信号转换芯片30将所述高速率工作模式信号和低速率工作模式信号转化为MIPI信号，并将所述MIPI信号输出至CPU 42。

由于所述MIPI信号可以包括两个信号对，分别为DP/DN信号对和CP/CN信号对，使得所述MIPI传感器41输出MIPI信号，并将所述MIPI信号输出至MIPI信号的隔离结构，所述MIPI信号的隔离结构先经第一信号转换芯片10先经第一信号转换芯片10将DP/DN信号对转化为HS DP/DN信号对和LP DP/DN信号对，将CP/CN信号对转化为HS CP/CN信号对和LP CP/CN信号对，再通过LVDS隔离芯片(即第一隔离芯片21)实现HS CP/CN信号对和HS DP/DN信号对的安全传输，并通过COMS隔离芯片(即第二隔离芯片22)实现LP DP/DN信号对和LP CP/CN信号对的安全传输，再经第二信号转换芯片30将HS DP/DN信号对和LP DP/DN信号对转换为DP/DN信号对，并将HS CP/CN信号对和LP CP/CN信号对转换为CP/CN信号对，所述MIPI信号的隔离结构将所述CP/CN信号对和DP/DN信号对输出至CPU 42，整个过程实现了MIPI信号的安全传输，使得本实施例可以通过专门的硬件结构来实现MIPI信号隔离，从而降低MIPI传感器41在人体应用设备中应用中的风险和MIPI信号隔离的实现成本。

其中，所述MIPI传感器41可以传输数据为1个lane的MIPI信号，即一对DP/DN信号对和一对CP/CN信号对。

所述MIPI信号隔离装置还存在I2C信号、CCLK、RESET、PWDN和POWER等信号的传输。为了实现这些信号的安全传输，所述MIPI信号隔离装置还包括第三隔离芯片23和第四隔离芯片24，所述第三隔离芯片23包括第一收发端231和第二收发端232，所述第四隔离芯片24包括第三接收端241和第三发出端242，所述第一收发端231和第二收发端232耦合连接，所述第三接收端241和第三发出端242耦合连接，所述第一收发端231与所述MIPI传感器41电连接，且所述第二收发端232与CPU 42电连接，所述第三接收端241与所述CPU 42电连接，且所述第三发出端242与MIPI传感器41电连接。

所述MIPI传感器41和CPU 42之间具有双向传输的I2C信号，所述第三隔离芯片23位于所述MIPI传感器41和CPU 42之间，使得所述I2C信号在第一收发端231与MIPI传感器41之间双向传输，同时在第二收发端232与CPU 42之间双向传输。也就是说所述MIPI传感器向所述第一收发端输出第一个I2C信号，所述第一收发端将第一个所述I2C信号传输给所述第二收发端，所述第二收发端向所述CPU输出第一个所述I2C信号；同时，所述CPU向所述第二收发端输出第二个所述I2C信号，所述第二收发端将第二个所述I2C信号传输给所述第一收发端，所述第一收发端向所述MIPI传感器输出第二个所述I2C信号，所述第三隔离芯片23实现了I2C信号的安全传输。

所述MIPI传感器41和CPU 42之间还具有单向传输的CCLK、RESET和PWDN等信号，所述CPU 42输出CCLK、RESET和PWDN等信号，所述MIPI传感器41接收CCLK、RESET和PWDN等信号，所述第四隔离芯片24位于所述MIPI传感器41和CPU 42之间，且所述第三接收端与所述CPU电连接，所述第三发出端与所述MIPI传感器电连接，使得CPU42将CCLK、RESET和PWDN信号输出至第三接收端241，经过所述第三接收端241和第三发出端242耦合连接后，所述第三发出端242将CCLK、RESET和PWDN信号输出至MIPI传感器41。

所述第四隔离芯片24的第三接收端241还接收POWER信号，经过所述第三接收端241和第三发出端242耦合连接后，所述第三发出端242将POWER信号传输出去。

综上所述，本实用新型提供一种MIPI信号的隔离结构及MIPI信号隔离装置，MIPI信号的隔离结构包括第一信号转换芯片、第一隔离芯片、第二隔离芯片和第二信号转换芯片，所述第一隔离芯片包括耦合连接的第一接收端和第一发出端，所述第二隔离芯片包括耦合连接的第二接收端和第二发出端，所述第一信号转换芯片分别与所述第一接收端和第二接收端电连接，所述第二发出端和第一发出端均与所述第二信号转换芯片电连接；所述第一信号转换芯片输入MIPI信号，将所述MIPI信号转化为高速率工作模式信号和低速率工作模式信号，并将所述高速率工作模式信号输出至所述第一接收端，还将所述低速率工作模式信号输出至所述第二接收端，所述第一接收端将所述高速率工作模式信号传输给所述第一发出端，所述第一发出端将所述高速率工作模式信号输出至所述第二信号转换芯片，所述第二接收端将所述低速率工作模式信号传输给所述第二发出端，所述第二发出端将所述低速率工作模式信号输出至所述第二信号转换芯片，所述第二信号转换芯片将所述高速率工作模式信号和低速率工作模式信号转化为MIPI信号，并将所述MIPI信号输出，以通过专门的硬件结构来实现MIPI信号隔离，从而解决MIPI传感器在人体应用设备的应用中存在的安全隐患，同时降低了实现成本。

此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。可以理解的是，虽然本实用新型已以较佳实施例披露如上，然而上述实施例并非用以限定本实用新型。对于任何熟悉本领域的技术人员而言，在不脱离本实用新型技术方案范围情况下，都可利用上述揭示的技术内容对本实用新型技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围内。

Claims (10)

1.一种MIPI信号的隔离结构，其特征在于，包括第一信号转换芯片、第一隔离芯片、第二隔离芯片和第二信号转换芯片；

所述第一隔离芯片包括耦合连接的第一接收端和第一发出端，所述第二隔离芯片包括耦合连接的第二接收端和第二发出端，所述第一信号转换芯片分别与所述第一接收端和第二接收端电连接，所述第一发出端和第二发出端均与所述第二信号转换芯片电连接；

所述第一信号转换芯片输入MIPI信号，将所述MIPI信号转化为高速率工作模式信号和低速率工作模式信号，并将所述高速率工作模式信号输出至所述第一接收端，还将所述低速率工作模式信号输出至所述第二接收端，所述第一接收端将所述高速率工作模式信号传输给所述第一发出端，所述第一发出端将所述高速率工作模式信号输出至所述第二信号转换芯片，所述第二接收端将所述低速率工作模式信号传输给所述第二发出端，所述第二发出端将所述低速率工作模式信号输出至所述第二信号转换芯片，所述第二信号转换芯片将所述高速率工作模式信号和所述低速率工作模式信号转化为所述MIPI信号，并将所述MIPI信号输出。

2.如权利要求1所述的MIPI信号的隔离结构，其特征在于，所述MIPI信号包括DP/DN信号对和CP/CN信号对。

3.如权利要求2所述的MIPI信号的隔离结构，其特征在于，所述第一信号转换芯片输入所述DP/DN信号对和CP/CN信号对，并将所述DP/DN信号对转化为HS DP/DN信号对和LP DP/DN信号对，还将所述CP/CN信号对转化为HS CP/CN信号对和LP CP/CN信号对，最后将所述HSDP/DN信号对和HS CP/CN信号对输出至所述第一接收端，将所述LP DP/DN信号对和LP CP/CN信号对输出至所述第二接收端。

4.如权利要求3所述的MIPI信号的隔离结构，其特征在于，

所述LP DP/DN信号对和LP CP/CN信号对的传输速率最高为20Mbps，使得所述LP DP/DN信号对和LP CP/CN信号对均为低速率的CMOS信号；以及

所述HS DP/DN信号对和HS CP/CN信号对传输速率大于所述LP DP/DN信号对和LP CP/CN信号对的传输速率，且最高为2.5Gbps，使得所述HS DP/DN信号对和HS CP/CN信号对均为LVDS信号。

5.如权利要求3所述的MIPI信号的隔离结构，其特征在于，所述第一接收端将所述HSDP/DN信号对和HS CP/CN信号对传输给所述第一发出端，所述第一发出端将所述HS DP/DN信号对和HS CP/CN信号对输出至所述第二信号转换芯片，所述第二接收端将所述LP DP/DN信号对和LP CP/CN信号对传输给所述第二发出端，所述第二发出端将所述LP DP/DN信号对和LP CP/CN信号对输出至所述第二信号转换芯片。

6.如权利要求5所述的MIPI信号的隔离结构，其特征在于，所述第二信号转换芯片将所述LP DP/DN信号对和HS DP/DN信号对转换为DP/DN信号对，还将所述LP CP/CN信号对和HSCP/CN信号对转换为CP/CN信号对，并将所述DP/DN信号对和CP/CN信号对输出。

7.如权利要求1所述的MIPI信号的隔离结构，其特征在于，所述第一隔离芯片和第二隔离芯片分别为光耦隔离芯片或磁耦隔离芯片。

8.一种MIPI信号隔离装置，其特征在于，包括如权利要求1～7中任一项所述的MIPI信号的隔离结构，还包括MIPI传感器和CPU，所述MIPI传感器与所述MIPI信号的隔离结构的所述第一信号转换芯片电连接，所述CPU与所述MIPI信号的隔离结构的所述第二信号转换芯片电连接；

所述MIPI传感器将所述MIPI信号输出至所述第一信号转换芯片，经过所述MIPI信号的隔离结构的内部转化和传输后，所述第二信号转换芯片将所述MIPI信号输出至所述CPU。

9.如权利要求8所述的MIPI信号隔离装置，其特征在于，

还包括第三隔离芯片，所述第三隔离芯片包括耦合连接的第一收发端和第二收发端，所述第一收发端与所述MIPI传感器电连接，所述第二收发端与所述CPU电连接；

所述MIPI传感器向所述第一收发端输出第一个I2C信号，所述第一收发端将第一个所述I2C信号传输给所述第二收发端，所述第二收发端向所述CPU输出第一个所述I2C信号；同时，所述CPU向所述第二收发端输出第二个所述I2C信号，所述第二收发端将第二个所述I2C信号传输给所述第一收发端，所述第一收发端向所述MIPI传感器输出第二个所述I2C信号。

10.如权利要求8所述的MIPI信号隔离装置，其特征在于，

还包括第四隔离芯片，所述第四隔离芯片包括耦合连接的第三接收端和第三发出端，所述第三接收端与所述CPU电连接，所述第三发出端与所述MIPI传感器电连接；

所述CPU向所述第三接收端输出CCLK、RESET和PWDN信号，所述第三接收端将所述CCLK、RESET和PWDN信号都传输给所述第三发出端，所述第三发出端向所述MIPI传感器输出CCLK、RESET和PWDN信号。

Images