TWM521768U - 分離半雙工訊號之系統及裝置 - Google Patents

分離半雙工訊號之系統及裝置 Download PDF

Info

Publication number
TWM521768U
TWM521768U TW104216871U TW104216871U TWM521768U TW M521768 U TWM521768 U TW M521768U TW 104216871 U TW104216871 U TW 104216871U TW 104216871 U TW104216871 U TW 104216871U TW M521768 U TWM521768 U TW M521768U
Authority
TW
Taiwan
Prior art keywords
signal
coil
separating
coupled
unit
Prior art date
Application number
TW104216871U
Other languages
English (en)
Inventor
高國峯
Original Assignee
宏正自動科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 宏正自動科技股份有限公司 filed Critical 宏正自動科技股份有限公司
Priority to TW104216871U priority Critical patent/TWM521768U/zh
Priority to CN201610021090.1A priority patent/CN106610909B/zh
Publication of TWM521768U publication Critical patent/TWM521768U/zh
Priority to US15/295,501 priority patent/US10243721B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1461—Suppression of signals in the return path, i.e. bidirectional control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

分離半雙工訊號之系統及裝置
本新型係關於一種分離訊號之系統及裝置，特別係將半雙工訊號分離出兩相異方向之差動訊號。
科技產品眾多，必配有特定傳輸接口埠，用以與其他產品連接。現今科技產品大多採用匯流排傳輸介面，早期滑鼠和鍵盤多以PS/2介面與電腦主機連接，然而，PS/2漸漸地由匯流排介面所取代。除此之外，智慧型手機亦採用匯流排介面作為資料傳輸以及電力輸送之介面。
隨著科技時代演進，資料傳輸速度及容量日益龐大，匯流排亦有對應之改良。從早期USB 1.0傳輸速率僅有1.5Mbit/s，提升至普遍USB 2.0傳輸速率480Mbit/s以及USB 3.0傳輸速率5Gbps，甚至可達到USB 3.0傳輸速率10Gb/s。另外，習知之通用序列匯流排接頭依照裝置需求可分為A type和B type，各類型再區分為micro和mini之分。基於USB 3.1高速傳輸速率之規範，Type-C接頭之內部構造設計除了提供高速傳輸外，亦可充電，甚至可支援Displayport，Type-C接頭之外觀上，最大特點在於接頭之上、下端完全相同，俾使使用者不必區分接頭正反面，容許以任一方向(上或下)進行拔插。諸多匯流排介面種類會產生不相容之問題，舉例而言，由於USB 2.0與USB 3.0物理層格格不入，無法相容，兩傳輸通訊介面間無法支援，於習知技術中，多以特定晶片以解決USB 2.0及USB 3.0之不相容性，然而，特定晶片之電路複雜又昂貴，不符經濟效益。
綜上所陳，為改善習知技術之缺失，本創作提供簡易又低成本之分離電路，可同時支援相異匯流排之相容性，本創作亦可應用於訊號延長器。
有鑑於上述習知技術之缺點，本新型之主要目的在於提供一種分離半雙工訊號之系統，該系統包含一輸入單元、一分離單元及一輸出單元，其 中該分離單元耦接於該輸入單元及該輸出單元之間。該輸入單元具有一資料訊號通道，以提供一資料差分訊號，該資料差分訊號於該分離單元中，分離為一接收差分訊號和一傳送差分訊號。該輸出單元具有一接收通道和一傳送通道，分別輸出該接收差分訊號和該傳送差分訊號。
為達上述之目的，該分離單元包含一分離電路，耦接於該資料訊號通道，以將該資料差分訊號分離為該接收差分訊號及該傳送差分訊號。該分離電路為一電感耦合電路，該傳送通道具有一第一線圈，該接收通道具有一第二線圈，該資料通道具有一第三、四、五、六線圈，其中該第一線圈與該第三、四線圈電感耦合，該第二線圈與該第五線圈電感耦合。該分離單元更包含一低速訊號耦合電路，耦接於該輸入單元。該系統更包含一轉換單元，耦接於該分離單元與該輸出單元之間，該轉換單元包含一高通濾波器及一低通濾波器。
本新型之另一目的係提供一種支援不同匯流排介面之裝置，該裝置包含一匯流排接口埠、一訊號分離單元及一收發模組，該訊號分離單元耦接於該匯流排接口埠及該收發模組之間。該匯流排接口埠具有一資料訊號通道，以提供一資料差分訊號，該資料差分訊號於該訊號分離單元中，分離為一接收差分訊號和一傳送差分訊號。該收發模組具有一接收通道和一傳送通道，分別傳輸該接收差分訊號和該傳送差分訊號至一周邊電子裝置。
為達上述之另一目的，該訊號分離單元包含一分離電路，耦接於該資料訊號通道，以將該資料差分訊號分離為該接收差分訊號及該傳送差分訊號。該分離電路為一電感耦合電路，該傳送通道具有一第一線圈，該接收通道具有一第二線圈，該資料通道具有一第三、四、五、六線圈，其中該第一線圈與該第三、四線圈電感耦合，該第二線圈與該第五線圈電感耦合。該訊號分離單元更包含一低速訊號耦合電路，耦接於該匯流排接口埠。該裝置更包含一轉換單元，耦接於該訊號分離單元與該收發模組之間，該轉換單元包含一高通濾波器及一低通濾波器。
本新型之又另一目的提供分離半雙工訊號之方法，該方法包含下列步驟：一輸入單元之一資料訊號通道提供一資料差分訊號；該資料差分訊號傳輸至一分離單元中；該資料差分訊號於該分離單元中分離為一傳送差分訊號及一接收差分訊號；以及該傳送差分訊號及該接收差分訊號分別藉由一傳送通道及該接收通道以傳輸至一輸出單元。
為達上述之又另一目的，該分離單元包含一電感耦合電路，耦接於該資料訊號通道，以將該資料差分訊號分離為該接收差分訊號及該傳送差分訊號。該分離電路為一電感耦合電路，該傳送通道具有一第一線圈，該接收通道具有一第二線圈，該資料通道具有一第三、四、五、六線圈，其中該第一線圈與該第三、四線圈電感耦合，該第二線圈與該第五線圈電感耦合。該分離單元更包含一低速訊號耦合電路，耦接於該輸入單元。該系統更包含一轉換單元，耦接於該分離單元與該輸出單元之間，該轉換單元包含一高通濾波器及一低通濾波器。該資料差分訊號傳輸至該分離單元之步驟更包含：該資料差分訊號傳輸至一低速訊號耦合電路。該資料差分訊號分離為該傳送差分訊號及該接收差分訊號之步驟更包含：該傳送差分訊號及該接收差分訊號傳輸至一轉換單元。
100‧‧‧系統
102‧‧‧輸入單元
104‧‧‧分離單元
106‧‧‧輸出單元
108‧‧‧低速訊號耦合電路
110‧‧‧轉換單元
1042‧‧‧分離電路
1082‧‧‧第一放大器
1084‧‧‧第一LPF
1086‧‧‧第二放大器
1088‧‧‧第二LPF
1102‧‧‧HPF
1104‧‧‧LPF
200‧‧‧裝置
206‧‧‧收發模組
204‧‧‧訊號分離單元
202‧‧‧匯流排接口埠
2042‧‧‧分離電路
300‧‧‧方法
208‧‧‧低速訊號耦合電路
W1-W6‧‧‧線圈
210‧‧‧轉換單元
302‧‧‧步驟
1042a‧‧‧正分離電路
1042b‧‧‧負分離電路
T1‧‧‧第一感應變壓電路
T2‧‧‧第二感應變壓電路
L1‧‧‧第一迴路
L2‧‧‧第二迴路
304‧‧‧步驟
306‧‧‧步驟
308‧‧‧步驟
310‧‧‧步驟
312‧‧‧步驟
第一圖係顯示本新型第一實施例之系統架構圖。
第二A圖係顯示本新型分離單元之示意圖。
第二B圖係顯示本新型分離單元之另一示意圖。
第二C圖係顯示第二A圖之另一實施例之示意圖。
第三圖係顯示本新型低速訊號耦合電路之方塊圖。
第四圖係顯示本新型轉換單元之方塊圖。
第五圖係顯示本新型第二實施例之裝置方塊圖。
第六圖係顯示本新型第三實施例之步驟流程圖。
藉由參考下列詳細敘述，將可以更快地瞭解上述觀點以及本新型之優點，並且藉由下面的描述以及附加圖式，更容易了解本新型之精神。
本新型將以較佳之實施例及觀點加以詳細敘述。下列描述提供本新型特定的施行細節，俾使閱者徹底瞭解這些實施例之實行方式。然該領域之熟習技藝者須瞭解本新型亦可在不具備這些細節之條件下實行。此外，文中不會對一些已熟知之結構或功能或是作細節描述，以避免各種實施例間不必要相關描述之混淆，以下描述中使用之術語將以最廣義的合理方式解釋，即使其與本新型某特定實施例之細節描述一起使用。
第一最佳實施例
參閱第一圖，該圖係根據本創作實施例顯示分離半雙工訊號之電系統架構圖(以下簡稱系統100)。系統100包含輸入單元102、分離單元104及輸出單元106，其中分離單元104橋接於輸入單元102及輸出單元106之間。輸入單元102具有資料訊號(D±)通道，以傳送或接收資料差分訊號。於一實施例中，輸入單元102包含電子裝置或周邊裝置(未顯示於圖中)，熟知該項技術領域之通常知識者應當理解，輸入單元102應包含其他傳輸通道，以USB 2.0為例，應包含VBus通道等，但並不以此為限。
於一實施例中，分離單元104包含一分離電路1042，如第二A圖及第二B圖所示，其包含複數個線圈，藉由線圈之電感耦合以將資料訊號分離為傳送差分訊號(D±TX)和接收差分訊號(D±RX)，詳細說明臚列如下。輸出單元106具有一接收通道和一傳送通道，分別輸出自分離單元104所分離出來的接收差分訊號(D±RX)及傳送差分訊號(D±TX)至電子裝置。熟知該項技術領域之通常知識者應當理解，輸入單元102應各自具有兩接口埠，而輸出單元106之接收通道和傳送通道亦各自具有兩接口埠，所述之兩接口埠各自為高準位(+)及低準位(-)，低準位(-)接口埠接地，如第二B圖及第二C圖所示。本創作系統100廣泛適用於相異通訊介面，助於資料傳輸之相容性，於最佳實施例中，輸入單元102耦接於USB 2.0傳輸介面，輸出單元耦接於USB 3.0傳輸介面，而分離單元104橋接於相異通訊介面間，有助於匯流排之相容性，本文以此最佳實施例描述本創作之技術特徵，同時配合特定實施例，俾使閱讀者更加瞭解本創作之概念。
參閱第一圖、第二A圖，分離單元104包含一分離電路1042，於最佳實施例中，分離電路1042係為電感耦合電路，包含複數個磁性元件，此最佳實施例中，磁性元件包含磁性線圈，但不以此為限。參閱第二B圖，分離單元104包含正分離電路1042a及負分離電路1042b，熟知該項技術領域之通常知識者應當理解正分離電路1042a用以分離高位準訊號(D+)，而負分離電路1042b用以分離低位準訊號(D-)，正分離電路1042a與負分離電路1042b內部構造相似，差別僅在於相異之驅動型態。於最佳實施例中，正分離電路1042a及負分離電路1042b係為電感耦合電路，包含複數個磁性元件，此最佳實施例中，磁性元件包含磁性線圈，但不以此為限。以下敘述係以第二A圖之分離電路1042進一步說明之，仍適用於第二B圖之正分離電路1042a及負分離電路 1042b。
參閱第二A圖，分離電路1042包含第一~第六線圈(W1~W6)。第三線圈W3和第五線圈W5耦接於輸入單元102，第三線圈W3和第五線圈W5相互串聯，並分別耦接於輸入單元102之各接口埠，亦即，輸入單元102、第三線圈W3和第五線圈W5形成第一迴路L1。第四線圈W4和第六線圈W6串聯形成第二迴路L2，其配置於第一迴路L1遠離輸入單元102(靠近輸出單元106)之側邊。第一線圈W1耦接於輸出單元106之傳送通道，第二線圈W2耦接於輸出單元106之接收通道，詳言之，第一線圈W1之兩端各自耦接於傳送通道之兩接口埠，第二線圈W2之兩端各自耦接於接收通道之兩接口埠。
於最佳實施例中，第一線圈W1電感耦合於第三線圈W3和第四線圈W4，亦即，第一線圈W1、第三線圈W3和第四線圈W4組成第一感應變壓電路T1；第二線圈W2電感耦合於第五線圈W5和第六線圈W6，亦即，第二線圈W2、第五線圈W5和第六線圈W6組成第二感應變壓電路T2。於此最佳實施例中，第一線圈W1、第三線圈W3、第四線圈W4及第六線圈W6之正負極方向為同側，第二線圈與第五線圈正負極方向與W1、W3、W4、W6相異；舉例而言，W1、W3、W4、W6之負極朝向資料訊號通道(D±)，W2及W5負極朝向接收通道和傳送通道，如第二A圖所示。當D±TX訊號欲自第一通訊介面(如USB 2.0)資料訊號通道(D±)傳送至第二通訊介面(如USB 3.0)傳送通道時，第三線圈W3正極會先感應第一線圈W1正極，因而送出D±TX至傳送通道，另外一方面，第一線圈W1正極亦感應第四線線圈W4正極及第六線圈W6負極，而又由於第六線圈W6與第五線圈W5為同性互接，因而第五線圈W5電感會與第六線圈W6相互抵消，第二線圈W2電感量為0，簡言之，僅有傳送通道D±TX相通。另一方面，當D±RX訊號欲自第二通訊介面接收通道至第一通訊介面資料訊號通道時，第二線圈W2正極會先感應第五線圈W5正極及第六線圈W6正極，致使D±RX訊號相通，於此同時，第三線圈正極與第四線圈負極亦感應出電流，致使第三線圈及第四線圈相互抵消，第一線圈電感量為0，簡言之，僅有接收通道D±RX相通。總言之，本創作乃藉由兩組感應變壓電路T1與T2之配置，決定資料訊號之通道，因而得解決訊號半雙工與全雙工之問題，換言之，本創作適用於支援USB 2.0與USB 3.0間之傳輸。於上述實施例中，第一感應變壓電路T1內W1、W3和W4之較佳線圈比為1：1：1，最佳 線圈比為2：1：1；同樣地，第二感應變壓電路T2內W2、W5和W6之較佳線圈比為1：1：1，最佳線圈比為2：1：1。
於另一實施例中，如第一圖所示，系統100更包含一低速訊號耦合電路108。由於USB 2.0之D±訊號可能存有低頻訊號，如低於200KHz訊號，此低頻訊號係無法直接由分離單元104分離出D±TX和D±RX，因此，需先透過低速訊號耦合電路108方能進行後續分離。低速訊號耦合電路108得包含於分離單元104內(如第二C圖所示)，亦可獨立耦接於分離單元104及輸入單元102之間(如第一圖所示)。如第三圖所示，低速訊號耦合電路108包含第一放大器1082、第一LPF 1084、第二放大器1086及第二LPF 1088。第一放大器1082與第一LPF 1084於第一通訊介面及第二通訊介面傳送通道(D±TX)之間相互串聯耦接，第二放大器1086與第二LPF 1088於第一通訊介面及第二通訊介面接收通道(D±RX)之間相互串聯耦接。其中，兩個放大器各自耦接於第一放大器之正極和負極。熟知該項技術領域通常知識者應當理解，放大器得由二晶體或電晶體所組成。
又於另一實施例中，如第一圖所示，系統100更包含一轉換單元110，耦接於分離單元104和輸出單元106之間，及/或耦接於輸入單元102及輸出單元106之間。轉換單元110內部具有HPF(高通濾波器)和LPF(低通濾波器)，兩濾波器乃依頻率大小以過濾所需之頻率訊號，舉例而言，HPF允許頻率大於1GHz之訊號通過之，LPF允許頻率小於500MHz之訊號通過之。轉換單元110之目的在於：HPF得將較高頻之訊號傳送至USB 3.0傳輸通訊介面，LPF得將較低頻之訊號傳送至USB 2.0傳輸通訊介面，如第四圖所示。
第二最佳實施例
參閱第五圖，該圖係根據本創作實施例顯示同時支援不同匯流排介面之裝置200。裝置200耦接於第一通訊介面及第二通訊介面之間。裝置200包含一匯流排接口埠202、一訊號分離單元204及一收發模組206。匯流排接口埠202耦接於第一通訊介面之資料訊號(D±)通道。收發模組206得透過連接線(如光纖或CAT系列雙絞線)耦接於周邊電子裝置之第二通訊介面。於最佳實施例中，第一通訊介面為USB 3.0，第二通訊介面為USB 2.0，但並不以此為限。於另一實施例中，第一通訊介面為USB 2.0，第二通訊介面為USB 3.0，此等互換對調之效果均等同於上述實施例。
訊號分離單元204耦接於匯流排接口埠202，訊號分離單元204具有一分離電路2042，用以將資料訊號(D±)分離為接收訊號(D±RX)及傳送訊號(D±TX)，收發模組206耦接於訊號分離單元204，收發模組206包含一接收通道及傳送通道(未顯示於圖中)，分別傳輸接收訊號及傳送訊號之一周邊裝置。舉例而言，裝置200一端耦接於控制器主機之USB 3.0接口埠，另一端耦接於USB 2.0之周邊裝置，藉由此裝置200以使USB 3.0和USB 2.0相容。進一步地，裝置200內嵌於訊號延長器之遠端模組(耦接周邊裝置)及近端模組(耦接電子裝置)，當遠端模組與近端模組係由光纖相連時，則收發模組206乃為光收發模組，例如QSFP或SFP，但並不以此為限。
訊號分離單元204包含上述系統100，訊號分離單元204包含分離電路2042，得類比於第一圖之分離單元104之分離電路1042。於一實施例中，分離電路2042為電感耦合電路，包含複數個磁性元件，其電路配置與工作原理參照上述分離電路1042之說明，熟知該項技術領域通常知識者透過上述分離電路1042之說明，應當可類推分離電路2042之目的及功效。
於一實施例中，裝置200亦包含低速訊號耦合電路208，耦接於匯流排接口埠202及訊號分離單元204之間，亦可包含於訊號分離單元204內，低速訊號耦合電路208之配置與工作原理得由上述系統100之低速耦合電路108所推知。同樣地，於另一實施例中，裝置200亦包含轉換單元210，耦接於訊號分離單元204與收發模組206之間，其電路配置與工作原理得由上述系統100之轉換單元110所推知。
第三最佳實施例
參閱第六圖，該圖係根據本創作實施例顯示分離半雙工訊號之步驟流程圖。本文所述之流程提供不同步驟之示例。雖揭示特定順序及序列，除非另外指定，可更動流程之步驟順序。因此，所述之流程僅為示例性，且該流程得由不同順序步驟以執行之，甚至一些步驟可同時並行。除此之外，並非每一執行包含相同步驟，故本文所述之實施例可能忽略一或多個步驟。本創作亦包含其他步驟流程。該方法300得由系統100或裝置200以執行之，以下說明主要係藉由系統100以操作下列步驟，必要時，得搭配裝置200之部分元件以執行之。
步驟302：輸入單元102之資料訊號通道提供一資料差分訊號(D ±)。於一實施例中，輸入單元102包含電子裝置之匯流排接口埠，於最佳實施例中，輸入單元102包含USB 2.0傳輸通訊介面，但並不以此為限。資料差分訊號(D±)自電子裝置經匯流排接口埠以進行傳輸和接收。
步驟304：資料差分訊號(D±)傳輸至低速訊號耦合電路108。於上述最佳實施例中，USB 2.0傳輸通訊介面之資料差分訊號(D±)可能存在著小於200KHz之低頻訊號，其不利於後續訊號分離，因此需先透過低速訊號耦合電路108以使訊號到達一定界限，方可利後續訊號分離。熟知該項技術領域通常知識者應當理解，步驟304可為選擇性，乃因不同傳輸通訊介面而有所調整。
步驟306：於步驟302或步驟304後，資料差分訊號(D±)傳輸至分離單元104。
步驟308：於分離單元104中，資料差分訊號(D±)分離為一傳送差分訊號(D±TX)及一接收差分訊號(D±RX)。分離單元104耦接於輸入單元102，抑或是，耦接於低速訊號耦合電路108，分離單元104如同第一最佳實施例所述亦可與第二最佳實施例之訊號分離單元204互換。上述已詳細描述分離單元104與訊號分離單元204之原理及目的，藉由內部兩組感應變壓電路以將資料差分訊號(D±)分離為傳送差分訊號(D±TX)及接收差分訊號(D±RX)。
步驟310：於步驟308分離後之接收差分訊號(D±RX)及傳送差分訊號(D±TX)可選擇性地傳輸至轉換單元110中，轉換單元110內部具有HPF和LPF，兩濾波器乃依頻率大小以過濾所需之頻率訊號，舉例而言，HPF允許頻率大於1GHz之訊號通過之，LPF允許頻率小於500MHz之訊號通過之。轉換單元110之目的在於：HPF得將較高頻之訊號傳送至USB 3.0傳輸通訊介面，LPF得將較低頻之訊號傳送至USB 2.0傳輸通訊介面。熟知該項技術領域通常知識者應當理解，步驟310及轉換單元110得依照需求有彈性選擇。
步驟312：分離後之傳送差分訊號(D±TX)及接收差分訊號(D±RX)分別藉由傳送通道及接收通道傳輸至輸出單元106。於一實施例中，輸出單元106包含電子裝置之匯流排接口埠，於最佳實施例中，輸出單元106包含USB 3.0傳輸通訊介面，但並不以此為限。
結合上述步驟，方法300將半雙工訊號(D±)分離為全雙工訊號(D±TX & D±RX)，有助於不同傳輸通訊介面之相容性，特別係半雙工及全 雙工之相容。
綜上所述，本創作採用感應方法將半雙工訊號分離出兩方向相異之差動訊號，據此，解決習知生產成本。除此之外，本創作得應用於訊號延長器，特別係支援USB 2.0及USB 3.0之訊號延長器。
上述之目的在於解釋，各種特定細節係為了提供對於本創作之徹底理解。熟知本創作領域之通常知識者應可實施本創作，而無需其中某些特定細節。在其他實施例中，習知的結構及裝置並未顯示於方塊圖中。在圖式元件之間可能包含中間結構。所述的元件可能包含額外的輸入和輸出，其並未詳細描繪於附圖中。
於不同實施例所提之元件係為單獨電路，惟亦可將部分或全部元件整合於單一電路中，因而，所附之申請專利範圍中所述之不同元件可能對應一或多了電路之部分功能。
本創作包含各種處理程序，該處理程序得以硬碟元件加以執行，或內嵌於電腦可讀取指令中，其可形成一般或特殊目的且具有編程指令的處理器或邏輯電路，以執行程序，除此之外，該程序亦得由硬體及軟體之組合加以執行。
用基本形式來描述方法，在未脫離本創作範疇下，任一方法或訊息得自程序中增加或刪除，熟知該項技術領域之通常知識者應可進一步改良或修正本創作，特定實施方式僅用以說明，非限制本創作。
若文中有一元件“A”耦接(或耦合)至元件“B”，元件A可能直接耦接(或耦合)至B，亦或是經元件C間接地耦接(或耦合)至B。若說明書載明一元件、特徵、結構、程序或特性A會導致一元件、特徵、結構、程序或特性B，其表示A至少為B之一部分原因，亦或是表示有其他元件、特徵、結構、程序或特性協助造成B。在說明書中所提到的“可能”一詞，其元件、特徵、程序或特性不受限於說明書中；說明書中所提到的數量不受限於“一”或“一個”等詞。
本新型並未侷限在此處所描述之特定細節特徵。在本新型之精神與範疇下，與先前描述與圖式相關之許多不同的新型變更是可被允許的。因此，本新型將由下述之專利申請範圍來包含其所可能之修改變更，而非由上方描述來界定本新型之範疇。
100‧‧‧系統
102‧‧‧輸入單元
104‧‧‧分離單元
106‧‧‧輸出單元
108‧‧‧低速訊號耦合電路
110‧‧‧轉換單元
1042‧‧‧分離電路

Claims (15)

  1. 一種分離半雙工訊號之系統，包含：一輸入單元，具有一資料訊號(D±)通道，以提供一資料差分訊號；一分離單元，耦接於該輸入單元，將該資料差分訊號分離為一接收差分訊號(D±RX)和一傳送差分訊號(D±TX)；以及一輸出單元，耦接於該分離單元，該輸出單元具有一接收通道和一傳送通道，分別輸出該接收差分訊號和該傳送差分訊號。
  2. 如申請專利範圍第1項所述之分離半雙工訊號之系統，其中該分離單元包含一分離電路，耦接於該資料訊號通道，以將該資料差分訊號分離為該接收差分訊號及該傳送差分訊號。
  3. 如申請專利範圍第2項所述之分離半雙工訊號之系統，其中該分離電路為一電感耦合電路，該傳送通道包含一第一線圈，該接收通道包含一第二線圈，該資料訊號通道包含一第三線圈、一第四線圈、一第五線圈以及一第六線圈，其中該第一線圈與該第三、四線圈電感耦合，該第二線圈與該第五、六線圈電感耦合。
  4. 如申請專利範圍第1項所述之分離半雙工訊號之系統，其中該分離單元更包含一低速訊號耦合電路，其耦接於該輸入單元。
  5. 如申請專利範圍第4項所述之分離半雙工訊號之系統，該低速訊號耦合電路包含至少一放大器及至少一低通濾波器。
  6. 如申請專利範圍第1項所述之分離半雙工訊號之系統，其中更包含一轉換單元，耦接於該分離單元與該輸出單元之間。
  7. 如申請專利範圍第6項所述之分離半雙工訊號之系統，其中該轉換單元包含至少一高通濾波器及至少一低通濾波器。
  8. 一種分離半雙工訊號之裝置，包含： 一匯流排接口埠，具有一資料訊號通道；一訊號分離單元，耦接於該匯流排接口埠，該訊號分離單元具有一分離電路，以將一資料差分訊號(D±)分離為一接收差分訊號(D±RX)及一傳送差分訊號(D±TX)；以及一收發模組，耦接於該訊號分離單元，該收發模組具有一接收通道及一傳送通道，分別傳輸該接收差分訊號及傳送差分訊號至一周邊電子裝置。
  9. 如申請專利範圍第8項所述之分離半雙工訊號之裝置，更包含一轉換單元，耦接於該訊號分離單元與該收發模組之間。
  10. 如申請專利範圍第9項所述之分離半雙工訊號之裝置，其中該轉換單元包含至少一高通濾波器及至少一低通濾波器。
  11. 如申請專利範圍第8項所述之分離半雙工訊號之裝置，其中該分離電路為一電感耦合電路，該傳送通道包含一第一線圈，該接收通道包含一第二線圈，該資料訊號通道包含一第三線圈、一第四線圈、一第五線圈以及一第六線圈，其中該第一線圈與該第三、四線圈電感耦合，該第二線圈與該第五、六線圈電感耦合。
  12. 如申請專利範圍第8項所述之分離半雙工訊號之裝置，其中該訊號分離單元更包含一低速訊號耦合電路，其耦接於該匯流排接口埠。
  13. 如申請專利範圍第12項所述之分離半雙工訊號之裝置，該低速訊號耦合電路包含至少一放大器及至少一低通濾波器。
  14. 如申請專利範圍第8項所述之分離半雙工訊號之裝置，更包含一纜線，耦接於該收發模組與該周邊電子裝置之間。
  15. 如申請專利範圍第14項所述之分離半雙工訊號之裝置，其中該纜線為光纖，該收發模組包含一光收發模組。
TW104216871U 2015-10-21 2015-10-21 分離半雙工訊號之系統及裝置 TWM521768U (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104216871U TWM521768U (zh) 2015-10-21 2015-10-21 分離半雙工訊號之系統及裝置
CN201610021090.1A CN106610909B (zh) 2015-10-21 2016-01-13 分离半双工信号的系统、装置及其方法
US15/295,501 US10243721B2 (en) 2015-10-21 2016-10-17 System, apparatus and method for separately transmitting half-duplex signals in RX and TX directions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104216871U TWM521768U (zh) 2015-10-21 2015-10-21 分離半雙工訊號之系統及裝置

Publications (1)

Publication Number Publication Date
TWM521768U true TWM521768U (zh) 2016-05-11

Family

ID=56510366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104216871U TWM521768U (zh) 2015-10-21 2015-10-21 分離半雙工訊號之系統及裝置

Country Status (3)

Country Link
US (1) US10243721B2 (zh)
CN (1) CN106610909B (zh)
TW (1) TWM521768U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106776444A (zh) * 2016-12-27 2017-05-31 锐捷网络股份有限公司 一种信号传输方法及装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11061845B2 (en) * 2017-02-03 2021-07-13 Hewlett-Packard Development Company, L.P. Input/output hub
CN107517053A (zh) * 2017-07-07 2017-12-26 中兴软创科技股份有限公司 一种半双工防自扰红外串口电路
EP3795302A1 (de) * 2019-09-23 2021-03-24 Hilti Aktiengesellschaft Robuste kommunikation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2585498Y (zh) 2002-12-03 2003-11-05 周云波 一种通过光纤传输usb信号的电路
US7088137B2 (en) * 2004-05-04 2006-08-08 International Business Machines Corporation System, method and program product for extending range of a bidirectional data communication bus
CN100563189C (zh) * 2005-08-25 2009-11-25 杭州华三通信技术有限公司 一种适用低于千兆传输速率的以太网传输装置及方法
US8462759B2 (en) * 2007-02-16 2013-06-11 Semtech Canada Corporation Multi-media digital interface systems and methods
US9400640B2 (en) * 2008-02-05 2016-07-26 Wayne Baratta Web-based point of sale builder
US8270840B2 (en) 2010-04-06 2012-09-18 Via Technologies, Inc. Backward compatible optical USB device
US8234416B2 (en) 2010-04-06 2012-07-31 Via Technologies, Inc. Apparatus interoperable with backward compatible optical USB device
TWI428759B (zh) 2010-04-06 2014-03-01 Via Tech Inc 光學ｕｓｂ裝置及其操作方法
GB201301489D0 (en) * 2013-01-28 2013-03-13 Adder Tech Ltd Digital video and data transmission

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106776444A (zh) * 2016-12-27 2017-05-31 锐捷网络股份有限公司 一种信号传输方法及装置

Also Published As

Publication number Publication date
CN106610909A (zh) 2017-05-03
US20170118002A1 (en) 2017-04-27
CN106610909B (zh) 2020-02-21
US10243721B2 (en) 2019-03-26

Similar Documents

Publication Publication Date Title
TWM521768U (zh) 分離半雙工訊號之系統及裝置
US20160188506A1 (en) Transceiver multiplexing over usb type-c interconnects
CN103198807B (zh) 显示信号处理系统、电路板及液晶显示装置
CN107301148B (zh) USB Type-C接口转换模块、系统及连接方法
US20150293875A1 (en) Usb hubs with galvanic isolation
WO2010002660A2 (en) Asymmetrical universal serial bus communications
CN101783674A (zh) 管脚共享装置及管脚共享方法
CN102890666A (zh) 一种共用接口的装置及其方法、移动通讯终端
TWM525481U (zh) 於不同通訊介面間相互傳輸訊號之系統及裝置
CN107544653A (zh) 一种USB Type‑C接口及移动设备
CN103838700A (zh) 电平复用控制串行通信装置及其通信方法
EP2947771A1 (en) Communication circuit with impedance matching
CN106951383A (zh) 一种提高pcie数据通道使用率的主板及方法
CN106227686A (zh) 一种基于国产fpga的mipi接口信号电平转换电路及其应用
CN203520391U (zh) 数据传输复用装置
CN110362058A (zh) 用于多个接口进行测试的系统
CN107480085A (zh) 多接口综合测试系统
CN106933165A (zh) 一种多路开关量输入输出的方法以及设备
CN207184162U (zh) 一种用于有源配电网智能终端电池隔离监测结构
CN103531977A (zh) 数据传输线
CN104065907A (zh) 兼容hdmi和mhl输入的转接装置及头戴显示设备
CN203574792U (zh) 一种音视频传输电路和系统以及一种音视频输出设备
CN206610286U (zh) 一种usb扩展电路及其集线器
CN106372014A (zh) 一种pcie总线转换cpci总线的实现方法
WO2013048527A1 (en) Peripheral protocol negotiation

Legal Events

Date Code Title Description
MM4K Annulment or lapse of a utility model due to non-payment of fees