CN115358171A - 一种hdmi tx控制器的fpga原型验证方法及验证装置 - Google Patents

一种hdmi tx控制器的fpga原型验证方法及验证装置 Download PDF

Info

Publication number
CN115358171A
CN115358171A CN202211012740.8A CN202211012740A CN115358171A CN 115358171 A CN115358171 A CN 115358171A CN 202211012740 A CN202211012740 A CN 202211012740A CN 115358171 A CN115358171 A CN 115358171A
Authority
CN
China
Prior art keywords
hdmi
signal
controller
clock
serdes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211012740.8A
Other languages
English (en)
Inventor
罗远彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Icube Corp ltd
Original Assignee
Icube Corp ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Icube Corp ltd filed Critical Icube Corp ltd
Priority to CN202211012740.8A priority Critical patent/CN115358171A/zh
Publication of CN115358171A publication Critical patent/CN115358171A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

本发明公开了一种HDMI TX控制器的FPGA原型验证方法及验证装置，针对传统的EDA仿真验证速度慢、验证不全面的缺点，通过利用FPGA芯片上的Serdes IP代替HDMI TX PHY，并提供一个用于完成HDMI TX控制器和Serdes IP之间接口信号匹配工作的转换模块来实现HDMI TX控制器的FPGA原型验证。本发明的有益效果是，可以提高验证的效率和全面性。

Description

一种HDMI TX控制器的FPGA原型验证方法及验证装置
技术领域
本发明涉及芯片原型验证技术领域，特别是涉及一种HDMI TX控制器的FPGA原型验证方法及验证装置。
背景技术
近年来，我国的集成电路迎来了快速发展期，芯片验证的需求不断增加。目前芯片验证阶段所耗费的时间占整个芯片设计周期的60％以上，所以如何提高验证的效率和全面性是当前芯片设计所面临的一个重大问题。传统的EDA仿真是目前常用的验证方法，但是却具有验证速度慢、验证不全面的缺点。
大规模复杂集成电路设计原型验证时一些高速接口，如HDMI TX，需要根据所选择的FPGA芯片自行设计HDMI TX PHY的解决方案，否则无法在FPGA原型验证平台上运行起来。如果放弃HDMI TX在FPGA原型验证平台上的验证，会给集成电路设计原型验证带来风险。
发明内容
本发明针对上述问题，提供了一种HDMI TX控制器的FPGA原型验证方法及验证装置，用于提高FPGA原型验证的效率和全面性。
本发明的第一方面，一种HDMI TX控制器的FPGA原型验证方法，包括利用FPGA芯片上的Serdes IP代替HDMI TX PHY，并提供一个用于完成HDMI TX控制器和Serdes IP之间接口信号匹配工作的转换模块。
本发明的进一步技术方案是：所述HDMI TX控制器对接所述转换模块的接口包含复位信号、系统时钟信号、控制信号、发送数据信号、热插拔检测信号和Rx检测信号；所述Serdes IP对接所述转换模块的接口有复位信号、时钟信号和发送数据信号。
本发明的进一步技术方案是：所述转换模块将外部输入的热插拔信号直接输出给所述HDMI TX控制器。
本发明的进一步技术方案是：所述HDMI TX控制器输出复位信号经所述转换模块接口信号匹配后控制所述Serdes IP复位，所述Serdes IP复位完成后输出复位完成信号经所述转换模块接口信号匹配后给所述HDMI TX控制器。
本发明的进一步技术方案是：当所述HDMI TX控制器输出Rx检测使能信号时，所述转换模块收到所述HDMI TX控制器输出的Rx检测使能信号后直接把Rx检测信号置1输出给所述HDMI TX控制器。
本发明的进一步技术方案是：所述系统时钟信号包括像素时钟、TMDS时钟和像素重复时钟，每个像素的颜色深度为24位、30位、36位或48位中的任意一个。
本发明的进一步技术方案是：所述像素时钟、所述TMDS时钟和所述像素重复时钟之间的关系为：所述像素重复时钟等于所述像素时钟乘以像素重复数；TMDS时钟等于像素颜色深度除以24后再乘以所述像素重复时钟。
本发明的进一步技术方案是：当所述Serdes IP为UltraScale FPGAsTransceivers时，所述转换模块采用FIFO实现HDMI TX控制器与Serdes IP之间的发送数据信号位宽匹配工作。
本发明的第二方面，提供了一种HDMI TX控制器的FPGA原型验证装置，所述装置包括HDMI TX控制器、FPGA芯片上的Serdes IP以及用于完成HDMI TX控制器和Serdes IP之间接口信号匹配工作的转换模块。
本发明的进一步技术方案是：所述HDMI TX控制器对接所述转换模块的接口包含复位信号、系统时钟信号、控制信号、发送数据信号、热插拔检测信号和Rx检测信号；所述Serdes IP对接所述转换模块的接口有复位信号、时钟信号和发送数据信号。
本发明提供的一种HDMI TX控制器的FPGA原型验证方法及验证装置，针对传统的EDA仿真具有验证速度慢、验证不全面的缺点，通过利用FPGA芯片上的Serdes IP代替HDMITX PHY，并提供一个用于完成HDMI TX控制器和Serdes IP之间接口信号匹配工作的转换模块来实现HDMI TX控制器的FPGA原型验证。本发明的有益效果是：可以提高验证的效率和全面性。
附图说明
图1是本发明实施例中原始HDMI TX模块结构示意图；
图2是本发明实施例中HDMI TX控制器的FPGA原型验证方法示意图；
图3是本发明实施例中HDMI TX控制器的FPGA原型验证方法中转换模块实现方法示意图；
图4是本发明实施例中实现HDMI TX控制器的FPGA原型验证方法的验证平台结构示意图；
图5是本发明实施例中实现HDMI TX控制器的FPGA原型验证方法的FPGA芯片结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅出示了与本发明相关的部分而非全部结构。
本发明实施例针对一种HDMI TX控制器的FPGA原型验证方法及验证装置，提供了如下实施例：
基于本发明的实施例1
本发明实施例1针对一种HDMI TX控制器的FPGA原型验证方法，所述HDMI TX控制器在原始HDMI TX模块中，如图1所示，原始HDMI TX模块由HDMI TX控制器和HDMI TX PHY组成，原始HDMI TX模块通过显示数据通道获取显示器的物理数据，原始HDMI TX模块的输入信号包含视频信号、音频信号、控制信号以及热插拔信号；原始HDMI TX模块的输出信号包含TMDS数据通道0、TMDS数据通道1、TMDS数据通道2和TMDS时钟通道共4对差分信号；HDMITX控制器和HDMI TX PHY之间的接口包含复位信号、系统时钟信号、控制信号、发送数据信号、热插拔检测信号和Rx检测信号。
针对上述HDMI TX控制器的FPGA原型验证方法，如图2所示，利用FPGA芯片上的Serdes IP代替HDMI TX PHY，并提供一个用于完成HDMI TX控制器和Serdes IP之间接口信号匹配工作的转换模块。
参见图2所示，所述HDMI TX控制器对接所述转换模块的接口包含复位信号、系统时钟信号、控制信号、发送数据信号、热插拔检测信号和Rx检测信号；所述Serdes IP对接所述转换模块的接口有复位信号、时钟信号和发送数据信号。
参见图2-图3所示，所述转换模块将外部输入的热插拔信号直接输出给所述HDMITX控制器。
参见图2-图3所示，所述HDMI TX控制器输出复位信号经所述转换模块接口信号匹配后控制所述Serdes IP复位，所述Serdes IP复位完成后输出复位完成信号经所述转换模块接口信号匹配后给所述HDMI TX控制器。
参见图2-图3所示，当所述HDMI TX控制器输出Rx检测使能信号时，Serdes IP并没有Rx检测功能，所述转换模块收到所述HDMI TX控制器输出的Rx检测使能信号后直接把Rx检测信号置1输出给所述HDMI TX控制器。
所述系统时钟信号包括像素时钟、TMDS时钟和像素重复时钟，每个像素的颜色深度为24位、30位、36位或48位中的任意一个。
参见图2-图3所示，系统时钟信号包含像素时钟、TMDS时钟和像素重复时钟，视频数据的大小可以是24、30、36或48位。默认24位颜色深度的视频以等于像素时钟速率的TMDS时钟速率运行。使用相应的更高的TMDS时钟速率可以承载更高的颜色深度。可以使用像素重复方案来传输TMDS速率低于25MHz的视频格式(例如，480i/NTSC的13.5MHz)。
参见图3所示，所述像素时钟、所述TMDS时钟和所述像素重复时钟之间的关系为：所述像素重复时钟等于所述像素时钟乘以像素重复数；TMDS时钟等于像素颜色深度除以24后再乘以所述像素重复时钟。
参见图3所示，当所述Serdes IP为UltraScale FPGAs Transceivers时，所述转换模块采用FIFO实现HDMI TX控制器与Serdes IP之间的发送数据信号位宽匹配工作。
具体实施例中Serdes IP以UltraScale FPGAs Transceivers为例，一路并行数据最低是两个字节20bit，而HDMI TX控制器一个通道的并行数据是10bit，所以转换模块需要完成HDMI TX控制器与Serdes IP之间的发送数据信号位宽匹配工作，转换模块采用FIFO实现发送数据信号位宽匹配。ODDRE1和OBUFDS是UltraScale FPGA的原语，实现TMDS时钟差分信号输出。
基于本实施例的HDMI TX控制器的FPGA原型验证方法，搭建了一个HDMI TX控制器的FPGA原型验证平台来现实该方法，如图4所示，包括FPGA芯片、UART单元、线缆驱动器、HDMI插座和电源单元，所述FPGA芯片与所述UART单元双向接口连接，所述FPGA芯片与所述线缆驱动器接口连接，所述线缆驱动器与所述HDMI插座接口连接，所述电源单元分别为所述FPGA芯片、所述UART单元、所述线缆驱动器供电。
参考图5，所述FPGA芯片包括控制模块、测试图生成模块、测试音频生成模块和HDMI TX模块，所述控制模块分别与所述UART单元、所述HDMI TX模块双向连接，所述控制模块的输出I2C与所述线缆驱动器(图示未显示)连接，所述控制模块与所述测试图生成模块连接，所述HDMI TX模块分别与所述测试图生成模块、测试音频生成模块接口连接，所述HDMI TX模块输出与所述线缆驱动器(图示未显示)相连，其中，所述HDMI TX模块即包括HDMI TX控制器的FPGA原型验证方法实施例1中所述的HDMI TX控制器、Serdes IP以及用于HDMI TX控制器和Serdes IP之间进行接口信号匹配工作的转换模块。
基于本发明的实施例2
本发明实施例2所提供的一种HDMI TX控制器的FPGA原型验证装置，如图2所示，所述装置包括HDMI TX控制器、FPGA芯片上的Serdes IP以及用于完成HDMI TX控制器和Serdes IP之间接口信号匹配工作的转换模块。
进一步的，所述HDMI TX控制器对接所述转换模块的接口包含复位信号、系统时钟信号、控制信号、发送数据信号、热插拔检测信号和Rx检测信号；所述Serdes IP对接所述转换模块的接口有复位信号、时钟信号和发送数据信号。
除了上述模块和部件以外，一种HDMI TX控制器的FPGA原型验证装置还可以包括其他部件，然而，由于这些部件与本公开实施例的内容无关，因此在这里省略其图示和描述。
一种HDMI TX控制器的FPGA原型验证装置的具体工作过程参照上述HDMI TX控制器的FPGA原型验证方法实施例1的描述，不再赘述。
综合上述各实施例提供的一种HDMI TX控制器的FPGA原型验证方法及验证装置，针对传统的EDA仿真具有验证速度慢、验证不全面的缺点，通过利用FPGA芯片上的SerdesIP代替HDMI TX PHY，并提供一个用于完成HDMI TX控制器和Serdes IP之间接口信号匹配工作的转换模块来实现HDMI TX控制器的FPGA原型验证。本发明的有益效果是：可以提高验证的效率和全面性。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种HDMI TX控制器的FPGA原型验证方法，其特征在于，所述方法包括：
利用FPGA芯片上的Serdes IP代替HDMI TX PHY，并提供一个用于完成HDMI TX控制器和Serdes IP之间接口信号匹配工作的转换模块。
2.根据权利要求1所述的一种HDMI TX控制器的FPGA原型验证方法，其特征在于，所述HDMI TX控制器对接所述转换模块的接口包含复位信号、系统时钟信号、控制信号、发送数据信号、热插拔检测信号和Rx检测信号；所述Serdes IP对接所述转换模块的接口有复位信号、时钟信号和发送数据信号。
3.根据权利要求2所述的一种HDMI TX控制器的FPGA原型验证方法，其特征在于，所述转换模块将外部输入的热插拔信号直接输出给所述HDMI TX控制器。
4.根据权利要求2所述的一种HDMI TX控制器的FPGA原型验证方法，其特征在于，所述HDMI TX控制器输出复位信号经所述转换模块接口信号匹配后控制所述Serdes IP复位，所述Serdes IP复位完成后输出复位完成信号经所述转换模块接口信号匹配后给所述HDMITX控制器。
5.根据权利要求2所述的一种HDMI TX控制器的FPGA原型验证方法，其特征在于，当所述HDMI TX控制器输出Rx检测使能信号时，所述转换模块收到所述HDMI TX控制器输出的Rx检测使能信号后直接把Rx检测信号置1输出给所述HDMI TX控制器。
6.根据权利要求2所述的一种HDMI TX控制器的FPGA原型验证方法，其特征在于，所述系统时钟信号包括像素时钟、TMDS时钟和像素重复时钟，每个像素的颜色深度为24位、30位、36位或48位中的任意一个。
7.根据权利要求6所述的一种HDMI TX控制器的FPGA原型验证方法，其特征在于，所述像素时钟、所述TMDS时钟和所述像素重复时钟之间的关系为：所述像素重复时钟等于所述像素时钟乘以像素重复数；TMDS时钟等于像素颜色深度除以24后再乘以所述像素重复时钟。
8.根据权利要求1所述的一种HDMI TX控制器的FPGA原型验证方法，其特征在于，当所述Serdes IP为UltraScale FPGAs Transceivers时，所述转换模块采用FIFO实现HDMI TX控制器与Serdes IP之间的发送数据信号位宽匹配工作。
9.一种HDMI TX控制器的FPGA原型验证装置，其特征在于，所述装置包括HDMI TX控制器、FPGA芯片上的Serdes IP以及用于完成HDMI TX控制器和Serdes IP之间接口信号匹配工作的转换模块。
10.根据权利要求9所述的一种HDMI TX控制器的FPGA原型验证装置，其特征在于，所述HDMI TX控制器对接所述转换模块的接口包含复位信号、系统时钟信号、控制信号、发送数据信号、热插拔检测信号和Rx检测信号；所述Serdes IP对接所述转换模块的接口有复位信号、时钟信号和发送数据信号。
CN202211012740.8A 2022-08-23 2022-08-23 一种hdmi tx控制器的fpga原型验证方法及验证装置 Pending CN115358171A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211012740.8A CN115358171A (zh) 2022-08-23 2022-08-23 一种hdmi tx控制器的fpga原型验证方法及验证装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211012740.8A CN115358171A (zh) 2022-08-23 2022-08-23 一种hdmi tx控制器的fpga原型验证方法及验证装置

Publications (1)

Publication Number Publication Date
CN115358171A true CN115358171A (zh) 2022-11-18

Family

ID=84001794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211012740.8A Pending CN115358171A (zh) 2022-08-23 2022-08-23 一种hdmi tx控制器的fpga原型验证方法及验证装置

Country Status (1)

Country Link
CN (1) CN115358171A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117055966A (zh) * 2023-10-13 2023-11-14 深圳中微电科技有限公司 基于hdmi的热插拔检测与处理方法、装置及存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117055966A (zh) * 2023-10-13 2023-11-14 深圳中微电科技有限公司 基于hdmi的热插拔检测与处理方法、装置及存储介质

Similar Documents

Publication Publication Date Title
CN101334762B (zh) 用在计算机中的数据传输系统
CN1173259C (zh) 模拟/数字显示适配器和具有这种适配器的计算机系统
CN107451087A (zh) 一种基于fpga的异同步可切换串口及使用方法
CN103827841A (zh) 可配置带宽的io连接器
CN104795039A (zh) 基于fpga实现mipi信号传输调整的方法和装置
CN111063287B (zh) 显示控制系统
CN115358171A (zh) 一种hdmi tx控制器的fpga原型验证方法及验证装置
CN104992650B (zh) Mipi信号自动测试方法和装置
CN105405375A (zh) 一种mipi视频信号单路转多路的装置及方法
CN105491318A (zh) 一种dp视频信号单路转多路的装置及方法
US7671631B2 (en) Low voltage differential signal receiving device
CN211906271U (zh) 电子设备及连接线
CN109359082B (zh) 一种基于fpga的usb数据实时监听系统及方法
CN110704345A (zh) 基于pcie的高速多串口卡系统及其发送、接收方法
CN217880290U (zh) 一种hdmi tx控制器的fpga原型验证平台
KR102452027B1 (ko) 디스플레이 모듈 검사 시스템
CN105960764A (zh) 一种高清视频信号光传输系统、模块引脚定义方法和传输方法
CN210402326U (zh) Lvds视频源模块
CN105740186A (zh) 高速数据转接板电路
CN100437465C (zh) 笔记本电脑视频信号处理电路
CN220105678U (zh) 一种通信接口的测试工具及电子设备
CN220964965U (zh) 兼具多类型信号接口转换功能的便携式视频图像发生器
CN219268945U (zh) 图像传感器评测转接装置及评测系统
CN210515372U (zh) 高速图像处理线路盒
Xu et al. Design of serial image acquisition system based on camera link

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination