CN217444389U - 一种小尺寸的薄型集成封装结构 - Google Patents
一种小尺寸的薄型集成封装结构 Download PDFInfo
- Publication number
- CN217444389U CN217444389U CN202220220643.7U CN202220220643U CN217444389U CN 217444389 U CN217444389 U CN 217444389U CN 202220220643 U CN202220220643 U CN 202220220643U CN 217444389 U CN217444389 U CN 217444389U
- Authority
- CN
- China
- Prior art keywords
- memory chip
- flash memory
- controller
- substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本实用新型涉及一种小尺寸的薄型集成封装结构，包含基板以及通过绝缘树脂封装在基板上的元器件、控制器、垫片、闪存芯片和内存芯片；所述元器件通过锡膏设置在基板上，控制器通过底部填充胶设置在基板上，控制器的周围设置有垫片，垫片的顶面高于控制器的顶面，闪存芯片通过DAF膜设置在垫片上，内存芯片通过DAF膜设置在闪存芯片上；所述闪存芯片通过键合金线与基板电连接，内存芯片通过键合金线与闪存芯片电连接；本方案将闪存和内存叠加在一起置于控制器上方，更好的节省了空间；控制芯片利用倒装技术，区别于传统的焊线工艺，且控制器是置于闪存和内存的堆叠结构下方，能够实现更小更薄的尺寸，比原先的结构更能满足时代发展的需求。
Description
技术领域
本实用新型涉及一种小尺寸的薄型集成封装结构，属于半导体封装技术领域。
背景技术
现有技术中，多为闪存和控制器集成在一起的结构，内存是分开设置在线路板上的，导致线路板整体尺寸偏大，集成度低。
实用新型内容
本实用新型目的是为了克服现有技术的不足而提供一种小尺寸的薄型集成封装结构。
为达到上述目的，本实用新型采用的技术方案是：一种小尺寸的薄型集成封装结构，包含基板以及通过绝缘树脂封装在基板上的元器件、控制器、垫片、闪存芯片和内存芯片；所述元器件通过锡膏设置在基板上，控制器通过底部填充胶设置在基板上，控制器的周围设置有垫片，垫片的顶面高于控制器的顶面，闪存芯片通过DAF膜设置在垫片上，内存芯片通过DAF膜设置在闪存芯片上；所述闪存芯片通过键合金线与基板电连接，内存芯片通过键合金线与闪存芯片电连接。
优选的，所述控制器的底部设置有凸块，凸块间隔地设置在底部填充胶中。
优选的，所述闪存芯片为多层梯形堆叠结构，内存芯片通过DAF膜设置在最顶层的闪存芯片上。
优选的，所述垫片通过DAF膜设置在基板上。
优选的，所述基板的底面设置有多个锡球。
由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：
本实用新型方案的小尺寸的薄型集成封装结构，是一种嵌入式多制程封装芯片，将内存、闪存和控制器封装在一起，闪存和内存叠加在一起置于控制器上方，更好的节省了空间；控制芯片利用倒装技术，区别于传统的焊线工艺，且控制器是置于闪存和内存的堆叠结构下方，能够实现更小更薄的尺寸，比原先的结构更能满足时代发展的需求。
附图说明
下面结合附图对本实用新型技术方案作进一步说明：
附图1为本实用新型所述的小尺寸的薄型集成封装结构的示意图。
具体实施方式
下面结合附图及具体实施例对本实用新型作进一步的详细说明。
如图1所示，本实用新型所述的一种小尺寸的薄型集成封装结构，包含基板1以及通过绝缘树脂19封装在基板1上的元器件3、控制器、垫片7、闪存芯片9和内存芯片17。
所述元器件3通过锡膏2设置在基板1上，控制器采用倒装芯片的方式，通过凸块4和底部填充胶5设置在基板1上，控制器的两侧均设置有垫片7，垫片7通过DAF膜6设置在基板1上，并且垫片7的顶面高于控制器的顶面。
所述闪存芯片9为多层梯形堆叠结构，多层闪存芯片9依次通过DAF膜6堆叠在垫片7上，内存芯片17通过DAF膜6设置在最顶层的闪存芯片9上；所述闪存芯片9通过键合金线18与基板1电连接，内存芯片17通过键合金线18与闪存芯片9电连接，基板1的底面设置有多个锡球20。
本方案的封装大概过程如下：
步骤1，基板选择。
步骤2，贴元器件；在基板表面刷上锡膏，贴上元器件。
步骤3，贴控制器；在基板表面倒装贴上控制器，过完reflow后，点underfiller胶保护。
步骤4，贴spacer；在控制器的两边贴spacer，高度是需要高于控制器。
步骤5，贴Nand；在spacer上贴Nand1~4。
步骤6，贴LPDDR；在最上层贴LPDDR。
步骤7，打线；在Nand和LPDDR芯片上打线。
步骤8，塑封；利用EMC将集成产品进行塑封。
步骤9，植球；选择合适的锡球，进行植球作业。
步骤10，切单；将Strip利用切割刀切成单颗。
以上仅是本实用新型的具体应用范例，对本实用新型的保护范围不构成任何限制。凡采用等同变换或者等效替换而形成的技术方案，均落在本实用新型权利保护范围之内。
Claims (5)
1.一种小尺寸的薄型集成封装结构，其特征在于：包含基板（1）以及通过绝缘树脂（19）封装在基板（1）上的元器件（3）、控制器、垫片（7）、闪存芯片（9）和内存芯片（17）；所述元器件（3）通过锡膏（2）设置在基板（1）上，控制器通过底部填充胶（5）设置在基板（1）上，控制器的周围设置有垫片（7），垫片（7）的顶面高于控制器的顶面，闪存芯片（9）通过DAF膜（6）设置在垫片（7）上，内存芯片（17）通过DAF膜（6）设置在闪存芯片（9）上；所述闪存芯片（9）通过键合金线（18）与基板（1）电连接，内存芯片（17）通过键合金线（18）与闪存芯片（9）电连接。
2.根据权利要求1所述的小尺寸的薄型集成封装结构，其特征在于：所述控制器的底部设置有凸块（4），凸块（4）间隔地设置在底部填充胶（5）中。
3.根据权利要求1所述的小尺寸的薄型集成封装结构，其特征在于：所述闪存芯片（9）为多层梯形堆叠结构，内存芯片（17）通过DAF膜（6）设置在最顶层的闪存芯片（9）上。
4.根据权利要求1所述的小尺寸的薄型集成封装结构，其特征在于：所述垫片（7）通过DAF膜（6）设置在基板（1）上。
5.根据权利要求1所述的小尺寸的薄型集成封装结构，其特征在于：所述基板（1）的底面设置有多个锡球（20）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220220643.7U CN217444389U (zh) | 2022-01-26 | 2022-01-26 | 一种小尺寸的薄型集成封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220220643.7U CN217444389U (zh) | 2022-01-26 | 2022-01-26 | 一种小尺寸的薄型集成封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217444389U true CN217444389U (zh) | 2022-09-16 |
Family
ID=83212943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202220220643.7U Active CN217444389U (zh) | 2022-01-26 | 2022-01-26 | 一种小尺寸的薄型集成封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217444389U (zh) |
-
2022
- 2022-01-26 CN CN202220220643.7U patent/CN217444389U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI415201B (zh) | 多晶片堆疊結構及其製法 | |
| TWI355061B (en) | Stacked-type chip package structure and fabricatio | |
| CN101359659A (zh) | 半导体封装及制造方法、半导体模块和包括该模块的装置 | |
| CN105762084A (zh) | 倒装芯片的封装方法及封装装置 | |
| CN104332462A (zh) | 一种芯片倾斜堆叠的圆片级封装单元及其封装方法 | |
| CN103594447B (zh) | 封装密度大高频性能好的ic芯片堆叠封装件及制造方法 | |
| CN103250246A (zh) | 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统 | |
| CN101752353B (zh) | 多芯片半导体封装构造 | |
| KR101219484B1 (ko) | 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈 | |
| CN217444389U (zh) | 一种小尺寸的薄型集成封装结构 | |
| CN104183555A (zh) | 半导体封装件及其制法 | |
| CN203573977U (zh) | 封装密度大高频性能好的ic芯片堆叠封装件 | |
| CN219832656U (zh) | 一种多芯片大容量高集成封装结构 | |
| CN219553626U (zh) | 一种低功耗高容量的混合封装结构 | |
| TWI331390B (en) | Multi-chip stack package efficiently using a chip attached area on a substrate and its applications | |
| CN220106524U (zh) | 一种双通道的bga封装结构 | |
| CN211017055U (zh) | 一种大尺寸芯片4d封装的堆叠结构 | |
| CN101236962A (zh) | 多芯片堆叠结构及其制法 | |
| CN204464266U (zh) | 一种小球间距的pop芯片叠层封装结构 | |
| CN205881899U (zh) | 多通道堆叠封装结构 | |
| CN217444371U (zh) | 一种薄尺寸安全加密卡类封装结构 | |
| CN104103605A (zh) | 半导体封装件及其制法 | |
| CN211555882U (zh) | 一种多芯片堆叠结构 | |
| CN218679785U (zh) | 芯片堆叠封装结构 | |
| CN219393394U (zh) | 基于双裸芯堆叠的dram模组封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |