CN217426743U - 电子器件 - Google Patents

Abstract

本实用新型涉及一种电子器件，包括：射频基板，具有第一内埋线路，第一内埋线路由射频基板的上表面露出；天线基板，设置于射频基板上方；以及连接层，将射频基板的上表面以及第一内埋线路连接至天线基板。上述技术方案至少可以减少电子器件中间隙的产生。

Description

电子器件

技术领域

本实用新型涉及半导体技术领域，更具体地，涉及一种电子器件。

背景技术

参考图1A和图1B所示，在现行混合封装天线(hybrid Antenna in Package，hybrid AiP)的结构中，天线基板20与RF(Radio Frequency，射频)基板10是通过粘接层30相互对接。由于RF基板10上的焊盘15一般为无阻焊层(Mask free)设计(如图1A)，或者为NSMD(Non-Solder-Mask Defined，非阻焊层限定)设计(如图1B)，在这两种设计中焊盘15会与RF基板10的介电材料12的表面不齐平，导致当将粘接层30压合在RF基板10上时，会因为焊盘15与介电材料12之间存在的高度差，而使得粘接层30与焊盘15、介电材料12之间产生间隙(void)40，进而在后续制程中，会导致粘接层30与焊盘15、介电材料12会产生分层(delamination)情况。

实用新型内容

针对相关技术中的上述问题，本实用新型提出一种电子器件，可以减少电子器件中间隙的产生。

根据一些实施例的一个方面，提供了一种电子器件，包括：射频基板，具有第一内埋线路，第一内埋线路由射频基板的上表面露出；天线基板，设置于射频基板上方；以及连接层，将射频基板的上表面以及第一内埋线路连接至天线基板。

在一些实施例中，电子器件还包括防氧化层，防氧化层设置于第一内埋线路的上表面上。

在一些实施例中，防氧化层突出于射频基板的上表面。

在一些实施例中，防氧化层包括化学镍金层。

在一些实施例中，第一内埋线路的上表面与射频基板的上表面基本上齐平。

在一些实施例中，天线基板具有第二内埋线路，第二内埋线路由天线基板的下表面露出并且连接至连接层。

在一些实施例中，第二内埋线路与第一内埋线路至少部分重叠。

在一些实施例中，连接层包括导电通孔，导电通孔将第一内埋线路连接至第二内埋线路。

在一些实施例中，在从天线基板到射频基板的方向上，导电通孔的宽度逐渐减小。

根据一些实施例的另一个方面，还提供了一种电子器件，包括：射频基板；天线基板，位于射频基板上方，天线基板具有第一内埋线路，第一内埋线路由天线基板的下表面露出，并且第一内埋线路的下表面与天线基板的下表面基本上齐平；以及连接层，将天线基板的下表面以及第一内埋线路连接至射频基板。

在一些实施例中，电子器件还包括防氧化层，防氧化层设置于第一内埋线路的下表面上，防氧化层突出于天线基板的下表面，防氧化层包括化学镍金层。

在一些实施例中，连接层包括导电通孔，导电通孔将第一内埋线路连接至射频基板，其中，在从天线基板到射频基板的方向上，导电通孔的宽度逐渐减小。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本实用新型的各个方面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。

图1A和图1B是现行天线基板与RF基板对接的截面示意图。

图2是根据一些实施例的电子器件的部分的截面视图。

图3A至图3O示出了根据一些实施例的制造电子器件的流程的多个阶段的立体示意图。

具体实施例

下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本实用新型。当然这些仅仅是实例并不旨在限定本实用新型。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本实用新型在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

如本文中所使用，术语“大致”、“基本上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“基本上”相同。

再者，为便于描述，“第一”、“第二”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”等等不意欲描述对应组件。

图2是根据一些实施例的电子器件的部分的截面视图。在一些实施例中，电子器件可以是混合封装天线或者包括混合封装天线。参考图2所示，电子器件包括RF基板110和设置在RF基板110上方的天线基板220。RF基板110和天线基板220之间通过连接层130相互对接。RF基板110中设置有第一内埋线路115，第一内埋线路115位于RF基板110的上表面下方并且第一内埋线路115由RF基板110的上表面露出。RF基板110的上表面可以是由RF基板110中的介电层112限定的表面。第一内埋线路115的这种内埋结构可以称为ETS(EmbeddedTrace Substrate)设计。第一内埋线路115可以是焊盘或迹线(trace)。连接层130将RF基板110的上表面以及第一内埋线路115连接至天线基板220。连接层130包括可以导电通孔134和粘接层132，粘接层132填充在天线基板220与RF基板110之间并且围绕导电通孔134。RF基板110和天线基板220之间可以通过导电通孔134相互电连接。

在一些实施例中，第一内埋线路115的上表面与RF基板110的介电层112的上表面基本上齐平。基本上齐平可以是指第一内埋线路115的上表面与RF基板110的上表面的高度差小于约4微米。例如，第一内埋线路115的上表面低于RF基板110的上表面并且二者之间的高度差小于4微米，可以称为第一内埋线路115的上表面与RF基板110的介电层112的上表面基本上齐平。在一些实施例中，粘接层132的厚度可以在20微米至100微米的范围内。

在一些实施例中，第一内埋线路115的上表面上设置有防氧化层150。防氧化层150可以是借由ENIG(Electroless Nickel/Immersion Gold，化学镍金)制程形成的层。在这样的实施例中，防氧化层150包括可以化学镍金层。具体的，化学镍金层包括由ENIG制程形成在第一内埋线路115的上表面上的镍层152和位于镍层152上的金层154。

在一些实施例中，防氧化层150的厚度可以在4微米至8微米的范围内。防氧化层150可以突出于RF基板110的上表面。在一些实施例中，防氧化层150可以突出于RF基板110的上表面的距离在2微米至4微米的范围内。

在图2所示的实施例中，通过将RF基板110采用内埋式的第一内埋线路115，并且将内埋的第一内埋线路115(焊盘或迹线)作为与连接层130的连接面，使得连接层130贴附在内埋的第一内埋线路115与RF基板110的介电层112共同构成的平整表面上，从而可以减少连接层130与第一内埋线路115或RF基板110的介电层112之间间隙的产生。

另外，天线基板220中设置有第二内埋线路225，第二内埋线路225由天线基板220的下表面露出并且连接至连接层130。天线基板220的下表面可以是由天线基板220中的介电层222限定的表面。第二内埋线路225的下表面与天线基板220的介电层222的下表面基本上齐平。

第二内埋线路225的下表面处也可以设置有防氧化层250。防氧化层250可以是借由ENIG制程形成的层。在这样的实施例中，防氧化层250包括可以化学镍金层。化学镍金层可以包括由ENIG制程形成的位于第二内埋线路225的下表面处的镍层252和位于镍层252下方的金层254。

可以通过连接层130中的导电通孔134将第一内埋线路115连接至第二内埋线路225。第二内埋线路225与第一内埋线路115至少部分地重叠。导电通孔134可以位于第二内埋线路225与第一内埋线路115重叠的部分之间，以将第一内埋线路115连接至第二内埋线路225。在一些实施例中，是对附接在RF基板110上的粘接层132进行钻孔制程而形成导电通孔134，因此在从天线基板220到RF基板110的方向上，导电通孔134的宽度是逐渐减小的。

通过将天线基板220采用内埋式的第二内埋线路225，使得连接层130可贴附在内埋的第二内埋线路225与天线基板220的介电层222共同构成的平整表面上，从而当天线基板220层压在连接层130上之后，可以减少连接层130与第二内埋线路225或天线基板220的介电层222之间间隙的产生。

应理解，虽然图2中示出了天线基板220中设置有第二内埋线路225并且RF基板110中设置有第一内埋线路115，但是在其他实施例中，可以只在RF基板110中设置第一内埋线路115，或者可以只在天线基板220中设置第二内埋线路225。

图3A至图3O示出了根据一些实施例的制造电子器件的流程的多个阶段的立体示意图。以下参考图3A至图3O示对制造电子器件的流程进行说明。

首先参考图3A所示，提供RF基板110。RF基板110中可以设置有如以上参考图2所描述的由RF基板110的上表面露出的第一内埋线路115。并且还可以通过ENIG制程而在第一内埋线路115上形成如以上参考图2所描述的防氧化层150。然后，在图3A中，在RF基板110上层压粘接层132。由于如以上参考图2所描述的第一内埋线路115的配置，使得粘接层132贴附在第一内埋线路115与RF基板110的介电层共同构成的平整表面上。

参考图3B所示，执行激光钻孔制程而在粘接层132中形成多个开孔，并在各个开孔中填入导电材料而形成导电通孔134。至少一个导电通孔134可以连接到下面的RF基板110中的第一内埋线路115(见图2)。粘接层132和其中的导电通孔134共同构成连接层130。随后，如图3C所示，可以对所得的结构执行预固化(pre-curing)处理310。

参考图3D所示，利用载板190将天线基板220层压(Lamination)在RF基板110和连接层130上。天线基板220中可以设置有如以上参考图2所描述的由天线基板220的下表面露出的第二内埋线路225。还可以通过ENIG制程而在第二内埋线路225上形成如以上参考图2所描述的防氧化层250。连接层130中的至少一个导电通孔134可以将RF基板110中的第一内埋线路115连接至天线基板220中的第二内埋线路225。由于如以上参考图2所描述的第二内埋线路225的配置，使得连接层130可贴附于第二内埋线路225与天线基板220的介电层共同构成的平整表面。

随后，可以去除载板190，并且如图3E所示，利用烘烤装置192对RF基板110、连接层130和天线基板220执行固化(curing)处理320。

参考图3F所示，将图3E中的结构倒置，使得RF基板110的远离天线基板220的表面111朝上。然后在该表面111上放置管芯162和多个无源元件164(也可称为被动元件)。另外，还可以在RF基板110的该表面111上形成金属化图案166。在一些实施例中，管芯162可以例如是5G RF集成电路管芯。在一些实施例中，无源元件164可以包括电阻器、电容器和电感器中的任意一种或多种。然后可以执行回流制程330，而将管芯162和无源元件164与RF基板110接合。

参考图3G所示，在金属化图案166上覆盖胶层170。在形成胶层170之后，可以对所得的结构进行固化处理340。然后参考图3H所示，利用载板190在RF基板110上方层压形成模塑料175，以利用模塑料175包封RF基板110上的管芯162、无源元件164和胶层170。参考图3I所示，在形成模塑料175之后，可以利用烘烤装置192对所得的结构进行模封后固化(postmold curing，PMC)处理350。

随后参考图3J所示，利用激光在模塑料175中形成凹槽178，凹槽178暴露出RF基板110上的胶层170。参考图3K所示，通过凹槽178去除金属化图案166上方的胶层170，再去除金属化图案166上方的模塑料175，而保留包覆管芯162和无源元件164的模塑料175。

参考图3L所示，执行切割制程410，切割制程410可以停止在连接层130处。然后参考图3M所示，可以对图3L中所得的结构进行烘烤(Baking)处理360。参考图3N所示，在RF基板110上方沉积可提供屏蔽(shielding)功能的材料195以形成屏蔽保护层199，如图3O所示。然后，穿透连接层130和天线基板220执行切割制程420，而得到电子器件100。图2所示的截面图可以是图3O中的电子器件100的部分的截面图。

如上所述，由于电子器件100中采用了如以上参考图2所描述的第一内埋线路115的相关配置，连接层130贴附在第一内埋线路115与RF基板110的介电层共同构成的平整表面上，避免了连接层130与第一内埋线路115或RF基板110的介电层112之间产生间隙，从而在经过诸如预固化处理310、固化处理320、回流制程330、固化处理340、模封后固化处理350、烘烤处理360的多个热处理制程之后，连接层130与第一内埋线路115或RF基板110的介电层112之间不会发生分层情况。此外，由于电子器件100中采用了如以上参考图2所描述的第二内埋线路225的相关配置，连接层130贴附于第二内埋线路225与天线基板220的介电层222共同构成的平整表面上，避免了连接层130与第二内埋线路225或天线基板220的介电层222之间产生间隙，从而在经过诸如预固化处理310、固化处理320、回流制程330、固化处理340、模封后固化处理350、烘烤处理360的多个热处理制程之后，所形成的电子器件100中的连接层130与第二内埋线路225和天线基板220的介电层222之间不会发生分层情况。

上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，可以很容易地使用本实用新型作为基础来设计或更改其他的处理和结构以用于达到与本实用新型所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本实用新型的精神和范围，并且在不背离本实用新型的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (12)

1.一种电子器件，其特征在于，包括：

射频基板，具有第一内埋线路，所述第一内埋线路由所述射频基板的上表面露出；

天线基板，设置于所述射频基板上方；以及

连接层，将所述射频基板的所述上表面以及所述第一内埋线路连接至所述天线基板。

2.根据权利要求1所述的电子器件，其特征在于，还包括：

防氧化层，设置于所述第一内埋线路的上表面上。

3.根据权利要求2所述的电子器件，其特征在于，所述防氧化层突出于所述射频基板的所述上表面。

4.根据权利要求2所述的电子器件，其特征在于，所述防氧化层包括化学镍金层。

5.根据权利要求1所述的电子器件，其特征在于，所述第一内埋线路的上表面与所述射频基板的所述上表面基本上齐平。

6.根据权利要求1所述的电子器件，其特征在于，所述天线基板具有第二内埋线路，所述第二内埋线路由所述天线基板的下表面露出并且连接至所述连接层。

7.根据权利要求6所述的电子器件，其特征在于，所述第二内埋线路与所述第一内埋线路至少部分重叠。

8.根据权利要求6所述的电子器件，其特征在于，所述连接层包括导电通孔，所述导电通孔将所述第一内埋线路连接至所述第二内埋线路。

9.根据权利要求8所述的电子器件，其特征在于，在从所述天线基板到所述射频基板的方向上，所述导电通孔的宽度逐渐减小。

10.一种电子器件，其特征在于，包括：

射频基板；

天线基板，位于所述射频基板上方，所述天线基板具有第一内埋线路，所述第一内埋线路由所述天线基板的下表面露出，并且所述第一内埋线路的下表面与所述天线基板的所述下表面基本上齐平；以及

连接层，将所述天线基板的所述下表面以及所述第一内埋线路连接至所述射频基板。

11.根据权利要求10所述的电子器件，其特征在于，还包括：

防氧化层，设置于所述第一内埋线路的下表面上；

其中，所述防氧化层突出于所述天线基板的所述下表面，所述防氧化层包括化学镍金层。

12.根据权利要求10所述的电子器件，其特征在于，所述连接层包括导电通孔，所述导电通孔将所述第一内埋线路连接至所述射频基板，其中，在从所述天线基板到所述射频基板的方向上，所述导电通孔的宽度逐渐减小。

Images