CN217334100U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN217334100U
CN217334100U CN202221119101.7U CN202221119101U CN217334100U CN 217334100 U CN217334100 U CN 217334100U CN 202221119101 U CN202221119101 U CN 202221119101U CN 217334100 U CN217334100 U CN 217334100U
Authority
CN
China
Prior art keywords
region
electrode
sub
holes
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221119101.7U
Other languages
English (en)
Inventor
李光洙
金璱基
金承来
李在贤
崔昇夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN217334100U publication Critical patent/CN217334100U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了显示装置，该显示装置包括衬底、布置在衬底上的第一绝缘层、布置在第一绝缘层上的半导体层、布置在半导体层上的第二绝缘层以及布置在第二绝缘层上的第一导电层，其中，半导体层包括有源图案。显示装置还包括由相同的导电层构成的栅电极和源/漏电极，并且包括半导体层，该半导体层对施加到晶体管的电信号具有减小的电阻。因此，显示装置的可靠性因半导体层的电阻的降低而提高。

Description

显示装置
技术领域
本公开总体上涉及显示装置。更具体地，本公开涉及提高显示装置的可靠性的显示装置。
背景技术
在多媒体的发展下，显示装置的重要性正在增加。因此，正在使用各种类型的显示装置，诸如有机发光显示装置(OLED)、液晶显示装置(LCD)等。显示装置的应用正在多样化。例如，显示装置应用于各种电子产品，例如，电视机、智能电话、智能表和平板PC。
显示装置可包括多个晶体管。每个晶体管可包括栅电极、源/漏电极和半导体层。为了简化显示装置的制造工艺，包括在显示装置中的栅电极和源/漏电极可由相同的导电层构成。
实用新型内容
本公开的目的在于提供包括具有由相同的导电层构成的栅电极和源/漏电极并且具有对施加到晶体管的电信号具有减小的电阻的半导体层的晶体管的显示装置。因此，显示装置的可靠性因半导体层的电阻的降低而提高。
根据本公开的目的不限于上述目的。根据本公开的未提及的其它目的和优点可基于下面的描写来理解，并且可基于根据本公开的实施方式而更清楚地理解。此外，将容易理解，根据本公开的目的和优点可使用在权利要求书中所示的手段及其组合来达成。
根据本公开的实施方式，显示装置包括衬底、布置在衬底上的第一绝缘层、布置在第一绝缘层上的半导体层、布置在半导体层上的第二绝缘层以及布置在第二绝缘层上的第一导电层，其中，半导体层包括有源图案。第一导电层包括与有源图案接触的第一电极以及面对第一电极并与有源图案接触的第二电极。有源图案包括与第一电极接触的第一区域、与第二电极接触的第二区域、第三区域(第三区域的一部分与第一区域和第二区域间隔开并布置在第一区域与第二区域之间)、布置在第一区域与第三区域的该一部分之间的多个第一孔以及布置在第二区域与第三区域的该一部分之间的多个第二孔。第一绝缘层包括与第一孔重叠并具有朝向衬底凹陷的顶面的第一凹槽以及与第二孔重叠并具有朝向衬底凹陷的顶面的第二凹槽。
多个第一孔排列的方向可与多个第二孔排列的方向相同。
第三区域可包括布置在多个第一孔之中的彼此相邻的第一孔之间的第一子区域以及布置在多个第二孔之中的彼此相邻的第二孔之间的第二子区域。第一子区域可不与第一凹槽重叠。第二子区域可不与第二凹槽重叠。
第一子区域的边缘的一部分可与第一凹槽的边缘对齐。第二子区域的边缘的一部分可与第二凹槽的边缘对齐。
第三区域可包括多个第一子区域，并且第三区域可包括多个第二子区域。
第一电极可通过贯穿第二绝缘层的第一接触孔与有源图案的第一区域接触。第二电极可通过贯穿第二绝缘层的第二接触孔与有源图案的第二区域接触。
显示装置还可包括布置在衬底与第一绝缘层之间的第二导电层。第二导电层可包括与第一电极接触的第一图案和与第二电极接触的第二图案。
第一电极和第一图案可通过贯穿第一绝缘层和第二绝缘层的第三接触孔彼此接触。第二电极和第二图案可通过贯穿第一绝缘层和第二绝缘层的第四接触孔彼此接触。
第一接触孔可布置在第一凹槽与第三接触孔之间。第二接触孔可布置在第二凹槽与第四接触孔之间。
第一接触孔可在空间上连接到第三接触孔。第二接触孔可在空间上连接到第四接触孔。
第二导电层还可包括与第二图案间隔开的第一存储图案。半导体层还可包括与第一存储图案至少部分地重叠的第二存储图案。
第一接触孔可在空间上连接到第一凹槽。第二接触孔可在空间上连接到第二凹槽。
根据本公开的实施方式，显示装置包括衬底、布置在衬底上的有源图案、布置在衬底上并与有源图案部分地重叠的第一电极以及布置在衬底上并面对第一电极的第二电极，其中，第二电极与有源图案部分地重叠。有源图案包括：多个第一孔，其中，多个第一孔中的每个的边缘的一部分与第一电极的边缘对齐；以及多个第二孔，其中，多个第二孔中的每个的边缘的一部分与第二电极的边缘对齐。
多个第一孔排列的方向可与多个第二孔排列的方向相同。
显示装置还可包括半导体层、第一导电层和第二绝缘层，半导体层包括有源图案，第一导电层包括第一电极和第二电极，第二绝缘层布置在半导体层与第一导电层之间。第一电极可通过贯穿第二绝缘层的第一接触孔与有源图案接触。
显示装置还可包括布置在衬底与有源图案之间的第一绝缘层。第一绝缘层可包括与第一孔重叠并具有朝向衬底凹陷的顶面的第一凹槽以及与第二孔重叠并具有朝向衬底凹陷的顶面的第二凹槽。
有源图案还可包括与第一电极重叠的第一区域、与第二电极重叠的第二区域以及第三区域，第三区域的一部分布置在第一区域与第二区域之间。多个第一孔可布置在第一区域与第三区域的该一部分之间。多个第二孔可布置在第二区域与第三区域的该一部分之间。
第三区域可包括布置在多个第一孔之中彼此相邻的第一孔之间的第一子区域以及布置在多个第二孔之中彼此相邻的第二孔之间的第二子区域。
第三区域可包括多个第一子区域，并且第三区域包括多个第二子区域。
第一电极和第二电极可由相同的导电层构成。
根据本公开的实施方式，显示装置包括：衬底；有源图案，有源图案布置在衬底上；以及第一电极，第一电极布置在衬底上并且与有源图案部分地重叠；其中，有源图案包括：多个第一孔，其中，多个第一孔中的每个的边缘的一部分与第一电极的边缘对齐。
显示装置还可包括：半导体层，半导体层包括有源图案；第一导电层，第一导电层包括第一电极；以及第二绝缘层，第二绝缘层布置在半导体层与第一导电层之间，并且其中，第一电极通过贯穿第二绝缘层的第一接触孔与有源图案接触。
显示装置还可包括：第二电极，第二电极布置在衬底上并且面对第一电极，其中，第二电极与有源图案部分地重叠；以及第一绝缘层，第一绝缘层布置在衬底与有源图案之间，并且其中，第一导电层还包括第二电极，并且有源图案还包括多个第二孔，其中，多个第二孔中的每个的边缘的一部分与第二电极的边缘对齐，并且其中，第一绝缘层包括：与第一孔重叠并具有朝向衬底凹陷的顶面的第一凹槽；以及与第二孔重叠并具有朝向衬底凹陷的顶面的第二凹槽。
在根据一个实施方式的显示装置中，包括具有多个孔的半导体层的晶体管结构可使得对施加到晶体管的电信号的半导体层的电阻减小。因此，显示装置的可靠性可因半导体层的电阻的降低而提高。
本公开的效果不限于上述效果，并且本领域技术人员将从下面的描写清楚地理解如未提及的其它效果。
附图说明
通过参照附图详细描述本公开的示例实施方式，本公开的以上和其它的方面和特征将变得更加显而易见，在附图中：
图1是根据一个实施方式的显示装置的示意平面视图；
图2是图1的Q区域的放大视图；
图3是根据一个实施方式的一个子像素的等效电路图；
图4是包括在根据一个实施方式的显示装置中的晶体管的平面视图；
图5是包括在图4的晶体管中的半导体图案的平面视图；
图6是沿图4的线VI-VI'截取的剖面视图；
图7是沿图4的线VII-VII'截取的剖面视图；
图8是沿图4中的线VIII-VIII'截取的剖面视图；
图9是沿图4的线IX-IX'截取的剖面视图；
图10是沿图4中的线X-X'截取的剖面视图；
图11是示出根据一个实施方式的用于制造显示装置的方法的流程图；
图12、图13、图14、图15和图16是示出根据一个实施方式的用于制造显示装置的方法的示意图；
图17是包括在根据另一实施方式的显示装置中的晶体管的平面视图；
图18是包括在图17的晶体管中的半导体图案的平面视图；
图19是沿图17的线XIX-XIX'截取的剖面视图；
图20是包括在根据又一实施方式的显示装置中的晶体管的平面视图；
图21是沿图20中的线XXI-XXI'截取的剖面视图；以及
图22是沿图20的线XXII-XXII'截取的剖面视图。
具体实施方式
在下面的描写中，出于解释的目的，阐述了许多具体细节以便提供对本公开的各种实施方式或实现方式的透彻理解。如本文中所使用的，“实施方式”和“实现方式”为可互换的词，它们为采用本文中所公开的本公开中的一种或多种的装置或方法的非限制性实例。然而，显而易见的是，各种实施方式可在没有这些具体细节的情况下或者在一个或多个等同排列的情况下实践。在其它实例中，公知的结构和装置以框图形式示出以便避免不必要地混淆各种实施方式。另外，各种实施方式可为不同的，但不必为排他的。例如，在不背离本公开的情况下，实施方式的具体形状、配置和特性可在其它实施方式中使用或实现。
除非另有说明，否则所示的实施方式将被理解为提供可在实践中实现本公开的一些方式的变化细节的特征。因此，除非另有说明，否则各种实施方式的特征、部件、模块、层、膜、面板、区和/或方面等(在下文中被单独称为或统称为“元件”)可在不背离本公开的情况下以其它方式组合、分离、互换和/或重新排列。
交叉影线和/或阴影在附图中的使用通常被提供为阐明相邻元件之间的边界。由此，除非说明，否则无论交叉影线或阴影的存在与否都不会传达或指示对特定材料、材料性能、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性能等的任何偏好或要求。
另外，在附图中，出于清楚和/或描述的目的，元件的大小和相对大小可被夸大。当实施方式可不同方式实现时，可与所描述的顺序不同地执行具体工艺顺序。例如，两个连续描述的过程可基本上同时执行或者以与描述的顺序相反的顺序执行。而且，相似的附图标记表示相似的元件。
当元件(诸如，层)被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，该元件(诸如，层)可直接在另一元件或层上、直接连接到或直接联接到另一元件或层，或者可存在居间元件或居间层。然而，当元件或层被称为“直接”在另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，则不存在居间元件或居间层。为此，措辞“连接”可是指在具有或不具有居间元件的情况下的物理、电气和/或流体的连接。
另外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，并因此X轴、Y轴和Z轴可以更广泛的意义解释。例如，X轴、Y轴和Z轴可彼此垂直，或者可代表彼此不垂直的不同方向。
出于这种公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z构成的集群中的至少一个”可被解释为仅X、仅Y、仅Z、或X、Y和Z中的两个或更多个的任意组合，诸如，例如XYZ、XYY、YZ和ZZ。如本文中所使用的，措辞“和/或”包括相关联所列项目中的一个或多个的任何和所有组合。
虽然措辞“第一”、“第二”和类似词可在本文中用于描述各种类型的元件，但是这些部件不应受这些措辞限制。这些措辞用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，以下讨论的第一元件能被称作第二元件。
在空间上的相对措辞，诸如“之下(beneath)”、“下方(below)”、“下面(under)”、“下(lower)”、“上方(above)”、“上(upper)”、“上面(over)”、“更高(higher)”、“侧(side)”(例如，如在“侧壁(sidewall)”中)和类似词可在本文中出于描述性目的使用，并从而描述如附图中所示的一个元件与另一元件的关系。除了附图中描绘的取向之外，在空间上的相对措辞还旨在涵盖设备在使用、操作和/或制造中的不同取向。例如，如果附图中的设备被翻转，则被描述为在其它元件或特征“下方”或“之下”的元件将随后被取向在其它元件或特征“上方”。因此，措辞“下方”能涵盖上方和下方的取向这两者。此外，设备可以其它方式取向(例如，旋转90度或在其它取向处)，并由此，本文中所使用的在空间上的相对描述词应被相应地解释。
本文中所使用的专业用语出于描述特定实施方式的目的，并且不旨在进行限制。除非上下文另有清楚指示，否则如本文中所使用的单数形式“一(a)”、“一(an)”和“该(the)”也旨在包括复数形式。此外，当措辞“包括(comprise)”、“包括(comprising)”、“包括(include)”和/或“包括(including)”在本说明书中使用时，说明所陈述的特征、整数、步骤、操作、元件、部件和/或其集群的存在，但是不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其集群的存在或添加。也注意的是，如本文中所使用的，措辞“基本上(substantially)”、“约(about)”以及其它类似措辞作为近似的措辞来使用，而不作为程度的措辞来使用，并因此，被利用以考虑本领域普通技术人员将意识到的测量值、计算值和/或提供值的固有偏差。
本文中参照作为理想化实施方式和/或中间结构的示意图示的剖开视图示和/或分解图示来对各种实施方式进行描述。由此，由例如制造技术和/或公差的结果所导致的图示的形状的变化将被预料。因此，本文中所公开的实施方式不应必须被解释为限于特定所示的区的形状，而是将包括由例如制造导致的形状的偏差。通过这种方式，附图中所示的区本质上可为示意的，并且这些区的形状可不反映装置的区的实际形状，并且不必须旨在进行限制。
如本领域中的惯例，在功能的块、单元、部和/或模块方面，在附图中示出并描述了一些实施方式。本领域技术人员将领会，这些块、单元、部和/或模块通过电子(或光学)电路(诸如可使用基于半导体的制造技术或其它制造技术形成的逻辑电路、分立部件、微处理器、硬连线电路、存储器元件、线连接件和类似物)物理地实现。在由微处理器或其它类似硬件实现的块、单元、部和/或模块的情况下，可使用软件(例如，微代码)对它们进行编程和控制，以执行本文中所讨论的各种功能，并且可选择性由固件和/或软件来驱动。也预期到的是，每个块、单元、部和/或模块可由专用硬件实现，或者可实现为执行一些功能的专用硬件与执行其它功能的处理器(例如，一个或多个编程的微处理器和相关联的电路)的组合。而且，在不背离本公开的范围的情况下，一些实施方式的每个块、单元、部和/或模块可在物理上分离成两个或更多个交互和分立的块、单元、部和/或模块。此外，在不背离本公开的范围的情况下，一些实施方式的块、单元、部和/或模块可在物理上组合成更复杂的块、单元、部和/或模块。
除非在本文中另有定义或暗示，否则本文中所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解，除非在本文中清楚地如此定义，否则术语，诸如常用词典中定义的那些，应被解释为具有与它们在相关领域和本公开的上下文中的含义一致的含义，并且不应以理想的或过于正式的意义来解释。
图1是根据一个实施方式的显示装置的示意平面视图。图2是图1的Q区域的放大视图。
参照图1和图2，显示装置1显示运动图像或静止图像。显示装置1可是指提供显示画面的任何电子装置。例如，显示装置1可包括可提供显示画面的电视机、笔记本电脑、监视器、广告牌、物联网、移动电话、智能电话、平板PC(个人电脑)、电子表、智能表、手表电话、头戴式显示器(HMD)、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏装置、数码相机、摄像机等。
显示装置1包括提供显示画面的显示面板。显示面板的实例包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下文中，将对有机发光二极管显示面板实施为显示面板的实例进行描述。然而，本公开不限于此。当相同的技术思想适用于其它显示面板时，本公开也可应用于其它显示面板。
显示装置1的形状可进行各种修改。例如，显示装置1可具有诸如具有长横向边的矩形、具有长竖向边的矩形、正方形、具有倒圆角的矩形、其它多边形或圆形的形状。此外，显示装置1的显示区域DPA的形状可与显示装置1的整体形状类似。在图1中示出了第一方向X上的长度大于第二方向Y上的长度的矩形的显示装置1。
在一个实施方式中，第一方向X和第二方向Y彼此相交。第一方向X可指示显示装置1的一个边的延伸方向，并且第二方向Y可指示显示装置1的与一个边相交的对应边的延伸方向。此外，第三方向Z可是指与第一方向X和第二方向Y这两者相交的方向。然而，实施方式中提及的方向应被理解为是指相对方向。实施方式不限于提及的方向。
显示装置1可包括显示区域DPA和非显示区域NDA。显示区域DPA可是指显示画面的区域，并且非显示区域NDA可是指不显示画面的区域。显示区域DPA可被称为有效区域，并且非显示区域NDA也可被称为非有效区域。显示区域DPA通常可占据显示装置1的内部区。
非显示区域NDA可布置在显示区域DPA周围。非显示区域NDA可完全地或部分地围绕显示区域DPA。显示区域DPA可具有矩形形状，并且非显示区域NDA可布置成与显示区域DPA的四个边相邻。非显示区域NDA可构成显示装置1的边框。包括在显示装置1中的线或电路驱动器可布置在非显示区域NDA中，或者外部装置可安装在非显示区域NDA中。
显示区域DPA可包括多个像素PX。像素PX中的每个可包括发射在特定波长带中的光以显示特定颜色的一个或多个发光元件。在一些实施方式中，多个像素PX可排列成矩阵形式。例如，多个像素PX可沿第一方向X和第二方向Y排列。在平面视图中每个像素PX的形状可为矩形或正方形。然而，本公开不限于此。每个像素PX的形状可为具有相对于一个方向倾斜的每个边的菱形形状。在下文中将对在平面视图中像素PX具有矩形形状的实例进行描述。本公开不限于此。
每个像素PX可包括多个子像素SPX1、SPX2和SPX3。包括在每个像素PX中的多个子像素SPX1、SPX2和SPX3可以条纹型排列。每个像素PX的多个子像素SPX1、SPX2和SPX3可在与多个子像素SPX1、SPX2和SPX3中的每个延伸的方向垂直的方向上排列。例如，包括在每个像素PX中的多个子像素SPX1、SPX2和SPX3可在第一方向X上排列，而多个子像素SPX1、SPX2和SPX3中的每个可在第二方向Y上延伸。
图3是根据一个实施方式的一个子像素的等效电路图。
参照图3，根据一个实施方式的显示装置1的每个子像素SPXn包括发光二极管EL、三个晶体管T1、T2和T3(例如，第一晶体管T1、第二晶体管T2和第三晶体管T3)以及一个存储电容器Cst。
发光二极管EL根据通过第一晶体管T1供给的电流而发射光。发光二极管EL包括第一电极、第二电极和布置在第一电极与第二电极之间的至少一个发光元件。发光元件可基于从第一电极和第二电极发送的电信号来发射特定波长的光。发光元件的第一电极可充当像素电极(如阳极)，而第二电极可充当公共电极(如阴极)。本公开不限于此。相反，第一电极可充当公共电极(如阴极)，并且第二电极可充当像素电极(如阳极)。
发光二极管EL的一端可连接到第一晶体管T1的源电极，而该一端的相对端可连接到供给有比第一电力线VL1的高电位电压(第一电力电压)更低的低电位电压(第二电力电压)的第二电力线VL2。此外，发光二极管EL的相对端可连接到第二晶体管T2的源电极。
第一晶体管T1基于第一晶体管T1的栅电极和源电极的电压之间的电压差来调节从供给有第一电力电压的第一电力线VL1向发光二极管EL流动的电流。在一个实例中，第一晶体管T1可充当用于驱动发光二极管EL的驱动晶体管。第一晶体管T1的栅电极可连接到第二晶体管T2的源电极，第一晶体管T1的源电极可连接到发光二极管EL的第一电极，第一晶体管T1的漏电极可连接到施加有第一电力电压的第一电力线VL1，并且第一晶体管T1的辅助电极可连接到发光二极管EL的一端或第三晶体管T3的源电极。
第二晶体管T2可基于第一扫描线SL1的扫描信号而导通以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可连接到第一扫描线SL1，第二晶体管T2的源电极可连接到第一晶体管T1的栅电极，并且第二晶体管T2的漏电极可连接到数据线DTL。
第三晶体管T3可基于第二扫描线SL2的扫描信号而导通以将初始化电力线VIL连接到发光二极管EL的一端。第三晶体管T3的栅电极可连接到第二扫描线SL2，第三晶体管T3的漏电极可连接到初始化电力线VIL，并且第三晶体管T3的源电极可连接到发光二极管EL的一端或第一晶体管T1的源电极。第二晶体管T2和第三晶体管T3可基于相同的扫描信号而同时导通。
在一个实施方式中，晶体管T1、T2和T3中的每个的源电极和漏电极不限于上述配置。即，晶体管T1、T2和T3中的每个的源电极和漏电极可具有与上述配置相反的配置。此外，晶体管T1、T2和T3中的每个可实施为薄膜晶体管。此外，在图3中，示出了晶体管T1、T2和T3中的每个实施为N型MOSFET(金属氧化物半导体场效应晶体管)的情况。本公开不限于此。即，晶体管T1、T2和T3中的每个可实施为P型MOSFET。替代性地，晶体管T1、T2和T3中的一些可实施为N型MOSFET，并且晶体管T1、T2和T3中的其余可实施为P型MOSFET。
存储电容器Cst布置在第一晶体管T1的栅电极和源电极之间。存储电容器Cst在其中存储第一晶体管T1的栅极电压和源极电压之间的电压差。
稍后将描述的晶体管的描写基于第一晶体管T1。然而，本公开不限于此。稍后将描述的晶体管的描写也可应用于第二晶体管T2和第三晶体管T3。
图4是包括在根据一个实施方式的显示装置1中的晶体管的平面视图。图5是包括在图4的晶体管中的有源图案201的平面视图。图6是沿图4的线VI-VI'截取的剖面视图。图7是沿图4的线VII-VII'截取的剖面视图。图8是沿图4中的线VIII-VIII'截取的剖面视图。图9是沿图4的线IX-IX'截取的剖面视图。图10是沿图4中的线X-X'截取的剖面视图。
参照图4、图5、图6、图7、图8、图9和图10，根据一个实施方式的显示装置1可包括衬底SUB、布置在衬底SUB上的第一导电层100、布置在第一导电层100上的第一绝缘层IL1、布置在第一绝缘层IL1上的半导体层200、布置在半导体层200上的第二绝缘层IL2、布置在第二绝缘层IL2上的第二导电层300、布置在第二导电层300上的第三绝缘层IL3、布置在第三绝缘层IL3上的通孔层VIA、布置在通孔层VIA上的像素电极PXE、布置在像素电极PXE上的像素限定层PDL和限定在像素限定层PDL中的开口OP、布置在像素限定层PDL的开口OP内的发光层EML、布置在发光层EML上的公共电极CME以及布置在公共电极CME上的薄膜封装层TFEL。
衬底SUB可支承布置在其上的层。衬底SUB可为绝缘衬底SUB。例如，衬底SUB可由诸如聚合物树脂或玻璃的材料制成。
第一导电层100可布置在衬底SUB上。第一导电层100可包括第一图案110、第二图案120和第一存储图案130。
第一图案110可为阻光图案。第一图案110可防止外部光照射到有源图案201的第三区域230，从而防止光电流在第三区域230中流动。第一图案110可与有源图案201的第一区域210、第一子区域231和第三子区域233重叠。此外，第一图案110可与有源图案201的第二子区域232部分地重叠。第一图案110可与有源图案201的第一孔H1重叠并且可与有源图案201的第二孔H2部分地重叠。
第一图案110可与第二图案120在第一方向X上间隔开。第一图案110可与第三电极330至少部分地重叠。第一图案110可经由贯穿通过第一绝缘层IL1和第二绝缘层IL2的第一接触孔CNT1连接到第一电极310。第一图案110可与第二电极320的在第一方向X上的相对端部分地重叠。在这方面，第一电极310可意味着第一晶体管T1的漏电极，并且第二电极320可意味着第一晶体管T1的源电极。然而，本公开不限于此。相反，第一电极310可意味着第一晶体管T1的源电极，并且第二电极320可意味着第一晶体管T1的漏电极。
电信号可施加到第二图案120。第二图案120可具有在第二方向Y上延伸的形状。第二图案120可布置在第一图案110与第一存储图案130之间。
具体地，第一存储图案130可与第二图案120在第一方向X上间隔开，并且第二图案120可在第一方向X上布置在第一图案110与第一存储图案130之间。即，第一图案110定位在第二图案120的一端处，并且第一存储图案130定位在第二图案120的在第一方向X上的另一端处。
第二图案120可与第二电极320部分地重叠。第二图案120可经由贯穿通过第一绝缘层IL1和第二绝缘层IL2的第二接触孔CNT2连接到第二电极320。
当图4中所示的平面视图示出了图3的第一晶体管T1时，第二图案120可充当第一电力线VL1。
第一存储图案130可与稍后将描述的半导体层200的第二存储图案202一起构成存储电容器Cst。第一存储图案130可与第二存储图案202重叠。第一绝缘层IL1可布置在第一存储图案130与第二存储图案202之间。
第一导电层100可包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的一种或多种金属。
第一绝缘层IL1可布置在第一导电层100上。第一绝缘层IL1可在其中容纳将第一图案110与第一电极310彼此互连的第一接触孔CNT1、将第二图案120与第二电极320彼此互连的第二接触孔CNT2、与第一孔H1重叠并在空间上与第一孔H1连接的第一凹槽GV1以及与第二孔H2重叠并在空间上与第二孔H2连接的第二凹槽GV2。
第一凹槽GV1和第二凹槽GV2中的每个可具有第一绝缘层IL1的一部分被部分地蚀刻以使得第一绝缘层IL1的顶面在与第三方向Z相反的方向上凹陷的结构。换言之，第一凹槽GV1可通过使第一绝缘层IL1的通过第一孔H1暴露的部分朝向衬底SUB凹陷来形成。第二凹槽GV2可通过使第一绝缘层IL1的通过第二孔H2暴露的部分朝向衬底SUB凹陷来形成。
第一孔H1定位在第一凹槽GV1的顶面上。第二孔H2可定位在第二凹槽GV2的顶面上。
第一绝缘层IL1可独自地或彼此组合地包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化钛和类似物。
半导体层200可布置在第一绝缘层IL1上。半导体层200可包括有源图案201和第二存储图案202。半导体层200可由多晶硅、单晶硅或非晶硅制成。
有源图案201可包括第一区域210、第二区域220和第三区域230。第一区域210可定位在有源图案201的在第一方向X上的相对侧处并且定位在有源图案201中。第二区域220可定位在有源图案201的在第一方向X上的一侧处并且定位在有源图案201中。第三区域230可定位在第一区域210与第二区域220之间并且定位在有源图案201中(例如，第三区域230的一部分可定位在第一区域210与第二区域220之间并且定位在有源图案201中)。多个第一孔H1和多个第二孔H2限定在有源图案201中，而多个第一孔H1和多个第二孔H2部分地暴露第一绝缘层IL1。
第一区域210可为有源图案201的与第一电极310接触的部分。第一区域210可经由贯穿通过第二绝缘层IL2的第三接触孔CNT3连接到第一电极310。第一区域210的平面形状可由第一电极310的与有源图案201重叠的部分的平面形状限定。在一些实施方式中，第一区域210的平面形状可为矩形。例如，第一区域210可具有在第一方向X上延伸的短边和在第二方向Y上延伸的长边。本公开不限于此。
第二区域220可为有源图案201的与第二电极320接触的部分。第二区域220可经由贯穿通过第二绝缘层IL2的第四接触孔CNT4连接到第二电极320。第二区域220的平面形状可由第二电极320的与有源图案201重叠的部分的平面形状限定。在一些实施方式中，第二区域220的平面形状可为矩形。例如，第二区域220可具有在第一方向X上延伸的短边和在第二方向Y上延伸的长边。本公开不限于此。第二区域220的平面形状可与第一区域210的平面形状基本上相同。
第一区域210和第二区域220中的每个可包括多个载流子离子，并因此具有比第三区域230更高的导电性和更低的电阻。
第三区域230可包括第一子区域231、第二子区域232和第三子区域233。第三子区域233可定位在有源图案201的中间区域中。第三子区域233可定位在第一孔H1与第二孔H2之间。此外，第三子区域233可定位在第一子区域231与第二子区域232之间。
第一子区域231可定位在第一区域210与第三子区域233之间(例如，第一子区域231的一部分可定位在第一区域210与第三子区域233之间)。第一子区域231可定位在多个第一孔H1周围。第一子区域231可包括第1-1子区域231a和第1-2子区域231b。
第1-1子区域231a可布置成与有源图案201的边缘相邻，并且可将第一区域210的在第二方向Y上的一端和另一端与第三子区域233连接。例如，第1-1子区域231a的将第一区域210的在第二方向Y上的一端连接到第三子区域233的部分可定位在第一孔H1的在第二方向Y上的一侧上(例如，第1-1子区域231a的将第一区域210的在第二方向Y上的一端连接到第三子区域233的部分可定位在一个第一孔H1的在第二方向Y上的一侧上)。第1-1子区域231a的将第一区域210的在第二方向Y上的另一端连接到第三子区域233的另一部分可定位在第一孔H1的在第二方向Y上的另一侧上(例如，第1-1子区域231a的将第一区域210的在第二方向Y上的另一端连接到第三子区域233的另一部分可定位在另一第一孔H1的在第二方向Y上的另一侧上)。在这方面，措辞“连接”可意味着提供电气电流流动的电流流动路径。
第1-2子区域231b可位于多个第一孔H1之间。第1-2子区域231b可定位在第三子区域233的在第一方向X上的相对边上，并且可定位在第一区域210的在第一方向X上的一边上。第1-2子区域231b可将第一区域210的在第一方向X上的一端连接到第三子区域233。第1-2子区域231b可由多个第一孔H1、第一区域210和第三子区域233围绕。
第1-2子区域231b可不与第一凹槽GV1重叠。第1-2子区域231b的边缘可与第一凹槽GV1的边缘对齐。
即，根据一个实施方式的显示装置1可包括多个第一孔H1，以使得第一子区域231可包括第1-1子区域231a和第1-2子区域231b。因此，包括充当多个电流流动路径的第1-1子区域231a和第1-2子区域231b的第一子区域231可使得在第一区域210与第三子区域233之间生成的电阻减小。换言之，如图4中的箭头所示，第1-2子区域231b可用作电流沿其流动的电流流动路径。当形成多个第一孔H1时，可形成充当电流沿其流动的电流流动路径的第1-2子区域231b，从而防止有源图案201损坏，否则有源图案201的损坏可能因由电流或电压引起的应力的增加而发生，或者可能在高电流情况下发生。
第二子区域232可定位在第二区域220与第三子区域233之间(例如，第二子区域232的一部分可定位在第二区域220与第三子区域233之间)。第二子区域232可定位在第二孔H2周围。第二子区域232可包括第2-1子沟道区域232a和第2-2子沟道区域232b。第2-1子沟道区域232a可布置成与有源图案201的边缘相邻，并且可将第二区域220的在第二方向Y上的一端和另一端连接到第三子区域233。例如，第2-1子沟道区域232a的将第二区域220的在第二方向Y上的一端连接到第三子区域233的部分可在第二孔H2周围定位在第二方向Y上的一侧处(例如，第2-1子沟道区域232a的将第二区域220的在第二方向Y上的一端连接到第三子区域233的部分可定位在一个第二孔H2的在第二方向Y上的一侧上)。第2-1子沟道区域232a的将第二区域220的在第二方向Y上的另一端连接到第三子区域233的另一部分可在第二孔H2周围定位在第二方向Y上的另一侧处(例如，第2-1子沟道区域232a的将第二区域220的在第二方向Y上的另一端连接到第三子区域233的另一部分可定位在另一第二孔H2的在第二方向Y上的另一侧上)。
第2-2子沟道区域232b可位于多个第二孔H2之间。第2-2子沟道区域232b可定位在第三子区域233的在第一方向X上的一边上，并且可定位在第二区域220的在第一方向X上的另一边上(这里，另一边可被称为相对边)。第2-2子沟道区域232b可将第二区域220的在第一方向X上的另一端连接到第三子区域233。第2-2子沟道区域232b可由多个第二孔H2、第二区域220和第三子区域233围绕。
第2-2子沟道区域232b可不与第二凹槽GV2重叠。第2-2子沟道区域232b的边缘可与第二凹槽GV2的边缘对齐。
即，根据一个实施方式的显示装置1可包括多个第二孔H2，以使得第二子区域232可包括第2-1子沟道区域232a和第2-2子沟道区域232b。相应地，包括充当多个电流流动路径的第2-1子沟道区域232a和第2-2子沟道区域232b的第二子区域232可使得在第二区域220与第三子区域233之间生成的电阻减小。换言之，如图4中的箭头所示，第2-2子沟道区域232b可用作电流沿其流动的电流流动路径。当形成多个第二孔H2时，可形成充当电流沿其流动的电流流动路径的第2-2子沟道区域232b，从而防止有源图案201损坏，否则有源图案201的损坏可能因由电流或电压引起的应力的增加而发生，或者可能在高电流情况下发生。
在一些实施方式中，第一孔H1和第二孔H2中的每种可包括多个孔。例如，第一孔H1和第二孔H2中的每种可包括可在第二方向Y上排列的两个孔。多个第一孔H1中的每个可围绕第一区域210的在第一方向X上的一侧处的两个角中的每个。多个第二孔H2中的每个可围绕第二区域220的在第一方向X上的相对侧处的两个角中的每个。
部分地围绕第一区域210的第一孔H1的边缘可与第一电极310的边缘对齐。部分地围绕第二区域220的第二孔H2的边缘可与第二电极320的边缘对齐。
第一孔H1和第二孔H2中的每种的平面形状可为一个角凹陷的矩形。例如，第一孔H1和第二孔H2中的每种的平面形状可具有“L”的形状。第一孔H1的平面形状和第二孔H2的平面形状可具有在假想线周围彼此对称的结构，而该假想线平分有源图案201并且在第二方向Y上延伸。两个第一孔H1的平面形状可具有在假想线周围彼此对称的结构，而该假想线平分有源图案201并且在第一方向X上延伸。此外，两个第二孔H2的平面形状可具有在假想线周围彼此对称的结构，而该假想线平分有源图案201并且在第一方向X上延伸。
第二存储图案202可在有源图案201周围定位在第一方向X上的一侧处。第二存储图案202可由导电的多晶硅、单晶硅或非晶硅制成。第二存储图案202可与第一存储图案130重叠。第二存储图案202可与第一存储图案130一起构成存储电容器Cst。在一些实施方式中，在平面视图上第二存储图案202可在第二图案120周围定位在第一方向X上的一侧处。
第二绝缘层IL2可布置在半导体层200上。
将第一图案110与第一电极310彼此互连的第一接触孔CNT1、将第二图案120与第二电极320彼此互连的第二接触孔CNT2、将有源图案201的第一区域210与第一电极310彼此互连的第三接触孔CNT3以及将有源图案201的第二区域220与第二电极320彼此互连的第四接触孔CNT4可形成在第二绝缘层IL2中。
如以上所描述的，第一接触孔CNT1和第二接触孔CNT2不仅可贯穿通过第二绝缘层IL2，而且可贯穿通过第一绝缘层IL1。
第三接触孔CNT3可与有源图案201中的第一孔H1和第一绝缘层IL1中的第一凹槽GV1重叠并且在空间上与有源图案201中的第一孔H1和第一绝缘层IL1中的第一凹槽GV1连接。第四接触孔CNT4可与有源图案201中的第二孔H2和第一绝缘层IL1中的第二凹槽GV2重叠并且在空间上与有源图案201中的第二孔H2和第一绝缘层IL1中的第二凹槽GV2连接。第三接触孔CNT3可定位在第一凹槽GV1与第一接触孔CNT1之间。第四接触孔CNT4可位于第二凹槽GV2与第二接触孔CNT2之间。
第二导电层300可布置在第二绝缘层IL2上。第二导电层300可包括第一电极310、第二电极320和第三电极330。
第一电极310可与第一图案110重叠。第一电极310可经由贯穿通过第一绝缘层IL1和第二绝缘层IL2的第一接触孔CNT1连接到第一图案110。第一电极310可连接到像素电极PXE。第一电极310可与有源图案201部分地重叠。具体地，第一电极310可与有源图案201的第一区域210重叠。第一电极310可经由贯穿通过第二绝缘层IL2的第三接触孔CNT3连接到第一区域210。
第一电极310可具有矩形的平面形状。例如，第一电极310的平面形状可为包括在第一方向X上延伸的长边和在第二方向Y上延伸的短边的矩形形状。
第二电极320可与第二图案120部分地重叠。第二电极320可经由贯穿通过第一绝缘层IL1和第二绝缘层IL2的第二接触孔CNT2连接到第二图案120。第二电极320可与有源图案201部分地重叠。具体地，第二电极320可与有源图案201的第二区域220重叠。第二电极320可经由贯穿通过第二绝缘层IL2的第四接触孔CNT4连接到第二区域220。
第二电极320可具有矩形的平面形状。例如，第二电极320的平面形状可为包括在第一方向X上延伸的长边和在第二方向Y上延伸的短边的矩形形状。第二电极320的平面形状可与第一电极310的平面形状基本上相同。
第三电极330可位于第一电极310与第二电极320之间。第三电极330可充当图3中的第一晶体管T1的栅电极。具体地，第三电极330可在第一电极310周围定位在第一方向X上的一侧处，并且可在第二电极320周围定位在第一方向X上的相对侧处。用于驱动第一晶体管T1的栅极信号可施加到第三电极330。在一些实施方式中，第三电极330可具有在第二方向Y上延伸的形状。
第三电极330可与有源图案201部分地重叠。具体地，第三电极330可与有源图案201的第三子区域233完全地重叠(例如，如图6中所示)。在平面视图中第三电极330可位于有源图案201的第一孔H1和第二孔H2之间。
此外，第三电极330可位于第一凹槽GV1与第二凹槽GV2之间并且可与第一图案110至少部分地重叠。
第二导电层300可包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的一种或多种金属。
第三绝缘层IL3可布置在第二导电层300上。第三绝缘层IL3可布置在衬底SUB的整个区域上面。
通孔层VIA可布置在第三绝缘层IL3上。通孔层VIA可在第二导电层300上布置成完全地覆盖第三绝缘层IL3的顶面。当通孔层VIA实施为有机膜时，尽管在通孔层VIA的底面处有台阶，但是通孔层VIA的顶面可被部分地平坦化。
通孔层VIA可包括有机绝缘材料，诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和涤纶树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。
像素电极PXE可布置在通孔层VIA上。像素电极PXE可充当阳极。像素电极PXE可经由贯穿通过通孔层VIA和第三绝缘层IL3的第五接触孔CNT5电连接到第一电极310。
例如，像素电极PXE可具有由具有较高的功函数的材料(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3))制成的第一层和由反射材料(诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pb)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其混合物)制成的第二层的堆叠结构。
像素限定层PDL可布置在像素电极PXE上。像素限定层PDL可具有限定在其中部分地暴露像素电极PXE的开口OP。像素限定层PDL可部分地覆盖像素电极PXE和通孔层VIA中的每个。
像素限定层PDL可由有机绝缘材料或无机绝缘材料制成。例如，像素限定层PDL可包括聚酰亚胺基树脂、丙烯酸基树脂、硅酮化合物和聚丙烯酸基树脂中的至少一种。
发光层EML可布置在像素电极PXE的通过像素限定层PDL的开口OP暴露的部分上。发光层EML的至少一部分可布置在像素限定层PDL的开口OP内。
发光层EML可包括有机材料层。有机材料层包括有机发光层，并且还可包括空穴注入/传输层和电子注入/传输层。
公共电极CME可布置在发光层EML上。公共电极CME可在覆盖所有像素PX的同时布置在衬底SUB的整个区域上面。公共电极CME可充当阴极。
像素电极PXE、发光层EML和公共电极CME可构成发光元件EMD。发光元件EMD可例如为有机发光元件。
在一个实施方式中，薄膜封装层TFEL可布置在公共电极CME上。薄膜封装层TFEL可包括第一无机膜TFE1、布置在第一无机膜TFE1上的第一有机膜TFE2和布置在第一有机膜TFE2上的第二无机膜TFE3。虽然未示出，但是第一无机膜TFE1和第二无机膜TFE3在薄膜封装层TFEL的端部处彼此接触，以使得第一有机膜TFE2可用第一无机膜TFE1和第二无机膜TFE3密封。
第一无机膜TFE1和第二无机膜TFE3中的每个可包括氮化硅、氧化硅或氮氧化硅。第一有机膜TFE2可包括有机绝缘材料。
在根据一个实施方式的显示装置1中，有源图案201可包括多个第一孔H1和多个第二孔H2。相应地，第一子区域231可包括布置在多个第一孔H1外部但不布置在多个第一孔H1之间的第1-1子区域231a以及布置在多个第一孔H1中的相邻的第一孔之间的第1-2子区域231b。第二子区域232可包括布置在多个第二孔H2外部但不布置在多个第二孔H2之间的第2-1子沟道区域232a以及布置在多个第二孔H2中的相邻的第二孔之间的第2-2子沟道区域232b。
第一区域210和第三子区域233可经由包括充当多个电流流动路径的第1-1子区域231a和第1-2子区域231b的第一子区域231而彼此连接。第二区域220和第三子区域233可经由包括充当多个电流流动路径的第2-1子沟道区域232a和第2-2子沟道区域232b的第二子区域232而彼此连接。因此，如以上所描述的第一子区域231和第二子区域232可分别使得在第一区域210与第三子区域233之间生成的电阻以及在第二区域220与第三子区域233之间生成的电阻减小。
图11是示出根据一个实施方式的用于制造显示装置1的方法的流程图。图12、图13、图14、图15和图16是示出根据一个实施方式的用于制造显示装置1的方法的示意图。
参照图11、图12、图13、图14、图15和图16，首先，可提供衬底SUB，可在衬底SUB上布置第一导电层100，可在第一导电层100上布置第一绝缘层IL1p，可在第一绝缘层IL1p上布置有源图案201p和202P(即，有源层200P)，并且可在有源图案201p和202P上布置第二绝缘层IL2p(S11)。
在这方面，衬底SUB和第一导电层100可分别与包括在以上参照图4、图5、图6、图7、图8、图9和图10描述的显示装置1中的衬底SUB和第一导电层100相同。因此，其描写将被省略。在本步骤(S11)中，第一绝缘层IL1p和第二绝缘层IL2p在各种接触孔或凹槽未形成在其中的状态下，并因此可经由稍后将描述的工艺来变形。此外，有源图案201p在第一孔H1和第二孔H2未形成在其中的状态下，并因此可经由稍后将描述的工艺来变形为最终的有源图案201。
第二，如图13中所示，可形成部分地暴露第一导电层100的第一接触孔CNT1和第二接触孔CNT2以及部分地暴露有源图案201p的第三接触孔CNT3和第四接触孔CNT4(S21)。
第一掩模图案PR1可布置在第二绝缘层IL2q上。第一掩模图案PR1可布置成用于蚀刻工艺，以使得用第一掩模图案PR1覆盖的区域可不被蚀刻。第一掩模图案PR1可由正型或负型的光致抗蚀剂制成。
本步骤(S21)可充当经由蚀刻工艺形成第一接触孔CNT1、第二接触孔CNT2、第三接触孔CNT3和第四接触孔CNT4的工艺。本步骤(S21)的蚀刻工艺可实施为使用气体的干蚀刻工艺。例如，本步骤(S21)的干蚀刻工艺可使用氟基气体来执行。
第一接触孔CNT1和第二接触孔CNT2中的每个可贯穿通过第一绝缘层IL1q和第二绝缘层IL2q。第一接触孔CNT1可暴露第一图案110，并且第二接触孔CNT2可暴露第二图案120。
第三接触孔CNT3和第四接触孔CNT4中的每个可贯穿通过第二绝缘层IL2q。第三接触孔CNT3和第四接触孔CNT4中的每个可部分地暴露有源图案201p。有源图案201p的通过第三接触孔CNT3和第四接触孔CNT4中的每个暴露的区域可使用在干蚀刻工艺中使用的氟基气体而进入到导电状态。在本步骤(S21)中，在蚀刻工艺完成之后，可去除第一掩模图案PR1。
第三，如图14和图15中所示，可在第二绝缘层IL2q上形成部分地暴露第三接触孔CNT3和第四接触孔CNT4中的每个的第二导电层300(例如，第一电极310、第二电极320和第三电极330)，并且可部分地蚀刻有源图案201p以形成第一孔H1和第二孔H2(S31)。
本步骤(S31)可将第二导电材料300p施涂在第二绝缘层IL2q上，并且可在施涂的第二导电材料300p上形成第二掩模图案PR2，并且然后可使用第二掩模图案PR2蚀刻第二导电材料300p。
第二掩模图案PR2可布置成用于蚀刻工艺，以使得用第二掩模图案PR2覆盖的区域可不被蚀刻。第二掩模图案PR2可由正型或负型的光致抗蚀剂制成。第二掩模图案PR2可由与第一掩模图案PR1的材料相同的材料制成。本公开不限于此。
本步骤(S31)可充当蚀刻第二导电材料300p以形成部分地暴露第三接触孔CNT3和第四接触孔CNT4中的每个的第二导电层300的工艺。本步骤(S31)中的蚀刻工艺可实施为使用与第二导电材料300p反应的蚀刻溶液的湿蚀刻工艺。
在本步骤(S31)中，蚀刻溶液可蚀刻有源图案201p以及第二导电材料300p。相应地，第一孔H1和第二孔H2可形成在有源图案201中。
在本步骤(S31)之后，有源图案201可通过第三接触孔CNT3和第四接触孔CNT4中的每个来部分地暴露。
第四，如图15和图16中所示，可通过部分地蚀刻第一绝缘层IL1q来形成第一凹槽GV1和第二凹槽GV2(S41)。
本步骤(S41)可充当经由蚀刻工艺部分地去除第二绝缘层IL2q的工艺。本步骤(S41)中的蚀刻工艺可实施为使用气体的干蚀刻工艺。例如，本步骤(S41)中的干蚀刻工艺可使用氟基气体来执行。在干蚀刻工艺期间，可部分地去除第二绝缘层IL2q的未被第二掩模图案PR2覆盖的区域。在这方面，有源图案201的未被第二掩模图案PR2覆盖的区域可使用在干蚀刻工艺中使用的蚀刻气体而进入到导电状态。换言之，有源图案201的不与第二导电层300重叠的区域可为导电的。
在本步骤(S41)中，可去除第二掩模图案PR2，并且同时，可部分地蚀刻第二绝缘层IL2q和第一绝缘层IL1q中的每个。因此，经过本步骤(S41)的第一绝缘层IL1可在其中容纳与第一孔H1在空间上连接的第一凹槽GV1和与第二孔H2在空间上连接的第二凹槽GV2。
此后，可执行使用剥离方案去除第二掩模图案PR2的工艺。
依据根据一个实施方式的用于制造显示装置1的方法，可制造设置有包括多个第一孔H1和多个第二孔H2的有源图案201的显示装置1。有源图案201可包括布置在多个第一孔H1与多个第二孔H2之间的第三区域230(例如，有源图案201可包括布置在多个第一孔H1和多个第二孔H2周围的第三区域230)。有源图案201可提供电流可流过以减小第三区域230的电阻的多个电流流动路径。即，依据根据一个实施方式的用于制造显示装置1的方法，可制造晶体管的第三区域230的电阻减小的显示装置1。
在下文中，将对显示装置1的修改的实施方式进行描述。
在下面的实施方式中，将省略或简化与已经描述的实施方式的配置相同的配置的描写。描写将集中在它们之间的差异上。
图17是包括在根据另一实施方式的显示装置中的晶体管的平面视图。图18是包括在图17的晶体管中的半导体图案的平面视图。图19是沿图17的线XIX-XIX'截取的剖面视图。
参照图17、图18和图19，根据本实施方式的显示装置1_1与根据一个实施方式的显示装置1的不同之处在于前者包括多个第二子沟道区域231b_1和多个第四子沟道区域232b_1。
包括在根据本实施方式的显示装置1_1中的半导体层200_1可包括有源图案201_1和第二存储图案202。在本实施方式的有源图案201_1中，多个第一孔H1可包括两个第一子孔H11_1(第一子孔H11_1可被称为第一孔H11_1)和第二子孔H12_1(第二子孔H12_1可被称为第一孔H12_1)。两个第一子孔H11_1可对应于多个第一孔H1之中的在第二方向Y上的一个端孔和另一端孔。第二子孔H12_1可布置在两个第一子孔H11_1之间。本实施方式示出了多个第一孔H1包括一个第二子孔H12_1。然而，包括在多个第一孔H1中的第二子孔H12_1的数量可不限于此，并且可为两个或更多个。
在本实施方式中，每个第二子沟道区域231b_1可限定为在第一子孔H11_1与第二子孔H12_1之间的区域。在另一实施方式中，当第二子孔H12_1的数量为两个或更多个时，多个第二子沟道区域231b_1可包括在第一子孔H11_1与第二子孔H12_1之间的每个区域以及在两个第二子孔H12_1之间的每个区域。
此外，第一凹槽GV1可包括与第一子孔H11_1重叠并在空间上与第一子孔H11_1连接的第一子凹槽GV11和与第二子孔H12_1重叠并在空间上与第二子孔H12_1连接的第二子凹槽GV12。
在包括在根据本实施方式的显示装置1_1中的有源图案201_1中限定的多个第二孔H2可包括两个第三子孔H21_1(第三子孔H21_1可被称为第二孔H21_1)和第四子孔H22_1(第四子孔H22_1可被称为第二孔H22_1)。两个第三子孔H21_1可对应于多个第二孔H2之中的在第二方向Y上的一个端孔和另一端孔。第四子孔H22_1可布置在两个第三子孔H21_1之间。本实施方式示出了多个第二孔H2包括一个第四子孔H22_1。包括在多个第二孔H2中的第四子孔H22_1的数量可不限于此，并且可为两个或更多个。
在本实施方式中，每个第四子沟道区域232b_1可限定为在第三子孔H21_1与第四子孔H22_1之间的区域。在另一实施方式中，当第四子孔H22_1的数量为两个或更多个时，多个第四子沟道区域232b_1可包括在第三子孔H21_1与第四子孔H22_1之间的每个区域以及在两个第四子孔H22_1之间的每个区域。
在根据本实施方式的显示装置1_1中，有源图案201_1可包括多个第一孔H11_1和H12_1以及多个第二孔H21_1和H22_1。相应地，第一沟道区域231_1可包括布置在多个第一孔H11_1和H12_1外部并且不布置在多个第一孔H11_1和H12_1之间的多个第一子沟道区域231a以及多个第二子沟道区域231b_1，每个第二子沟道区域231b_1布置在多个第一孔H11_1和H12_1中的相邻的第一孔之间。此外，第二沟道区域232_1可包括布置在多个第二孔H21_1和H22_1外部并且不布置在多个第二孔H21_1和H22_1之间的多个第三子沟道区域232a以及多个第四子沟道区域232b_1，每个第四子沟道区域232b_1布置在多个第二孔H21_1和H22_1中的相邻的第二孔之间。
第一区域210和第三子区域233可经由包括充当多个电流流动路径的第一子沟道区域231a和第二子沟道区域231b_1的第一沟道区域231_1而彼此连接。第二区域220和第三子区域233可经由包括充当多个电流流动路径的第三子沟道区域232a和第四子沟道区域232b_1的第二沟道区域232_1而彼此连接。相应地，如以上所描述的第一沟道区域231_1和第二沟道区域232_1可分别使得在第一区域210与第三子区域233之间生成的电阻以及在第二区域220与第三子区域233之间生成的电阻减小。
另外，根据本实施方式的显示装置1_1可包括多个第二子沟道区域231b_1和多个第四子沟道区域232b_1。相应地，在第一区域210与第三子区域233之间生成的电阻以及在第二区域220与第三子区域233之间生成的电阻可进一步减小。
图20是包括在根据又一实施方式的显示装置中的晶体管的平面视图。图21是沿图20中的线XXI-XXI'截取的剖面视图。图22是沿图20的线XXII-XXII'截取的剖面视图。
参照图20至图22，根据本实施方式的显示装置1_2与根据一个实施方式的显示装置1的不同之处在于，在显示装置1_2中，第一接触孔CNT1、第三接触孔CNT3、第一孔H1和第一凹槽GV1可在空间上彼此连接，而第二接触孔CNT2、第四接触孔CNT4、第二孔H2和第二凹槽GV2在空间上彼此连接。
在本实施方式中，有源图案201的在第一方向X上的相对端可暴露于第一接触孔CNT1。第二绝缘层IL2可不布置在有源图案201的在第一方向X上的相对端与第一接触孔CNT1之间。第一电极310可布置成围绕有源图案201的在第一方向X上的相对端。具体地，第一电极310可与有源图案201的在第一方向X上的相对端的顶面和侧面接触。因此，第一电极310与有源图案201的第一区域210之间的接触面积可最大化。
在本实施方式中，有源图案201的在第一方向X上的一端可暴露于第二接触孔CNT2。第二绝缘层IL2可不布置在有源图案201的在第一方向X上的一端与第二接触孔CNT2之间。第二电极320可布置成围绕有源图案201的在第一方向X上的一端。具体地，第二电极320可接触有源图案201的在第一方向X上的一端的顶面和侧面。相应地，第二电极320与有源图案201的第二区域220之间的接触面积可最大化。
在根据本实施方式的显示装置1_2中，有源图案201可包括多个第一孔H1和多个第二孔H2。相应地，第一子区域231可包括布置在多个第一孔H1外部并且不布置在多个第一孔H1之间的第1-1子区域231a以及布置在多个第一孔H1之间的第1-2子区域231b。第二子区域232可包括布置在多个第二孔H2外部并且不布置在多个第二孔H2之间的第2-1子沟道区域232a以及布置在多个第二孔H2之间的第2-2子沟道区域232b。
第一区域210和第三子区域233可经由包括充当多个电流流动路径的第1-1子区域231a和第1-2子区域231b的第一子区域231而彼此连接。第二区域220和第三子区域233可经由包括充当多个电流流动路径的第2-1子沟道区域232a和第2-2子沟道区域232b的第二子区域232而彼此连接。因此，如以上所描述的第一子区域231和第二子区域232可分别使得在第一区域210与第三子区域233之间生成的电阻以及在第二区域220与第三子区域233之间生成的电阻减小。
另外，在根据本实施方式的显示装置1_2中，第一电极310与有源图案201的第一区域210之间的接触面积以及第二电极320与有源图案201的第二区域220之间的接触面积可最大化。因此，第一电极310与有源图案201的第一区域210之间的电阻以及第二电极320与第二区域220之间的电阻可减小。

Claims (10)

1.一种显示装置，其特征在于，包括：
衬底；
第一绝缘层，所述第一绝缘层布置在所述衬底上；
半导体层，所述半导体层布置在所述第一绝缘层上，其中，所述半导体层包括有源图案；
第二绝缘层，所述第二绝缘层布置在所述半导体层上；以及
第一导电层，所述第一导电层布置在所述第二绝缘层上，
其中，所述第一导电层包括与所述有源图案接触的第一电极以及面对所述第一电极并与所述有源图案接触的第二电极，
其中，所述有源图案包括：
与所述第一电极接触的第一区域；
与所述第二电极接触的第二区域；
第三区域，所述第三区域的一部分与所述第一区域和所述第二区域间隔开并布置在所述第一区域与所述第二区域之间；
布置在所述第一区域与所述第三区域的所述一部分之间的多个第一孔；以及
布置在所述第二区域与所述第三区域的所述一部分之间的多个第二孔，并且
其中，所述第一绝缘层包括与所述第一孔重叠并具有朝向所述衬底凹陷的顶面的第一凹槽以及与所述第二孔重叠并具有朝向所述衬底凹陷的顶面的第二凹槽。
2.如权利要求1所述的显示装置，其特征在于，所述多个第一孔排列的方向与所述多个第二孔排列的方向相同。
3.如权利要求2所述的显示装置，其特征在于，所述第三区域包括布置在所述多个第一孔之中的彼此相邻的第一孔之间的第一子区域以及布置在所述多个第二孔之中的彼此相邻的第二孔之间的第二子区域，
其中，所述第一子区域不与所述第一凹槽重叠，并且
其中，所述第二子区域不与所述第二凹槽重叠。
4.如权利要求3所述的显示装置，其特征在于，所述第一子区域的边缘的一部分与所述第一凹槽的边缘对齐，并且
其中，所述第二子区域的边缘的一部分与所述第二凹槽的边缘对齐。
5.如权利要求1所述的显示装置，其特征在于，所述第一电极通过贯穿所述第二绝缘层的第一接触孔与所述有源图案的所述第一区域接触，并且
其中，所述第二电极通过贯穿所述第二绝缘层的第二接触孔与所述有源图案的所述第二区域接触。
6.如权利要求5所述的显示装置，其特征在于，所述显示装置还包括：
第二导电层，所述第二导电层布置在所述衬底与所述第一绝缘层之间，并且
其中，所述第二导电层包括与所述第一电极接触的第一图案和与所述第二电极接触的第二图案。
7.如权利要求6所述的显示装置，其特征在于，所述第二导电层还包括与所述第二图案间隔开的第一存储图案，并且
其中，所述半导体层包括与所述第一存储图案至少部分地重叠的第二存储图案。
8.一种显示装置，其特征在于，包括：
衬底；
有源图案，所述有源图案布置在所述衬底上；以及
第一电极，所述第一电极布置在所述衬底上并且与所述有源图案部分地重叠，
其中，所述有源图案包括：
多个第一孔，其中，所述多个第一孔中的每个的边缘的一部分与所述第一电极的边缘对齐。
9.如权利要求8所述的显示装置，其特征在于，所述显示装置还包括：
半导体层，所述半导体层包括所述有源图案；
第一导电层，所述第一导电层包括所述第一电极；以及
第二绝缘层，所述第二绝缘层布置在所述半导体层与所述第一导电层之间，并且
其中，所述第一电极通过贯穿所述第二绝缘层的第一接触孔与所述有源图案接触。
10.如权利要求9所述的显示装置，其特征在于，所述显示装置还包括：
第二电极，所述第二电极布置在所述衬底上并且面对所述第一电极，其中，所述第二电极与所述有源图案部分地重叠；以及
第一绝缘层，所述第一绝缘层布置在所述衬底与所述有源图案之间，并且
其中，所述第一导电层还包括所述第二电极，并且所述有源图案还包括多个第二孔，其中，所述多个第二孔中的每个的边缘的一部分与所述第二电极的边缘对齐，并且
其中，所述第一绝缘层包括：
与所述第一孔重叠并具有朝向所述衬底凹陷的顶面的第一凹槽；以及
与所述第二孔重叠并具有朝向所述衬底凹陷的顶面的第二凹槽。
CN202221119101.7U 2021-06-03 2022-05-11 显示装置 Active CN217334100U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0072031 2021-06-03
KR1020210072031A KR20220164104A (ko) 2021-06-03 2021-06-03 표시 장치

Publications (1)

Publication Number Publication Date
CN217334100U true CN217334100U (zh) 2022-08-30

Family

ID=82951115

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210509008.5A Pending CN115440769A (zh) 2021-06-03 2022-05-11 显示装置
CN202221119101.7U Active CN217334100U (zh) 2021-06-03 2022-05-11 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210509008.5A Pending CN115440769A (zh) 2021-06-03 2022-05-11 显示装置

Country Status (3)

Country Link
US (1) US20220392966A1 (zh)
KR (1) KR20220164104A (zh)
CN (2) CN115440769A (zh)

Also Published As

Publication number Publication date
CN115440769A (zh) 2022-12-06
KR20220164104A (ko) 2022-12-13
US20220392966A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
KR20210016114A (ko) 표시 장치
US11594587B2 (en) Display device
EP3792979A1 (en) Display device
KR20210022187A (ko) 표시 장치
KR20210010696A (ko) 표시 장치
CN111668259A (zh) 显示装置
US20240054956A1 (en) Display device
CN217334100U (zh) 显示装置
CN113193003A (zh) 显示装置
US11844238B2 (en) Display device
CN115643778A (zh) 显示装置及显示装置的制造方法
CN115734651A (zh) 显示装置
KR20220007756A (ko) 표시 장치와 그의 제조 방법
CN217606819U (zh) 显示装置
US11856812B2 (en) Display device
CN218456645U (zh) 显示装置
US20220328612A1 (en) Display device
US20220238628A1 (en) Display device
US11963418B2 (en) Display device
US20220392977A1 (en) Display device and method of fabricating the same
US20230120255A1 (en) Display device
US20230268476A1 (en) Display device using micro led and modular display device using same
CN115548063A (zh) 显示装置
KR20230170166A (ko) 표시 장치와 이의 제조 방법
KR20240056853A (ko) 표시 장치와 이의 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant