CN111668259A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN111668259A
CN111668259A CN202010139380.2A CN202010139380A CN111668259A CN 111668259 A CN111668259 A CN 111668259A CN 202010139380 A CN202010139380 A CN 202010139380A CN 111668259 A CN111668259 A CN 111668259A
Authority
CN
China
Prior art keywords
layer
active layer
insulating layer
electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010139380.2A
Other languages
English (en)
Inventor
朴晙皙
金兑相
文然建
朴根徹
林俊亨
全景辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111668259A publication Critical patent/CN111668259A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

根据发明的一个方面，提供了一种显示装置。所述显示装置包括：多个像素，分别结合到扫描线和与扫描线相交的数据线，其中，多个像素中的至少一些像素包括驱动晶体管和开关晶体管，驱动晶体管包括：基底；第一绝缘层，设置在基底上；第一有源层，设置在第一绝缘层上；第一栅电极，设置在第一有源层上；以及第一源电极和第一漏电极，电连接到第一有源层，第一漏电极与第一源电极间隔开第一距离，并且开关晶体管包括：第二栅电极，设置在基底与第一绝缘层之间；第二有源层，与第一有源层设置在同一层上；以及第二源电极和第二漏电极，电连接到第二有源层，第二漏电极与第二源电极间隔开与第一距离不同的第二距离。

Description

显示装置
本申请要求于2019年3月5日提交的第10-2019-0025157号韩国专利申请的优先权和权益，该韩国专利申请出于所有目的通过引用包含于此，如同在此充分阐述的一样。
技术领域
发明的示例性实施方式总体上涉及一种显示装置，更具体地，涉及一种包括具有窄宽度的像素晶体管和/或扫描驱动器的显示装置以及一种制造该显示装置的方法。
背景技术
随着信息社会发展，对用于显示图像的显示装置的需求以各种形式日益增加。因此，正在利用诸如液晶显示器(LCD)、等离子体显示面板(PDP)和发光显示器的各种显示装置。发光显示器包括使用有机发光二极管作为发光元件的有机发光显示器和使用微发光二极管作为发光元件的微发光二极管显示器。
这种平板显示装置包括显示面板、栅极驱动器电路、数据驱动器电路和时序控制器。显示面板包括数据线、栅极线以及形成在数据线和栅极线的交叉点处的像素。通过使用作为开关元件的薄膜晶体管，像素中的每个在栅极信号被供应到栅极线时从数据线接收数据电压。像素中的每个根据数据电压发射预定亮度的光。
近来，已经发布了能够以超高清(UHD)的高分辨率显示图像的平板显示装置,并且正在开发能够以8K UHD的高分辨率显示图像的平板显示装置。UHD表示3840×2160的分辨率，8K UHD表示7680×4320的分辨率。
在本背景技术部分中公开的以上信息仅用于对发明构思的背景技术的理解，因此，它可以包含不构成现有技术的信息。
发明内容
申请人发现，在如上面讨论的高分辨率平板显示装置的情况下，随着像素数量的增加，用于每个像素中的扫描驱动器电路和薄膜晶体管的区域可能太大而不能容纳在显示装置中。
根据发明的原理和示例性实施方式构造的显示装置以及根据发明的原理制造该显示装置的方法能够减小每个像素中的扫描驱动器电路中的至少一个晶体管的宽度和开关晶体管的宽度，而不使制造复杂化，例如，在显示装置的制造工艺中不增加通常使用的掩模的数量。例如，根据发明的显示装置的一些实施方式，可以通过保持掩模的数量来确保工艺经济性，通过减小扫描驱动器电路的总宽度来实现窄边框，并且通过减小每个像素中的开关晶体管的区域来实现高分辨率显示装置。
发明构思的附加特征将在以下的描述中阐述，并且部分地通过该描述将是明显的，或者可以通过发明构思的实践而获知。
根据发明的一个方面，一种显示装置包括分别结合到扫描线和与扫描线相交的数据线的多个像素，其中，多个像素中的至少一些像素包括驱动晶体管和开关晶体管，驱动晶体管包括：基底；第一绝缘层，设置在基底上；第一有源层，设置在第一绝缘层上；第一栅电极，设置在第一有源层上；以及第一源电极和第一漏电极，电连接到第一有源层，第一漏电极与第一源电极间隔开第一距离，并且开关晶体管包括：第二栅电极，设置在基底与第一绝缘层之间；第二有源层，与第一有源层设置在同一层上；以及第二源电极和第二漏电极，电连接到第二有源层，第二漏电极与第二源电极间隔开与第一距离不同的第二距离。
第一有源层和第二有源层可以包括氧化铟镓锌或氧化铟锡锌。
第一有源层可以包括第一源区、第一漏区和设置在第一源区与第一漏区之间的第一沟道区，并且第二有源层可以包括第二源区、第二漏区和设置在第二源区与第二漏区之间的第二沟道区。
第一有源层的在第一方向上的长度可以比第二有源层的在第一方向上的长度大。
第一有源层和第二有源层可以直接与第一绝缘层接触。
驱动晶体管可以包括顶栅结构，所述顶栅结构具有设置在基底与第一绝缘层之间的第一金属层，并且第一金属层和第二栅电极包括相同的材料。
驱动晶体管还可以包括设置在第一栅电极上的第二绝缘层。第一源电极可以通过穿过第二绝缘层的第一接触孔连接到第一有源层的第一源区，并且第一漏电极可以通过穿过第二绝缘层的第二接触孔连接到第一有源层的第一漏区。
第一源电极可以通过穿过第一绝缘层和第二绝缘层的第五接触孔来与第一金属层接触。
驱动晶体管还可以包括设置在第一栅电极与第一有源层之间的第一栅极绝缘层，并且第一栅电极通过穿过第一绝缘层和第一栅极绝缘层的第六接触孔来与第一金属层接触。
第二绝缘层不会与开关晶体管的第二有源层叠置。
开关晶体管可以包括底栅结构，在底栅结构中第二源电极可以与第二有源层的第二源区接触并且第二漏电极可以与第二有源层的第二漏区接触。第一源电极与第一漏电极之间的在第一方向上的第一距离可以比第二源电极与第二漏电极之间的在第一方向上的第二距离大。
第二绝缘层还可以包括至少部分地与开关晶体管的第二有源层叠置并且穿过第二绝缘层的第三接触孔和第四接触孔。第二源电极可以通过第三接触孔连接到第二有源层的第二源区，第二漏电极可以通过第四接触孔连接到第二有源层的第二漏区。
第一源电极与第一漏电极之间的在第一方向上的第一距离可以比第二源电极与第二漏电极之间的在第一方向上的第二距离大。
显示装置还可以包括扫描驱动器电路，以将扫描信号输出到扫描线，其中，扫描驱动器电路可以包括上拉晶体管以在上拉节点被充入栅极导通电压时输出栅极导通电压。上拉晶体管可以具有设置在基底与第一绝缘层之间的第三栅电极和与第一有源层设置在同一层上的第三有源层。
第三有源层可以包括氧化铟镓锌或氧化铟锡锌。
驱动晶体管还可以包括设置在第一栅电极上的第二绝缘层，并且第二绝缘层不会与上拉晶体管的第三有源层叠置。
根据发明的另一方面，一种制造显示装置的方法包括以下步骤：在基底上形成第一金属层和第二栅电极；在第一金属层和第二栅电极上形成第一绝缘层；在第一绝缘层上形成由氧化物半导体材料制成的第一有源层和第二有源层；在第一有源层上形成第一栅极绝缘层和第一栅电极；在第一栅电极上形成包括第一接触孔和第二接触孔的第二绝缘层；以及在第二绝缘层上形成第一源电极和第一漏电极，并且在第二有源层上形成第二源电极和第二漏电极，并且第一源电极与第一漏电极之间的距离不同于第二源电极与第二漏电极之间的距离。
第一有源层和第二有源层可以由氧化铟镓锌或氧化铟锡锌制成。
第二绝缘层的形成步骤可以包括以下步骤：在第一绝缘层的整个表面上沉积无机层以及蚀刻无机层以使第二有源层暴露。
第二有源层可以包括第二源区、第二漏区和设置在第二源区与第二漏区之间的第二沟道区。第二绝缘层的形成步骤可以包括以下步骤：在第一绝缘层的整个表面上沉积无机层；以及通过蚀刻无机层形成使第二有源层的第二源区暴露的第三接触孔和使第二有源层的第二漏区暴露的第四接触孔。
将理解的是，前面的一般描述和以下的详细描述都是示例性和说明性的，并且旨在提供对所要求保护的发明的进一步解释。
附图说明
被包括以提供对发明的进一步理解并且被并入本说明书中并构成本说明书的一部分的附图示出了发明的示例性实施例，并且与描述一起用于解释发明构思。
图1是根据发明的原理构造的显示装置的示例性实施例的透视图。
图2是图1的显示装置的内部示意性地示出其内部组件中的一些内部组件的平面图。
图3是图2中所示的显示装置的代表性像素的等效电路图。
图4是图2中所示的扫描驱动器电路的示例性实施例的电路图。
图5是图3中所示的像素的驱动晶体管的示例性实施例的平面图。
图6是沿着图5的线I-I'截取的剖视图。
图7是图3中所示的像素的开关晶体管的示例性实施例的平面图。
图8是沿着图7的线II-II'截取的剖视图。
图9是底栅晶体管的驱动电流与栅极电压的曲线图。
图10是顶栅晶体管的驱动电流与栅极电压的曲线图。
图11是图3中所示的像素的开关晶体管的另一示例性实施例的平面图。
图12是沿着图11的线II-II'截取的剖视图。
图13是图3中所示的像素的驱动晶体管的另一示例性实施例的平面图。
图14是沿着图13的线I-I'截取的剖视图。
图15是图3中所示的像素的驱动晶体管的又一示例性实施例的平面图。
图16是沿着图15的线III-III'截取的剖视图。
图17是示出根据发明的原理的制造显示装置的方法的示例性实施例的流程图。
图18至图24是示出图17的制造显示装置的方法中的步骤的剖视图。
图25是示出根据发明的原理的制造显示装置的方法的另一示例性实施例的流程图。
图26和图27是示出图25的制造显示装置的方法中的某些步骤的剖视图。
具体实施方式
在下面的描述中，为了解释的目的，阐述了许多具体细节以提供对发明的各种示例性实施例或实施方式的透彻理解。如在此使用的“实施例”和“实施方式”是作为采用在此公开的一个或更多个发明构思的装置或方法的非限制性示例的可互换的词语。然而，明显的是，可以在没有这些具体细节或者具有一个或更多个等同布置的情况下来实践各种示例性实施例。在其它情况下，以框图形式示出了公知的结构和装置以避免使各种示例性实施例不必要地模糊。此外，各种示例性实施例可以不同，但不必是排它性的。例如，在不脱离发明构思的情况下，可以在另一示例性实施例中使用或实施示例性实施例的具体形状、构造和特性。
除非另有说明，否则所示出的示例性实施例将被理解为提供其中可以在实践中实施发明构思的一些方式的变化的细节的示例性特征。因此，除非另有说明，否则在不脱离发明构思的情况下，可以对各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独地或共同地称为“元件”)进行另外组合、分离、互换和/或重新布置。
通常在附图中提供交叉影线和/或阴影的使用以使相邻元件之间的边界清晰。如此，除非说明，否则交叉影线或阴影的存在和不存在都不传达或表达对元件的特定材料、材料性质、尺寸、比例、所示出的元件之间的共性和/或任何其它特性、属性、性质等的任何偏好或需求。此外，在附图中，为了清楚和/或描述性的目的，可以夸大元件的尺寸和相对尺寸。当可以不同地实施示例性实施例时，可以与所描述的顺序不同地来执行具体的工艺顺序。例如，可以基本上同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。另外，同样的附图标记表示同样的元件。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在中间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。为此，术语“连接”可以指具有或不具有中间元件的物理连接、电连接和/或流体连接。此外，D1轴、D2轴和D3轴不限于直角坐标系的三个轴(诸如x轴、y轴和z轴)，而可以以更广泛的含义来解释。例如，D1轴、D2轴和D3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。为了本公开的目的，“X、Y和Z中的至少一个(者/种)”和“从由X、Y和Z组成的组中选择的至少一个(者/种)”可以被解释为仅X、仅Y、仅Z或者X、Y和Z中的两个(者/种)或更多个(者/种)的任何组合，诸如以XYZ、XYY、YZ和ZZ为例。如在此使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和所有组合。
尽管可以在此使用术语“第一”、“第二”等来描述各种类型的元件，但这些元件不应该受这些术语限制。这些术语被用于将一个元件和另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。
为了描述的目的，在此可以使用诸如“在……之下”、“在……下方”、“在……下”、“下”、“在……上方”、“上”、“在……之上”、“较高的”、“侧”(例如，如在“侧壁”中)等的空间相对术语，从而来描述如在附图中所示出的一个元件与另一(其它)元件的关系。空间相对术语旨在包含除了在附图中描绘的方位之外的设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”所述其它元件或特征“上方”。因此，示例性术语“在……下方”可以包括上方和下方两种方位。此外，设备可以被另外定位(例如，旋转90度或者在其它方位处)，如此相应地解释在此使用的空间相对描述语。
在此使用的术语是为了描述具体实施例的目的，并且不意图成为限制。如在此使用的，除非上下文另外清楚地指示，否则单数形式“一”、“一个(种/者)”和“该(所述)”也旨在包括复数形式。此外，当在本说明书中使用术语“包含”和/或“包括”及其变型时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是，如在此使用的，术语“基本上(基本)”、“大约(约)”和其它类似术语被用作近似术语而不被用作程度术语，如此，用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
在此参照作为理想化示例性实施例和/或中间结构的示意图的剖视图和/或分解图来描述各种示例性实施例。如此，将预料到由例如制造技术和/或公差导致的图的形状变化。因此，在此公开的示例性实施例不应必须被解释为限于区域的特定示出的形状，而是包括由例如制造导致的形状的偏差。以这种方式，附图中所示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，如此，不必须旨在成为限制。
除非另有定义，否则在此使用的所有术语(包括技术术语和科学术语)具有与本公开作为其一部分的领域的普通技术人员通常所理解的含义相同的含义。术语(诸如在通用字典中定义的术语)应该被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且不应该以理想化或过于形式化的含义来解释，除非在此明确地如此定义。
在下文中，将参照附图描述具体示例性实施例。
图1是根据发明的原理构造的显示装置10的示例性实施例的透视图。图2是图1的显示装置10的内部示意性地示出其内部组件中的一些内部组件的平面图。图3是图2中所示的显示装置10的代表性像素的等效电路图。
在整个说明书中，术语“在……上”、“顶(顶部)”和“上表面”指从显示面板100的向上方向(即，Z轴方向)，术语“在……下”、“底(底部)”和“下表面”指从显示面板100的向下方向(即，与Z轴方向相反的方向)。此外，“左”、“右”、“上”和“下”指当在平面中观看显示面板100时的方向。例如，“左”指与X轴方向相反的方向，“右”指X轴的方向，“上”指Y轴方向，“下”指与Y轴方向相反的方向。
参照图1和图2，显示装置10是用于显示移动图像或静止图像的装置。显示装置10可以作为显示屏幕用在便携式电子装置(诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航系统和超移动PC(UMPC))以及各种产品(诸如电视机、笔记本计算机、监视器、广告牌和物联网(IoT))中。显示装置10可以是有机发光显示器、液晶显示器、等离子体显示器、场发射显示器、电泳显示器、电润湿显示器、量子点发光显示器、微发光二极管(LED)显示器和本领域已知的任何其它显示器中的任何一种。在下文中，有机发光显示器将被描述作为显示装置10的示例，但是示例性实施例不限于有机发光显示器。
根据示例性实施例的显示装置10包括显示面板100、显示驱动器电路200和电路板300。
显示面板100可以形成为在第一方向(X轴方向)上具有短边并且在第二方向(Y轴方向)上具有长边的矩形平面中。其中在第一方向(X轴方向)上延伸的短边与在第二方向(Y轴方向)上延伸的长边相交的每个角可以以预定曲率被倒圆或者可以是直角的。显示面板100的平面形状不限于矩形形状，但是也可以为另一多边形形状、圆形形状或椭圆形形状。显示面板100可以形成为平坦的。然而，显示面板100不限于本示例并且也可以包括形成在显示面板100的左端和右端处并且具有恒定曲率或变化曲率的弯曲部分。此外，显示面板100可以形成为柔性的使得显示面板100可以被弯曲、被弯折、被折叠或被卷曲。
显示面板100可以包括其中形成有多个像素P以显示图像的显示区域DA和设置在显示区域DA周围的非显示区域NDA。当显示面板100包括弯曲部分时，显示区域DA也可以包括弯曲部分。在这种情况下，图像也可以显示在显示面板100的弯曲部分上。
在显示区域DA中，不仅设置像素P而且可以设置连接到像素P的扫描线SL、数据线DL和电源线。扫描线SL可以形成为在第一方向(X轴方向)上延伸并且在与第一方向相交的第二方向(Y轴方向)上彼此基本上平行，并且数据线DL可以形成为在第二方向(Y轴方向)上延伸并在第一方向(X轴方向)上彼此基本上平行。像素P中的每个可以至少连接到扫描线SL中的任何一条扫描线和数据线DL中的任何一条数据线。
参照图2和图3，像素P中的每个可以包括驱动晶体管DT、至少一个开关晶体管ST、发光元件EL和电容器Cst。由于开关晶体管ST通过从扫描线SL接收的扫描信号而导通，所以数据线DL的数据电压可以施加到驱动晶体管DT的栅电极。驱动晶体管DT可以根据施加到栅电极的数据电压而向发光元件EL供应驱动电流，从而引起发光元件EL发射光。驱动晶体管DT和所述至少一个开关晶体管ST可以是薄膜晶体管。发光元件EL可以根据驱动晶体管DT的驱动电流而发射光。发光元件EL可以是包括第一电极、有机发光层和第二电极的有机发光二极管。电容器Cst可以使施加到驱动晶体管DT的栅电极的数据电压保持恒定。
参照图1和图2，非显示区域NDA可以被定义为从显示区域DA的外侧延伸到显示面板100的边缘的区域。在非显示区域NDA中，可以设置用于将扫描信号发送到扫描线SL的扫描驱动器电路SDC和连接在数据线DL与路由线RL之间的数据电压分配电路DMUX。此外，电连接到显示驱动器电路200和电路板300的垫(“pad”，又称为“焊垫”或“焊盘”)DP可以设置在非显示区域NDA中。在这种情况下，显示驱动器电路200和垫DP可以设置在显示面板100的边缘上。
扫描驱动器电路SDC可以通过至少一条扫描控制线SCL连接到显示驱动器电路200。扫描驱动器电路SDC可以通过至少一条扫描控制线SCL从显示驱动器电路200接收扫描控制信号。扫描驱动器电路SDC可以根据扫描控制信号而产生扫描信号，并且将扫描信号顺序地输出到扫描线SL。尽管扫描驱动器电路SDC在图2中形成在显示区域DA的一侧(例如，左侧)上的非显示区域NDA中，但是示例性实施例不限于这种情况。例如，扫描驱动器电路SDC也可以形成在显示区域DA的两侧(例如，左侧和右侧)上的非显示区域NDA中。
数据电压分配电路DMUX可以连接在路由线RL与数据线DL之间。连接到数据电压分配电路DMUX的路由线RL的数量与连接到数据电压分配电路DMUX的数据线DL的数量的比率可以是1:q，其中，q是等于或大于2的整数。数据电压分配电路DMUX可以将施加到一条路由线RL的数据电压分配到多条数据线DL。
显示驱动器电路200连接到垫DP并且接收数字视频数据和时序信号。显示驱动器电路200将数字视频数据转换为模拟正/负极性数据电压并且通过路由线RL和数据电压分配电路DMUX将模拟正/负极性数据电压供应到数据线DL。此外，显示驱动器电路200产生用于控制扫描驱动器电路SDC的扫描控制信号并且通过扫描控制线SCL将扫描控制信号供应到扫描驱动器电路SDC。通过扫描驱动器电路SDC的扫描信号选择要被供应数据电压的像素P并且将数据电压供应到所选择的像素P。此外，显示驱动器电路200可以向电源线供应电源电压。
显示驱动器电路200可以形成为集成电路(IC)，并且使用玻璃上芯片(COG)方法、塑料上芯片(COP)方法或超声键合方法将其安装在显示面板100上且位于垫区域中。然而，示例性实施例不限于这种情况，并且显示驱动器电路200也可以安装在电路板300上。
垫DP可以电连接到显示驱动器电路200。电路板300可以使用各向异性导电膜附着到垫DP上。因此，电路板300的引导线可以电连接到垫DP。电路板300可以是柔性印刷电路板、印刷电路板或诸如膜上芯片的柔性膜。
像素P可以包括如图3中所示的驱动晶体管DT、至少一个开关晶体管ST、发光元件EL和电容器Cst。
开关晶体管ST通过从第k扫描线SLk(其中，k是正整数)接收的扫描信号而导通。因此，第j数据线DLj(其中，j是正整数)的数据电压可以施加到驱动晶体管DT的栅电极。开关晶体管ST可以具有连接到第k扫描线SLk的栅电极、连接到驱动晶体管DT的栅电极的源电极以及连接到第j数据线DLj的漏电极。
驱动晶体管DT可以根据施加到其栅电极的数据电压而向发光元件EL供应驱动电流，从而引起发光元件EL发射光。驱动晶体管DT可以具有连接到开关晶体管ST的源电极的栅电极、连接到发光元件EL的第一电极的源电极以及连接到向其施加第一电源电压的第一电源线VDDL的漏电极。
驱动晶体管DT和至少一个开关晶体管ST可以是薄膜晶体管。此外，尽管在图3中，驱动晶体管DT和至少一个开关晶体管ST形成为具有N型半导体特性的N型半导体晶体管，但是示例性实施例不限于这种情况。即，驱动晶体管DT和至少一个开关晶体管ST也可以形成为具有P型半导体特性的P型半导体晶体管。
发光元件EL可以根据驱动晶体管DT的驱动电流而发射光。发光元件EL可以是包括第一电极、有机发光层和第二电极的有机发光二极管。发光元件EL的第一电极可以连接到驱动晶体管DT的源电极，并且第二电极可以连接到向其施加比第一电源电压低的第二电源电压的第二电源线VSSL。
电容器Cst可以连接在驱动晶体管DT的栅电极与漏电极之间。因此，电容器Cst可以使施加到驱动晶体管DT的栅电极的数据电压保持恒定。
图4是图2中所示的扫描驱动器电路SDC的示例性实施例的电路图。
扫描驱动器电路SDC可以包括以从属方式连接的多个级STA，并且图4示出了单个级STA的示例性实施例。级STA可以将扫描信号顺序地输出到扫描线SL。
参照图4，级STA中的每个包括上拉节点NQ、下拉节点NQB、当上拉节点NQ具有栅极导通电压时导通的上拉晶体管TU、当下拉节点NQB具有栅极导通电压时导通的下拉晶体管TD以及用于控制上拉节点NQ和下拉节点NQB的充电和放电的节点控制器NC。
节点控制器NC可以连接到向其输入起始信号或前一级的输出信号的起始端子ST、向其输入下一级的输出信号的复位端子RT、向其施加栅极导通电压的栅极导通电压端子VGHT和向其施加栅极截止电压的栅极截止电压端子VGLT。节点控制器NC根据输入到起始端子ST的起始信号或前一级的输出信号来控制上拉节点NQ和下拉节点NQB的充电和放电。为了稳定地控制级STA的输出，当上拉节点NQ具有栅极导通电压时，节点控制器NC控制下拉节点NQB以具有栅极截止电压，并且当下拉节点NQB具有栅极导通电压时，节点控制器NC控制上拉节点NQ以具有栅极截止电压。为此，节点控制器NC可以包括多个晶体管。
当级STA被上拉时(即，当上拉节点NQ具有栅极导通电压并且将输入到时钟端子CT的时钟信号输出到输出端子OT时)，上拉晶体管TU导通。当级STA被下拉时(例如，当下拉节点NQB具有栅极导通电压并且将栅极截止电压端子VGLT的栅极截止电压输出到输出端子OT时)，下拉晶体管TD导通。
级STA的上拉晶体管TU、下拉晶体管TD和节点控制器NC的晶体管可以形成为薄膜晶体管。此外，尽管在图4中的级STA的上拉晶体管TU、下拉晶体管TD和节点控制器NC的晶体管形成为具有N型半导体特性的N型半导体晶体管，但是示例性实施例不限于这种情况。即，级STA的上拉晶体管TU、下拉晶体管TD和节点控制器NC的晶体管也可以形成为具有P型半导体特性的P型半导体晶体管。
图5是图3中所示的像素P的驱动晶体管DT的示例性实施例的平面图。
图6是沿着图5的线I-I'截取的剖视图。图7是图3中所示的像素P的开关晶体管ST的示例性实施例的平面图。图8是沿着图7的线II-II'截取的剖视图。
在图5和图6中所示的示例性实施例，像素P的驱动晶体管DT具有其中栅电极形成在有源层的顶部上的顶栅结构，在图7和图8中所示的示例性实施例中，开关晶体管ST具有其中栅电极形成在有源层底下的底栅结构。具体地，例如，驱动晶体管DT可以形成为共面结构，并且开关晶体管ST可以形成为背沟道蚀刻结构。
参照图5至图8，如在图5和图6中所示的驱动晶体管DT包括第一栅电极111、第一有源层131、第一源电极141、第一漏电极151和第一金属层161。如在图7和图8中所示的开关晶体管ST包括第二栅电极112、第二有源层132、第二源电极142和第二漏电极152。
驱动晶体管DT和开关晶体管ST形成在第一基底101上。第一基底101可以由塑料或玻璃制成。
图6中所示的第一金属层161和图8中所示的第二栅电极112可以形成在第一基底101上。
第一金属层161可以是用于阻挡来自第一基底101的光进入第一有源层131的层。
第一金属层161和/或第二栅电极112可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任何一种或更多种制成的单层或多层。
第一金属层161和第二栅电极112可以彼此一体地形成，并且可以由相同的材料形成。
第一金属层161的在第三方向DR3上的长度可以比第二栅电极112的在第三方向DR3上的长度大。第一金属层161的在第三方向DR3上的长度可以比第一有源层131的在第三方向DR3上的长度小。此外，第一金属层161的在第三方向DR3上的长度可以比第一栅电极111的在第三方向DR3上的长度大。
第一绝缘层102可以设置在第一金属层161上。第一绝缘层102可以是用于保护像素P的驱动晶体管DT和开关晶体管ST免受穿过第一基底101引入的湿气的影响的层。第一绝缘层102可以由交替堆叠的多个无机层构成。例如，第一绝缘层102可以是其中从氧化硅(SiOx)层、氮化硅(SiNx)层和SiON层中选择的一种或更多种无机层交替堆叠的多层。
图6中所示的第一有源层131和图8中所示的第二有源层132可以形成在第一绝缘层102上。第一有源层131和第二有源层132可以与第一绝缘层102直接接触。即，第一绝缘层102的一个表面可以与图6的第一金属层161和图8的第二栅电极112直接接触，并且第一绝缘层102的另一表面可以与图6的第一有源层131和图8的第二有源层132直接接触。
第一有源层131可以包括源区131a、漏区131b和沟道区131c，第二有源层132可以包括源区132a、漏区132b和沟道区132c。沟道区131c可以设置在源区131a与漏区131b之间，沟道区132c可以设置在源区132a与漏区132b之间。
第一有源层131和第二有源层132可以是氧化物半导体。第一有源层131和第二有源层132可以由氧化铟镓锌或氧化铟锡锌制成。
第一有源层131的在第三方向DR3上的长度可以比第二有源层132的在第三方向DR3上的长度大。
如图6中所示，第一有源层131可以与第一栅电极111叠置，且第一栅极绝缘层120置于第一有源层131与第一栅电极111之间。如图8中所示，第二有源层132可以与第二栅电极112叠置，且第一绝缘层102置于第二有源层132与第二栅电极112之间。具体地，第一有源层131的沟道区131c可以与第一栅电极111叠置，第二有源层132的第二沟道区132c可以与第二栅电极112叠置。
参照图6，第一栅极绝缘层120设置在第一有源层131上。第一栅极绝缘层120可以是无机层(例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层构成的多层)。此外，参照图8，第二源电极142和第二漏电极152可以设置在第二有源层132上，并且第一保护层170可以形成在第二源电极142和第二漏电极152上，从而可以在第二有源层132上不设置第一栅极绝缘层120。即，第二有源层132不会与第一栅极绝缘层120叠置并且不会与第一栅极绝缘层120接触。
参照图6，第一栅电极111设置在第一栅极绝缘层120上。第一栅电极111可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任何一种或更多种制成的单层或多层。
尽管在图6中，第一栅极绝缘层120仅设置在第一栅电极111与第一有源层131之间，但是示例性实施例不限于这种情况。即，第一栅极绝缘层120也可以形成在第一有源层131的上表面和侧表面上。
图9是底栅晶体管的驱动电流与栅极电压的曲线图。图10是顶栅晶体管的驱动电流与栅极电压的曲线图。
图9和图10是示出正偏压应力的结果的曲线图。参照图9和图10，与如图9中所示当驱动晶体管DT形成为底栅晶体管时相比，驱动晶体管DT如图10中所示当形成为顶栅结构时(即，当形成为顶栅晶体管时)表现出针对正偏压应力的优异的可靠性。因此，可以确保驱动晶体管DT的可靠性。
再次参照图6，第二绝缘层160设置在第一栅电极111上。第二绝缘层160可以是无机层(例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层构成的多层)。
第二绝缘层160可以与第一栅电极111的上表面和侧表面以及第一栅极绝缘层120的侧表面直接接触。
此外，第二绝缘层160可以与第一有源层131叠置，并且与第一有源层131直接接触。此外，第二绝缘层160不会设置在第二有源层132上。即，第二绝缘层160不会与第二有源层132叠置并且不会与第二有源层132接触。
穿过第二绝缘层160以使第一有源层131的上表面的一部分暴露的第一接触孔CT1和穿过第二绝缘层160以使第一有源层131的上表面的另一部分暴露的第二接触孔CT2可以形成在第二绝缘层160中。即，第一接触孔CT1可以使第一有源层131的第一源区131a暴露，第二接触孔CT2可以使第一有源层131的第一漏区131b暴露。
如图6中所示，驱动晶体管DT的第一源电极141和第一漏电极151可以设置在第二绝缘层160上。如图8中所示，开关晶体管ST的第二源电极142和第二漏电极152可以设置在第二有源层132上。
参照图6，第一源电极141通过第一接触孔CT1与形成在第一有源层131的一侧上的第一源区131a接触。第一漏电极151通过第二接触孔CT2与形成在第一有源层131的另一侧上的第一漏区131b接触。
参照图8，第二源电极142可以与形成在第二有源层132的一侧上的第二源区132a接触。第二漏电极152可以与形成在第二有源层132的另一侧上的第二漏区132b接触。
第一源电极141、第二源电极142、第一漏电极151和第二漏电极152中的每个可以是由氧化锌铟(ZIO)、钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任何一种或更多种制成的单层或多层。例如，第一源电极141、第二源电极142、第一漏电极151和第二漏电极152中的每个可以是ZIO-Cu-ZIO的堆叠结构。
在图5和图6中所示的在第一源电极141与第一漏电极151之间的在第三方向DR3上的第一距离d1可以比在图7和图8中所示的在第二源电极142与第二漏电极152之间的在第三方向DR3上的第二距离d2大。
即，如图8中所示，由于在开关晶体管ST中，第二源电极142和第二漏电极152可以与第二有源层132直接接触而没有层置于第二源电极142和第二漏电极152与第二有源层132之间，所以在第二源电极142与第二漏电极152之间的在第三方向DR3上的第二距离d2可以减小为比图6中所示的第一源电极141与第一漏电极151之间的在第三方向DR3上的第一距离d1小。因此，可以减小像素P中的开关晶体管ST的区域，因此使得能够增加给定区域中的像素的数量并且容易地实现高分辨率显示装置。
第一保护层170形成在第一源电极141、第二源电极142、第一漏电极151和第二漏电极152上。第一保护层170可以是无机层(例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层构成的多层)。
第一平坦化层180可以形成在第一保护层170上以使由于诸如驱动晶体管DT和开关晶体管ST的薄膜晶体管引起的台阶平坦化。第一平坦化层180可以由诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机层制成。
如图6中所示，像素限定层195以及包括第一电极191、有机发光层192和第二电极193的发光元件EL可以形成在第一平坦化层180上。
参照图6和图8，第一电极191可以形成在第一平坦化层180上。第一电极191可以通过穿过第一保护层170和第一平坦化层180的接触孔连接到驱动晶体管DT的第一源电极141。
像素限定层195可以形成在第一平坦化层180上，并且可以覆盖第一电极191的边缘以限定像素P。即，像素限定层195用作用于限定像素P的像素限定层。在此，像素P中的每个包括其中第一电极191、有机发光层192和第二电极193顺序地堆叠使得来自第一电极191的空穴和来自第二电极193的电子在有机发光层192中结合在一起以发射光的区域。
有机发光层192可以设置在第一电极191和像素限定层195上。有机发光层192可以包括空穴传输层、发光层和电子传输层。此外，有机发光层192可以形成为两个堆叠件或更多个堆叠件的串联结构，在这种情况下，可以在堆叠件之间形成电荷产生层。
第二电极193可以形成在有机发光层192上。第二电极193可以是对所有像素共有的公共层。
发光元件EL可以是朝着第二基底(即，在向上方向上)发射光的顶部发射类型。在这种情况下，第一电极191可以由具有高反射率的金属材料(诸如铝(Al)和钛(Ti)的堆叠件(Ti/Al/Ti)、铝(Al)和氧化铟锡(ITO)的堆叠件(ITO/Al/ITO)、APC合金或APC合金和ITO的堆叠件(ITO/APC/ITO))制成。APC合金是银(Ag)、钯(Pd)和铜(Cu)的合金。此外，第二电极193可以由诸如ITO或氧化铟锌(IZO)的能够透射光的透明导电材料(TCO)制成或者可以由诸如镁(Mg)、银(Ag)或镁(Mg)和银(Ag)的合金的半透射导电材料制成。当第二电极193由半透射导电材料制成时，可以通过微腔增大光发射效率。
封装层196可以形成在第二电极193上以防止氧或湿气的引入。封装层196可以包括至少一个无机层。无机层可以由氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝或氧化钛制成。此外，封装层196可以包括至少一个有机层以防止颗粒穿透封装层196而进入有机发光层192和第二电极193。有机层可以由环氧树脂、丙烯酸酯或聚氨酯丙烯酸酯制成。
根据图5至图8的示例性实施例，驱动晶体管DT具有顶栅结构，开关晶体管ST具有底栅结构。因此，能够在减小开关晶体管ST的区域的同时确保显示装置10的可靠性，因此实现高分辨率显示装置。
此外，驱动晶体管DT的第一有源层131和开关晶体管ST的第二有源层132设置在同一层上，第一有源层131和第二有源层132可以通过同一掩模工艺步骤同时形成。因此，在显示装置的制造工艺期间可以保持掩模的数量，因此确保工艺经济性。
扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD和节点控制器NC的晶体管均可以包括第三栅电极、第三有源层、第三源电极和第三漏电极。扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD和节点控制器NC的晶体管中的每个可以具有与图7和图8中所示的开关晶体管ST的底栅结构基本上相同的底栅结构。在这种情况下，扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD和节点控制器NC的晶体管中的每个的第三栅电极、第三有源层、第三源电极和第三漏电极与上面参照图7和图8描述的开关晶体管ST的第二栅电极112、第二有源层132、第二源电极142和第二漏电极152基本上相同，因此省略其详细描述以避免冗余。
由于扫描驱动器电路SDC的晶体管形成为具有与开关晶体管ST的底栅结构相同的底栅结构，所以如上面所解释的，可以减小晶体管中的每个的第二源电极142与第二漏电极152之间的距离。因此，即使实现高分辨率的显示装置，也可以防止扫描驱动器电路SDC的宽度的增大。
在下文中，将描述其它示例性实施例。在以下示例性实施例中，与上面描述的元件相同的元件将由相同的附图标记指示，并且将省略或简要地给出其冗余描述以避免冗余。
图11是图3中所示的像素P的开关晶体管ST的另一示例性实施例的平面图。图12是沿着图11的线II-II'截取的剖视图。
图11和图12的示例性实施例与图7和图8的示例性实施例的不同之处在于：以蚀刻停止件结构形成开关晶体管ST_1。
参照图11和图12，在开关晶体管ST_1中，第二绝缘层160'设置在第二有源层132上。即，第二绝缘层160'可以与第二有源层132叠置并且与第二有源层132直接接触。与第二有源层132的第二沟道区132c叠置的第二绝缘层160'可以是蚀刻停止件层。
穿过第二绝缘层160'以使第二有源层132的上表面的一部分暴露的第三接触孔CT3和穿过第二绝缘层160'以使第二有源层132的上表面的另一部分暴露的第四接触孔CT4可以形成在第二绝缘层160'中。即，第三接触孔CT3可以使第二有源层132的第二源区132a暴露，第四接触孔CT4可以使第二有源层132的第二漏区132b暴露。
开关晶体管ST_1的第二源电极142'和第二漏电极152'可以设置在第二绝缘层160'上。第二源电极142'通过第三接触孔CT3与形成在第二有源层132的一侧上的第二源区132a接触。第二漏电极152'通过第四接触孔CT4与形成在第二有源层132的另一侧上的第二漏区132b接触。
因此，如图6中所示的驱动晶体管DT的第一源电极141与第一漏电极151之间的在第三方向DR3上的第一距离d1可以比图11和图12所示的开关晶体管ST_1的第二源电极142'与第二漏电极152'之间的在第三方向DR3上的第三距离d3大。即，由于根据所示出的示例性实施例的开关晶体管ST_1具有底栅结构，所以可以减小在第二源电极142'与第二漏电极152'之间的在第三方向DR3上的第三距离d3。因此，可以减小像素P中的开关晶体管ST_1的区域，因此使得能够增加给定区域中的像素的数量并且容易地实现高分辨率显示装置。
此外，由于驱动晶体管DT的第一有源层131和开关晶体管ST_1的第二有源层132设置在同一层上，所以如上面描述可以保持掩模的数量。
此外，扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD和节点控制器NC的晶体管中的每个可以具有与图11和图12中所示的开关晶体管ST_1的蚀刻停止件结构基本上相同的蚀刻停止件结构。在这种情况下，扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD和节点控制器NC的晶体管中的每个的第三栅电极、第三有源层、第三源电极和第三漏电极与上面参照图11和图12描述的开关晶体管ST_1的第二栅电极112、第二有源层132、第二源电极142'和第二漏电极152'基本上相同，因此省略其详细描述以避免冗余。
图13是图3中所示的像素P的驱动晶体管DT的另一示例性实施例的平面图。图14是沿着图13的线I-I'截取的剖视图。
图13和图14的示例性实施例与图5和图6的示例性实施例的不同之处在于：驱动晶体管DT_1的第一源电极141'连接到第一金属层161。
参照图13和图14，穿过第一绝缘层102和第二绝缘层160以使第一金属层161暴露的第五接触孔CT5可以形成在第一绝缘层102和第二绝缘层160中。
第一源电极141'可以通过第五接触孔CT5来与第一金属层161接触。在这种情况下，设置在第一有源层131下的第一金属层161和第一源电极141'具有相同的电压。当第一金属层161和第一源电极141'具有相同的电势时，同与第一栅电极111相邻的第一有源层131相比，与第一金属层161相邻的第一有源层131可以不被激活。即，可以降低第一有源层131的沟道区131c中的电子迁移率。因此，即使在高分辨率显示装置中每个像素的驱动电流随着像素数量的增加而减小，也可以防止或减小驱动晶体管DT_1的驱动电压范围的减小。
图15是图3中所示的像素P的驱动晶体管DT的又一示例性实施例的平面图。图16是沿着图15的线III-III'截取的剖视图。
图15和图16的示例性实施例与图5和图6的示例性实施例的不同之处在于：驱动晶体管DT_2的第一栅电极111'连接到第一金属层161。
参照图15和图16，穿过第一绝缘层102和第一栅极绝缘层120以使第一金属层161暴露的第六接触孔CT6可以形成在第一绝缘层102和第一栅极绝缘层120中。
第一栅电极111'可以通过第六接触孔CT6来与第一金属层161接触。
在这种情况下，设置在第一有源层131下的第一金属层161和第一栅电极111'具有相同的电压。即，第一栅电极111'可以用作顶栅电极，并且第一金属层161可以用作底栅电极。因此，由于驱动晶体管DT_2可以以双栅极方式被驱动，所以能够防止或减少当驱动晶体管DT_2截止时泄漏电流流过第一有源层131的沟道区131c。
接下来，将描述根据示例性实施例的制造显示装置的方法。制造在根据各种示例性实施例的显示装置之中的图1至图8的显示装置10的方法将作为示例被描述。与图1至图8的元件基本上相同的元件将由相同的附图标记指示，并且将省略其详细描述以避免冗余。
图17是示出根据发明的原理的制造显示装置的方法的示例性实施例的流程图。图18至图24是示出图17的制造显示装置的方法的步骤的剖视图。图18至图24中的每个包括图6中所示的I-I'的剖面和图8中所示的II-II'的剖面。
参照图17，根据示例性实施例的制造显示装置的方法可以包括以下步骤：在第一基底上形成第一金属层和第二栅电极(步骤S101)；在第一金属层和第二栅电极上形成第一绝缘层(步骤S102)；在第一绝缘层上形成第一有源层和第二有源层(步骤S103)；在第一有源层上形成第一栅极绝缘层和第一栅电极(步骤S104)；在第一栅电极上形成包括第一接触孔和第二接触孔的第二绝缘层(步骤S105)；在第二绝缘层和第二有源层上形成源电极和漏电极(步骤S106)；以及在源电极和漏电极上形成第一保护层、第一平坦化层等(步骤S107)。
参照图17和图18，在根据示例性实施例的制造显示装置的方法中，在第一基底101上形成第一金属层161和第二栅电极112(步骤S101)。
第一金属层161可以是用于阻挡来自第一基底101的光进入第一有源层131的层。
第一金属层161和第二栅电极112可以彼此一体地形成，并且可以由相同的材料形成。例如，第一金属层161和第二栅电极112中的每个可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任何一种或更多种制成的单层或多层。
可以在使用光致抗蚀剂图案的蚀刻工艺中通过使金属层图案化来形成第一金属层161和第二栅电极112，所述金属层通过溅射形成在第一基底101的整个表面上。
接下来，参照图17和图19，在第一金属层161和第二栅电极112上形成第一绝缘层102(步骤S102)。第一绝缘层102是用于保护每个像素P的驱动晶体管DT和开关晶体管ST免受穿过第一基底101引入的湿气的影响的层。第一绝缘层102可以由交替堆叠的多个无机层构成。例如，第一绝缘层102可以是其中从氧化硅(SiOx)层、氮化硅(SiNx)层和SiON层中选择的一种或更多种无机层交替堆叠的多层。可以通过化学气相沉积形成第一绝缘层102。
接下来，参照图17和图20，在第一绝缘层102上形成第一有源层131和第二有源层132(步骤S103)。
具体地，可以通过在第一绝缘层102的整个表面上形成有源层，然后使有源层图案化来形成第一有源层131和第二有源层132。
有源层可以是氧化物半导体。例如，有源层可以是包含锡(Sn)的氧化物半导体。在这种情况下，有源层可以是氧化铟镓锌或氧化铟锡锌。可以通过溅射形成有源层。
可以在使用光致抗蚀剂图案的蚀刻工艺中通过使有源层图案化来形成第一有源层131和第二有源层132。可以通过湿法蚀刻或干法蚀刻来使有源层图案化。然后，可以通过剥离工艺去除光致抗蚀剂。
由于通过使有源层图案化来同时形成第一有源层131和第二有源层132，所以可以保持掩模的数量，因此确保了工艺经济性。
接下来，参照图17和图21，在第一有源层131上形成第一栅极绝缘层120和第一栅电极111(步骤S104)。
第一栅极绝缘层120可以是无机层(例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层构成的多层)。可以通过化学气相沉积形成第一栅极绝缘层120。
第一栅电极111可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任何一种或更多种制成的单层或多层。可以在使用光致抗蚀剂图案的蚀刻工艺中通过使栅极金属层图案化来形成第一栅电极111，所述栅极金属层通过溅射形成在第一栅极绝缘层120的整个表面上。
可以通过使用第一栅电极111作为掩模来蚀刻和图案化第一栅极绝缘层120。
接下来，参照图17和图22，在第一栅电极111上形成包括第一接触孔CT1和第二接触孔CT2的第二绝缘层160(步骤S105)。
第二绝缘层160可以是无机层(例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层构成的多层)。可以通过化学气相沉积形成第二绝缘层160。
可以在第二绝缘层160中形成穿过第二绝缘层160以使第一有源层131的上表面的一部分暴露的第一接触孔CT1和穿过第二绝缘层160以使第一有源层131的上表面的另一部分暴露的第二接触孔CT2。
可以不在开关晶体管ST的第一基底101上形成第二绝缘层160。即，开关晶体管ST的第一基底101不会与第二绝缘层160叠置。因此，开关晶体管ST的第二有源层132不会与第二绝缘层160叠置，并且第二有源层132的上表面和侧表面可以被暴露于外部。
接下来，参照图17和图23，在第二绝缘层160和第二有源层132上形成第一源电极141、第二源电极142、第一漏电极151和第二漏电极152(步骤S106)。
第一源电极141、第二源电极142、第一漏电极151和第二漏电极152中的每个可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任何一种或更多种制成的单层或多层。可以在使用光致抗蚀剂图案的蚀刻工艺中通过使源漏金属层图案化来形成第一源电极141、第二源电极142、第一漏电极151和第二漏电极152，所述源漏金属层通过溅射形成在第二绝缘层160和第二有源层132的整个表面上。
第一源电极141可以形成为通过第一接触孔CT1来与形成在第一有源层131的一侧上的第一源区131a接触。第一漏电极151可以形成为通过第二接触孔CT2来与形成在第一有源层131的另一侧上的第一漏区131b接触。
第二源电极142可以形成为与形成在第二有源层132的一侧上的第二源区132a接触。第二漏电极152可以形成为与形成在第二有源层132的另一侧上的第二漏区132b接触。用于使源漏金属层图案化以形成开关晶体管ST的第二源电极142和第二漏电极152的蚀刻剂可以是在使作为氧化物半导体的第二有源层132的蚀刻速率最小化的同时用于选择性蚀刻源漏金属层而具有选择性的蚀刻剂。
接下来，参照图17和图24，在第一源电极141、第二源电极142、第一漏电极151和第二漏电极152上形成第一保护层170、第一平坦化层180等，从而完成显示装置(步骤S107)。
第一保护层170可以是无机层(例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层构成的多层)。可以通过化学气相沉积形成第一保护层170。
可以在第一保护层170上形成第一平坦化层180以使由于诸如驱动晶体管DT和开关晶体管ST的薄膜晶体管引起的台阶平坦化。第一平坦化层180可以由诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机层制成。
如上面描述的，驱动晶体管DT具有顶栅结构，开关晶体管ST具有底栅结构。因此，能够在减小开关晶体管ST的区域的同时确保显示装置10的可靠性，因此实现高分辨率显示装置。
此外，由于驱动晶体管DT的第一有源层131和开关晶体管ST的第二有源层132设置在同一层上，所以可以保持掩模的数量，因此确保了工艺经济性。
扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD和节点控制器NC的多个晶体管中的每个的第三栅电极、第三有源层、第三源电极和第三漏电极可以形成为与上面描述的开关晶体管ST的第二栅电极112、第二有源层132、第二源电极142和第二漏电极152基本上相同，因此省略其详细描述以避免冗余。
为了易于描述，扫描驱动器电路SDC的第一开关晶体管和第二开关晶体管分别被称为扫描驱动器电路SDC的上拉晶体管TU和下拉晶体管TD。
由于扫描驱动器电路SDC的晶体管形成为具有与开关晶体管ST的底栅结构相同的底栅结构，所以即使实现高分辨率显示装置，也可以防止扫描驱动器电路SDC的宽度的增加。
现在将描述根据示例性实施例的制造显示装置的方法。在以下示例性实施例中，与上面描述的元件相同的元件将由相同的附图标记指示，并且将省略或简要地讨论其冗余描述以避免冗余。
图25是示出根据发明的原理的制造显示装置的方法的另一示例性实施例的流程图。图26和图27是示出图25的制造显示装置的方法中的某些步骤的剖视图。图26和图27中的每个包括图6中所示的I-I'的剖面和图12中所示的II-II'的剖面。
图25、图26和图27的示例性实施例的步骤S205和S206与图17、图22和图23的示例性实施例的步骤S105和S106不同。
图25的步骤S201至S204和S207与图17的步骤S101至S104和S107基本上相同，因此省略其详细描述以避免冗余。
参照图25和图26，在第一栅电极111和第二有源层132上形成包括第一接触孔CT1至第四接触孔CT4的第二绝缘层160'(步骤S205)。
第二绝缘层160'可以是无机层(例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层构成的多层)。可以通过化学气相沉积形成第二绝缘层160'。
可以在第二绝缘层160'中形成穿过第二绝缘层160'以使第一有源层131的上表面的一部分暴露的第一接触孔CT1和穿过第二绝缘层160'以使第一有源层131的上表面的另一部分暴露的第二接触孔CT2。
此外，可以在第二绝缘层160'中形成穿过第二绝缘层160'以使第二有源层132的上表面的一部分暴露的第三接触孔CT3和穿过第二绝缘层160'以使第二有源层132的上表面的另一部分暴露的第四接触孔CT4。
接下来，参照图25和图27，在第二绝缘层160'上形成第一源电极141、第二源电极142'、第一漏电极151和第二漏电极152'(步骤S206)。
第一源电极141、第二源电极142'、第一漏电极151和第二漏电极152'中的每个可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任何一种或更多种制成的单层或多层。可以在使用光致抗蚀剂图案的蚀刻工艺中通过使源漏金属层图案化来形成第一源电极141、第二源电极142'、第一漏电极151和第二漏电极152'，所述源漏金属层通过溅射形成在第二绝缘层160'的整个表面上。
第一源电极141可以形成为通过第一接触孔CT1来与形成在第一有源层131的一侧上的第一源区131a接触。第一漏电极151可以形成为通过第二接触孔CT2来与形成在第一有源层131的另一侧上的第一漏区131b接触。
此外，第二源电极142'可以形成为通过第三接触孔CT3来与形成在第二有源层132的一侧上的第二源区132a接触。第二漏电极152'可以形成为通过第四接触孔CT4来与形成在第二有源层132的另一侧上的第二漏区132b接触。
如上面描述的，由于开关晶体管ST_1具有蚀刻停止件结构，所以在开关晶体管ST_1的第二有源层132上形成第二绝缘层160'。因此，可以防止第二有源层132在通过使源漏金属层图案化来形成第二源电极142'和第二漏电极152'时被损坏。
由于开关晶体管ST_1具有底栅结构，所以可以减小开关晶体管ST_1的区域。因此，如上面描述的，可以实现在每个给定区域中具有更多数量的像素的高分辨率显示装置。
扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD和节点控制器NC的多个晶体管中的每个的第三栅电极、第三有源层、第三源电极和第三漏电极可以形成为与根据所示出的示例性实施例的开关晶体管ST_1的第二栅电极112、第二有源层132、第二源电极142'和第二漏电极152'基本上相同，因此省略其详细描述以避免冗余。
根据示例性实施例，能够通过保持掩模的数量来确保工艺经济性，通过减小扫描驱动器电路的宽度来实现窄边框，并且通过减小开关晶体管的区域来实现高分辨率显示装置。
尽管在此已经描述了某些示例性实施例和实施方式，但是通过该描述其它实施例和修改将是明显的。因此，发明构思不限于这样的实施例，而是限于权利要求以及对于本领域普通技术人员而言将是明显的各种明显的修改和等同布置的更宽范围。

Claims (10)

1.一种显示装置，所述显示装置包括：
多个像素，分别结合到扫描线和与所述扫描线相交的数据线，
其中，所述多个像素中的至少一些像素包括驱动晶体管和开关晶体管，
所述驱动晶体管包括：基底；第一绝缘层，设置在所述基底上；第一有源层，设置在所述第一绝缘层上；第一栅电极，设置在所述第一有源层上；以及第一源电极和第一漏电极，电连接到所述第一有源层，所述第一漏电极与所述第一源电极间隔开第一距离，并且
所述开关晶体管包括：第二栅电极，设置在所述基底与所述第一绝缘层之间；第二有源层，与所述第一有源层设置在同一层上；以及第二源电极和第二漏电极，电连接到所述第二有源层，所述第二漏电极与所述第二源电极间隔开与所述第一距离不同的第二距离。
2.根据权利要求1所述的显示装置，其中，所述第一有源层和所述第二有源层包括氧化铟镓锌或氧化铟锡锌。
3.根据权利要求1所述的显示装置，其中，所述第一有源层的在第一方向上的长度比所述第二有源层的在所述第一方向上的长度大。
4.根据权利要求1所述的显示装置，其中，所述第一有源层和所述第二有源层直接与所述第一绝缘层接触。
5.根据权利要求4所述的显示装置，其中，所述驱动晶体管包括顶栅结构，所述顶栅结构具有设置在所述基底与所述第一绝缘层之间的第一金属层，并且所述第一金属层和所述第二栅电极包括相同的材料。
6.根据权利要求5所述的显示装置，其中，所述驱动晶体管还包括设置在所述第一栅电极上的第二绝缘层，并且
其中，所述第一源电极通过穿过所述第二绝缘层的第一接触孔连接到所述第一有源层的第一源区，并且所述第一漏电极通过穿过所述第二绝缘层的第二接触孔连接到所述第一有源层的第一漏区。
7.根据权利要求6所述的显示装置，其中，所述第一源电极通过穿过所述第一绝缘层和所述第二绝缘层的第五接触孔来与所述第一金属层接触。
8.根据权利要求7所述的显示装置，其中，所述驱动晶体管还包括设置在所述第一栅电极与所述第一有源层之间的第一栅极绝缘层，并且所述第一栅电极通过穿过所述第一绝缘层和所述第一栅极绝缘层的第六接触孔来与所述第一金属层接触。
9.根据权利要求6所述的显示装置，其中，所述第二绝缘层不与所述开关晶体管的所述第二有源层叠置。
10.根据权利要求9所述的显示装置，其中，所述开关晶体管包括底栅结构，在所述底栅结构中所述第二源电极与所述第二有源层的第二源区接触并且所述第二漏电极与所述第二有源层的第二漏区接触，并且
其中，所述第一源电极与所述第一漏电极之间的在第一方向上的所述第一距离比所述第二源电极与所述第二漏电极之间的在所述第一方向上的所述第二距离大。
CN202010139380.2A 2019-03-05 2020-03-03 显示装置 Pending CN111668259A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0025157 2019-03-05
KR1020190025157A KR20200107012A (ko) 2019-03-05 2019-03-05 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN111668259A true CN111668259A (zh) 2020-09-15

Family

ID=72335501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010139380.2A Pending CN111668259A (zh) 2019-03-05 2020-03-03 显示装置

Country Status (3)

Country Link
US (1) US11824061B2 (zh)
KR (1) KR20200107012A (zh)
CN (1) CN111668259A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109859647B (zh) * 2019-03-29 2022-04-08 上海天马微电子有限公司 一种显示面板及显示装置
KR20210010696A (ko) 2019-07-17 2021-01-28 삼성디스플레이 주식회사 표시 장치
KR20210041150A (ko) * 2019-10-04 2021-04-15 삼성디스플레이 주식회사 표시 장치
CN113192988A (zh) * 2021-04-23 2021-07-30 深圳市华星光电半导体显示技术有限公司 一种显示器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658617B1 (ko) * 2004-05-24 2006-12-15 삼성에스디아이 주식회사 발광표시 장치용 정적램 코어 셀
TWI340607B (en) * 2005-08-12 2011-04-11 Au Optronics Corp Organic electroluminescent display panel and fabricating method thereof
JP2008300612A (ja) * 2007-05-31 2008-12-11 Panasonic Corp 表示装置及びその製造方法
KR101901251B1 (ko) 2011-12-27 2018-09-27 엘지디스플레이 주식회사 산화물 반도체 박막트랜지스터 및 그의 제조 방법
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
KR102278601B1 (ko) * 2014-03-07 2021-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102298336B1 (ko) * 2014-06-20 2021-09-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102389264B1 (ko) 2016-09-02 2022-04-22 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102702938B1 (ko) 2016-11-30 2024-09-03 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치
KR20180061720A (ko) 2016-11-30 2018-06-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치 및 유기발광 표시장치 제조방법
KR20180070334A (ko) * 2016-12-16 2018-06-26 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
US10249695B2 (en) * 2017-03-24 2019-04-02 Apple Inc. Displays with silicon and semiconducting-oxide top-gate thin-film transistors
KR102339644B1 (ko) * 2017-06-12 2021-12-15 엘지디스플레이 주식회사 전계 발광 표시장치
JP2019035884A (ja) * 2017-08-18 2019-03-07 株式会社ジャパンディスプレイ 液晶表示装置
JP7171738B2 (ja) * 2018-01-11 2022-11-15 アプライド マテリアルズ インコーポレイテッド 金属酸化物スイッチを含み小型蓄電コンデンサを備えた薄膜トランジスタ

Also Published As

Publication number Publication date
KR20200107012A (ko) 2020-09-16
US20200286927A1 (en) 2020-09-10
US11824061B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
US20230315236A1 (en) Touch sensing unit and display device including the same
US11824061B2 (en) Display device and method of manufacturing the same
US11087696B2 (en) Display device and method of manufacturing the same
US11227875B2 (en) Display device
US11751459B2 (en) Stretchable display device capable of preventing damage caused by static electricity
US11138929B2 (en) Display device
CN112614870A (zh) 显示装置
US11798498B2 (en) Method of manufacturing a thin-film transistor having an active layer formed using atomic layer deposition
CN112331674A (zh) 显示装置及其制造方法
CN113540165A (zh) 显示装置和制造显示装置的方法
KR20210010696A (ko) 표시 장치
EP4137922A1 (en) Touch sensing unit and display device including the same
US11195861B2 (en) Display device and method of manufacturing the same
US11862088B2 (en) Display device
EP3940781A1 (en) Display device and method for manufacturing the same
US11727884B2 (en) Display device
US20220157915A1 (en) Display device
US20220415995A1 (en) Display device
CN114551516A (zh) 显示装置
CN115274777A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination