CN115988928A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115988928A
CN115988928A CN202211221568.7A CN202211221568A CN115988928A CN 115988928 A CN115988928 A CN 115988928A CN 202211221568 A CN202211221568 A CN 202211221568A CN 115988928 A CN115988928 A CN 115988928A
Authority
CN
China
Prior art keywords
sub
wiring
fan
out wiring
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211221568.7A
Other languages
English (en)
Inventor
具本龙
李秀珍
林檀园
张宰溶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115988928A publication Critical patent/CN115988928A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种显示装置。显示装置包括：基板，包括具有显示图像的多个像素的显示区域和配置于所述显示区域的周边的非显示区域；数据布线，配置于所述基板的所述显示区域，并被输入数据信号；以及第一扇出布线以及第二扇出布线，配置于所述基板的所述非显示区域，并分别连接于所述数据布线，所述第一扇出布线包括彼此重叠的第一子扇出布线和第二子扇出布线，所述第二扇出布线包括彼此重叠的第三子扇出布线和第四子扇出布线，所述第一子扇出布线、所述第二子扇出布线、所述第三子扇出布线以及所述第四子扇出布线配置于彼此不同的导电层。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
随着信息化社会发展，针对用于显示图像的显示装置的需求正在以各种形式增加。作为一例，显示装置正在适用于智能电话、数码相机、笔记本计算机、导航仪、智能手表以及智能电视之类的各种电子设备。显示装置可以是液晶显示装置(Liquid CrystalDisplay Device)、场发射显示装置(Field Emission Display Device)、有机发光显示装置(Organic Light Emitting Display Device)等之类的平板显示装置。
显示装置可以包括多个像素，多个像素各自包括发光元件、根据栅极电极的电压调节从电源供应给发光元件的驱动电流的量的驱动晶体管、根据扫描布线的扫描信号切换的多个开关元件以及多个电容器。
另一方面，显示装置包括完成显示的显示区域和配置于显示区域周边的非显示区域。在非显示区域中配置有向显示区域施加信号的多个布线。当多个布线减小它们的线宽或者增加厚度时，可以减小电阻。当配置于非显示区域的布线的电阻减小时，信号的RC延迟(delay)减小，因此可以实现高分辨率的显示装置。
发明内容
本发明所要解决的问题在于，提供一种通过增加配置于非显示区域的各个信号布线的厚度来减小布线电阻的显示装置。
本发明的课题不限于以上提及的课题，本领域技术人员可以从以下的记载清楚地理解未提及的其它技术课题。
用于解决所述课题的根据一实施例的显示装置包括：基板，包括具有显示图像的多个像素的显示区域和配置于所述显示区域的周边的非显示区域；数据布线，配置于所述基板的所述显示区域，并被输入数据信号；以及第一扇出布线以及第二扇出布线，配置于所述基板的所述非显示区域，并分别连接于所述数据布线，所述第一扇出布线包括彼此重叠的第一子扇出布线和第二子扇出布线，所述第二扇出布线包括彼此重叠的第三子扇出布线和第四子扇出布线，所述第一子扇出布线、所述第二子扇出布线、所述第三子扇出布线以及所述第四子扇出布线配置于彼此不同的导电层。
用于解决所述课题的根据另一实施例的显示装置包括：基板；第一绝缘膜，配置于所述基板上；第一栅极电极和第一子扇出布线，配置于所述第一绝缘膜上；第二绝缘膜，配置于所述第一栅极电极和所述第一子扇出布线上；第一电容器电极和第二子扇出布线，配置于所述第二绝缘膜上；第三绝缘膜，配置于所述第一电容器电极和所述第二子扇出布线上；第二电容器电极和第三子扇出布线，配置于所述第三绝缘膜上；第四绝缘膜，配置于所述第二电容器电极和所述第三子扇出布线上；以及第二栅极电极和第四子扇出布线，配置于所述第四绝缘膜上，所述第一子扇出布线、所述第二子扇出布线、所述第三子扇出布线以及所述第四子扇出布线中的任意两个彼此重叠，其余两个彼此重叠。
用于解决所述课题的根据又另一实施例的显示装置包括：显示区域，包括多个像素；布线区域，配置于所述显示区域的一侧；焊盘区域，包括多个焊盘；弯曲区域，配置于所述布线区域和所述焊盘区域之间；第一扇出布线和第二扇出布线，配置于所述布线区域；第一弯曲布线和第二弯曲布线，配置于所述弯曲区域，所述第一弯曲布线连接于所述第一扇出布线，所述第二弯曲布线连接于所述第二扇出布线；以及第一焊盘布线和第二焊盘布线，配置于所述焊盘区域，所述第一焊盘布线连接于所述第一弯曲布线，所述第二焊盘布线连接于所述第二弯曲布线，所述第一焊盘布线包括彼此重叠的第一子焊盘布线和第二子焊盘布线，所述第二焊盘布线包括彼此重叠的第三子焊盘布线和第四子焊盘布线，所述第一子焊盘布线、所述第二子焊盘布线、所述第三子焊盘布线以及所述第四子焊盘布线配置于彼此不同的导电层。
根据实施例的显示装置，通过将配置于非显示区域的多个信号布线重叠配置在彼此不同的导电层中，可以减小信号布线的电阻。由此，可以实现RC延迟减小的显示装置。
根据实施例的效果不限于以上例示的内容，更多种效果包括在本说明书中。
附图说明
图1是示出根据一实施例的显示装置的立体图。
图2是示出根据一实施例的显示装置的平面图。
图3是示出根据一实施例的显示装置的侧面图。
图4是示出根据一实施例的显示装置的子像素和信号布线的平面图。
图5是详细示出根据一实施例的子像素的电路图。
图6是示出图5的子像素的第一以及第九晶体管的截面图。
图7是示出图5的子像素的第二以及第六晶体管的截面图。
图8是根据一实施例的图4的X区域的放大平面图。
图9是根据一实施例的沿图8的I-I'截取的截面图。
图10是根据一实施例的沿图8的II-II'截取的截面图。
图11是根据一实施例的沿图8的III-III'截取的截面图。
图12是根据一实施例的沿图8的IV-IV'截取的截面图。
图13是根据另一实施例的沿图8的IV-IV'截取的截面图。
图14是根据另一实施例的沿图8的I-I'截取的截面图。
图15是根据另一实施例的沿图8的II-II'截取的截面图。
图16是根据另一实施例的沿图8的III-III'截取的截面图。
图17是根据又另一实施例的沿图8的I-I'截取的截面图。
图18是根据又另一实施例的沿图8的II-II'截取的截面图。
图19是根据又另一实施例的沿图8的III-III'截取的截面图。
图20是根据又另一实施例的图4的X区域的放大平面图。
图21是截取图20的VII-VII'的截面图。
(附图标记说明)
10：显示装置            100：显示面板
DA：显示区域            SP：子像素
A1：布线区域            A2：焊盘区域
DL：数据布线            FL：扇出布线
BL：弯曲布线            PL：焊盘布线
130：第一栅极层         140：第二栅极层
150：第三栅极层         170：第四栅极层
具体实施方式
本发明的优点、特征以及实现它们的方法将参照下文中结合附图详细描述的实施例而变得明确。但是，本发明不限于以下公开的实施例，而是将以各种不同的形式实现，提供本实施例仅是为了使本发明的公开完整，并且向本发明所属技术领域中具有通常知识的人充分告知发明的范围，本发明仅由权利要求的范围定义。
称元件(elements)或者层在其它元件或者层“上(on)”包括直接在其它元件之上或者在中间隔有其它层或其它元件的所有情况。在整个说明书中，相同的附图标记指代相同构成要件。在用于说明实施例的附图中公开的形状、尺寸、比例、角度、数量等是示例性的，因此本发明并不限于图示的事项。
第一、第二等为了叙述各种构成要件而使用，但显然这些构成要件并不限于这些术语。这些术语仅仅是为了区分一个构成要件与其它构成要件而使用。因此，显然在下面提及的第一构成要件在本发明的技术构思内也可以是第二构成要件。
本发明的诸多实施例的各个特征可以在局部或者整体上彼此结合或者组合，可以在技术上进行各种联动以及驱动，各实施例相对于彼此既可以独立实施，也可以以关联关系一起实施。
以下，参照所附的附图说明具体实施例。
图1是示出根据一实施例的显示装置的立体图。
参照图1，显示装置10作为显示动态图像或静态图像的装置，除了移动电话(mobile phone)、智能电话(smart phone)、平板PC(平板个人计算机，tablet personalcomputer)以及智能手表(smart watch)、手表电话(watch phone)、移动通信终端、电子手册、电子书、PMP(便携式多媒体播放器，portable multimedia player)、导航仪、UMPC(超级移动计算机，Ultra Mobile PC)等之类的便携式电子设备之外，还可以用作电视、笔记本计算机、监视器、广告牌、物联网(internet of things，IOT)装置等各种产品的显示画面。
显示装置10可以是利用有机发光二极管的有机发光显示装置、包括量子点发光层的量子点发光显示装置、包含无机半导体的无机发光显示装置以及利用超小型发光二极管(微米或纳米发光二极管(micro LED或nano LED))的超小型发光显示装置之类的发光显示装置。以下，主要以显示装置10是有机发光显示装置为中心进行说明，但本发明不限于此。
显示装置10包括显示面板100、显示驱动电路200以及电路板300。
显示面板100可以形成为具有第一方向(X轴方向)的短边和与第一方向(X轴方向)交叉的第二方向(Y轴方向)的长边的长方形形状的平面。第一方向(X轴方向)的短边和第二方向(Y轴方向)的长边相交的角部(corner)可以形成为圆形以具有预定的曲率或者形成为直角。显示面板100的平面形状不限于四边形，可以形成为其它多边形、圆形或者椭圆形。显示面板100可以形成为平坦的，但不限于此。作为一例，显示面板100可以包括形成在左右侧末端并具有一定的曲率或具有变化的曲率的曲面部。除此之外，显示面板100可以柔软地形成以能够弯折、弯曲、折叠或卷曲。
显示面板100可以包括显示图像的显示区域DA和显示区域DA的周边区域即非显示区域NDA。显示区域DA可以包括显示图像的多个像素。
显示驱动电路200可以生成用于驱动显示面板100的信号和电压。显示驱动电路200可以形成为集成电路(integrated circuit，IC)并通过COG(玻璃上芯片；chip onglass)方式、COP(塑料上芯片；chip on plastic)方式或者超声波接合方式附着到显示面板100上，但不限于此。作为一例，显示驱动电路200可以通过COF(覆晶薄膜；chip on film)方式附着到电路板300上。
电路板300可以附着到显示面板100的一端。由此，电路板300可以与显示面板100以及显示驱动电路200电连接。显示面板100和显示驱动电路200可以通过电路板300接收数字视频数据、时序信号以及驱动电压。电路板300可以是柔性印刷电路板(flexibleprinted circuit board)、印刷电路板(printed circuit board)或者覆晶薄膜(chip onfilm)之类的柔性膜(flexible film)。
图2是示出根据一实施例的显示装置的平面图。图3是示出根据一实施例的显示装置的侧面图。
参照图2以及图3，显示面板100可以包括主区域MA、布线区域A1、弯曲区域BA以及焊盘区域A2。
主区域MA可以包括显示图像的显示区域DA和显示区域DA的周边区域即非显示区域NDA。显示区域DA可以占据主区域MA的大部分区域。显示区域DA可以配置于主区域MA的中央。
非显示区域NDA可以与显示区域DA相邻配置。非显示区域NDA可以是显示区域DA的外侧区域。非显示区域NDA可以配置为包围显示区域DA。非显示区域NDA可以是显示面板100的边缘区域。
布线区域A1作为包括在主区域MA中的非显示区域NDA的一部分，可以配置于显示区域DA的第二方向(Y轴方向)的一侧。布线区域A1可以配置于显示区域DA和弯曲区域BA之间。布线区域A1可以包括连接存在于显示区域DA的多个信号布线和焊盘区域A2的显示驱动电路200的多个扇出布线(图4的“FL”)。
弯曲区域BA和焊盘区域A2可以从主区域MA的一侧向第二方向(Y轴方向)凸出。弯曲区域BA和焊盘区域A2各自的第二方向(Y轴方向)的长度可以小于主区域MA的第二方向(Y轴方向)的长度。弯曲区域BA和焊盘区域A2各自的第一方向(X轴方向)的长度可以小于主区域MA的第一方向(X轴方向)的长度或者与主区域MA的第一方向(X轴方向)的长度实质上相同。
焊盘区域A2是配置有多个焊盘DP和显示驱动电路200的区域。显示驱动电路200可以通过利用各向异性导电膜(anisotropic conductive film)或SAP(自组装各向异性导电浆料；Self Assembly Anisotropic Conductive Paste)之类的低电阻、高可靠性材料来附着到焊盘区域A2的驱动焊盘。电路板300可以通过利用各向异性导电膜或SAP之类的低电阻、高可靠性材料来附着到焊盘区域A2的多个焊盘DP。焊盘区域A2的一侧可以与弯曲区域BA相接。当弯曲区域BA弯曲时，焊盘区域A2可以配置于显示面板100的背面上。此时，焊盘区域A2可以在第三方向(Z轴方向)上与主区域MA重叠。
弯曲区域BA是弯曲的区域。当弯曲区域BA弯曲时，焊盘区域A2可以配置于布线区域A1的下方和主区域MA的下方。弯曲区域BA可以配置于布线区域A1和焊盘区域A2之间。可以是，弯曲区域BA的一侧与布线区域A1相接，弯曲区域BA的另一侧与焊盘区域A2相接。
图4是示出根据一实施例的显示装置的子像素和信号布线的平面图。
参照图4，显示面板100的显示区域DA可以包括子像素SP、扫描布线SL以及数据布线DL。扫描布线SL可以在第一方向(X轴方向)上延伸，并在第二方向(Y轴方向)上配置。数据布线DL可以在第二方向(Y轴方向)上延伸，并在第一方向(X轴方向)上配置。
子像素SP各自可以连接于扫描布线SL以及数据布线DL。子像素SP各自可以包括驱动晶体管、多个开关元件、发光元件以及电容器。
多个开关元件由扫描布线SL控制，由此，数据布线DL的数据电压可以施加到驱动晶体管的栅极电极。
驱动晶体管可以通过根据施加到栅极电极的数据电压向发光元件供应驱动电流来发光。发光元件可以根据驱动晶体管的驱动电流来发光。发光元件可以是包括第一电极、有机发光层以及第二电极的有机发光二极管(organic light emitting diode)。或者，发光元件可以是包括第一电极、无机半导体以及第二电极的无机发光二极管。或者，发光元件可以是微米单位或者纳米单位的超小型发光二极管。电容器可以起到将施加到驱动晶体管的栅极电极的数据电压保持预定的时段期间的作用。将在下面结合图5来说明子像素SP。
显示面板100的非显示区域NDA可以包括连接显示区域DA的数据布线DL和显示驱动电路200的扇出布线FL。另外，虽然未示出，但是显然非显示区域NDA可以还包括连接向扫描布线施加信号的扫描驱动部和扫描布线SL的扇出布线。
扇出布线FL可以配置于非显示区域NDA的一部分即布线区域A1。扇出布线FL可以向弯曲区域BA以及焊盘区域A2延伸并连接于焊盘区域A2的多个焊盘DP各自。作为另一例，扇出布线FL可以分别连接至配置于弯曲区域BA的弯曲布线(图8的“BL”)以及配置于焊盘区域A2的焊盘布线(图8的“PL”)而电连接于多个焊盘DP各自。将关于其的说明将在图8中后述。
图5是详细示出根据一实施例的子像素的电路图。
参照图5，子像素SP可以接通于第一扫描初始化布线GI、扫描写入布线GW、第一扫描控制布线GC1、第二扫描控制布线GC2、第二扫描初始化布线GB、发光控制布线EM以及数据布线DL。另外，子像素SP可以接通于被供应第一驱动电压的第一驱动电压布线VDDL、被供应第一初始化电压的第一初始化电压布线VIL1、被供应第二初始化电压的第二初始化电压布线VIL2、被供应基准电压的基准电压布线VEL以及被供应第二驱动电压的第二驱动电压布线VSSL。
子像素SP包括与驱动晶体管相对应的第一晶体管(transistor)ST1、发光元件(Light Emitting Element)EL、多个开关元件、第一电容器C1以及第二电容器C2。多个开关元件包括第二至第十晶体管ST2、ST3、ST4、ST5、ST6、ST7、ST8、ST9、ST10。
第一晶体管ST1可以相当于驱动晶体管，并包括栅极电极、第一电极以及第二电极。第一晶体管ST1根据施加到栅极电极的数据电压控制在第一电极和第二电极之间流动的漏极-源极间电流(以下称为“驱动电流”)Ids。
可以是，第一晶体管ST1的栅极电极接通于第二节点N2，第一电极接通于第八晶体管ST8的第二电极，第二电极接通于第三晶体管ST3的第一电极和第六晶体管ST6的第一电极。
发光元件EL根据驱动电流Ids发光。发光元件EL的发光量可以与驱动电流Ids成比例。
发光元件EL可以是包括阳极电极、阴极电极以及配置于阳极电极和阴极电极之间的有机发光层的有机发光二极管。或者，发光元件EL可以是包括阳极电极、阴极电极以及配置于阳极电极和阴极电极之间的无机半导体的无机发光元件。或者，发光元件EL可以是包括阳极电极、阴极电极以及配置于阳极电极和阴极电极之间的量子点发光层的量子点发光元件。或者，发光元件EL可以是微米发光二极管(micro light emitting diode)。
可以是，发光元件EL的阳极电极接通于第六晶体管ST6的第二电极和第七晶体管ST7的第二电极，阴极电极接通于第二驱动电压布线VSSL。
第二晶体管ST2可以通过扫描写入布线GW的扫描写入信号导通而接通第三节点N3和数据布线DL。可以是，第二晶体管ST2的栅极电极接通于扫描写入布线GW，第一电极接通于数据布线DL，第二电极接通于第三节点N3。
第三晶体管ST3通过施加到第一扫描控制布线GC1的第一扫描控制信号导通而接通与第十晶体管ST10的第一电极相对应的第四节点N4和第一晶体管ST1的第二电极。当第十晶体管ST10与第三晶体管ST3一起导通时，由于第一晶体管ST1的栅极电极和第二电极接通，因此第一晶体管ST1作为二极管(diode)驱动。可以是，第三晶体管ST3的栅极电极接通于第一扫描控制布线GC1，第一电极接通于第一晶体管ST1的第二电极，第二电极接通于第十晶体管ST10的第一电极。
第四晶体管ST4通过第一扫描初始化布线GI的第一扫描初始化信号导通而接通与第十晶体管ST10的第一电极相对应的第四节点N4和第一初始化电压布线VIL1。第四节点N4可以放电为第一初始化电压布线VIL1的第一初始化电压。可以是，第四晶体管ST4的栅极电极接通于第一扫描初始化布线GI，第一电极接通于第一初始化电压布线VIL1，第二电极接通于第四节点N4。
第五晶体管ST5通过施加到第一扫描控制布线GC1的第一扫描控制信号导通而接通第三节点N3和基准电压布线VEL。可以向第三节点N3供应基准电压布线VEL的基准电压。可以是，第五晶体管ST5的栅极电极接通于第一扫描控制布线GC1，第一电极接通于基准电压布线VEL，第二电极接通于第三节点N3。
第六晶体管ST6通过发光控制布线EM的发光控制信号导通而接通第一晶体管ST1的第二电极和发光元件EL的阳极电极。第六晶体管ST6的栅极电极接通于发光控制布线EM，第一电极接通于第一晶体管ST1的第二电极，第二电极接通于发光元件EL的阳极电极。当第六晶体管ST6导通时，驱动电流Ids可以供应到发光元件EL。
第七晶体管ST7通过第二扫描初始化布线GB的第二扫描初始化信号导通而接通发光元件EL的阳极电极和第二初始化电压布线VIL2。发光元件EL可以放电为第二初始化电压布线VIL2的第二初始化电压。可以是，第七晶体管ST7的栅极电极接通于第二扫描初始化布线GB，第一电极接通于第二初始化电压布线VIL2，第二电极接通于发光元件EL的阳极电极。
第八晶体管ST8通过发光控制布线EM的发光控制信号导通而接通第一晶体管ST1和第一驱动电压布线VDDL。可以是，第八晶体管ST8的栅极电极接通于发光控制布线EM，第一电极接通于第一驱动电压布线VDDL，第二电极接通于第一晶体管ST1的第一电极。
第九晶体管ST9可以通过第二扫描控制布线GC2的第二扫描控制信号导通而接通第三节点N3和第一节点N1。第三节点N3的基准电压可以供应到第一节点N1。可以是，第九晶体管ST9的栅极电极接通于第二扫描控制布线GC2，第一电极接通于与第二晶体管ST2的第二电极相对应的第三节点N3，第二电极接通于第一节点N1。
第十晶体管ST10可以通过第二扫描控制布线GC2的第二扫描控制信号导通而接通第二节点N2和第四节点N4。当第十晶体管ST10导通时，由于第一晶体管ST1的栅极电极和第二电极接通，因此第一晶体管ST1作为二极管(diode)驱动。可以是，第十晶体管ST10的栅极电极接通于第二扫描控制布线GC2，第一电极接通于第四节点N4，第二电极接通于第二节点N2。
第一电容器C1形成在第一驱动电压布线VDDL和第一节点N1之间。可以是，第一电容器C1的一电极接通于第一驱动电压布线VDDL，另一电极接通于第一节点N1。第一电容器C1可以存储第一驱动电压布线VDDL和第一节点N1的差电压。由此，第一驱动电压布线VDDL和第一节点N1之间的电压差可以通过第一电容器C1保持。
第二电容器C2形成在第一节点N1和第二节点N2之间。可以是，第二电容器C2的一电极接通于第二节点N2，另一电极接通于第一节点N1。第二电容器C2可以存储第一节点N1和第二节点N2的差电压。由此，第一节点N1和第二节点N2之间的电压差可以通过第二电容器C2保持。
在图6以及图7中后述那样，第一电容器C1的另一电极和第二电容器C2的另一电极可以共享一个电容器电极。在本说明书中，将所述一个电容器电极称为第一电容器电极CE1。第一电容器电极CE1可以是第一电容器C1和第二电容器C2各自的另一电极。另外，可以是，将第一电容器C1的一电极称为第二电容器电极CE2，将第二电容器C2的一电极称为第三电容器电极CE3。第三电容器电极CE3、第一电容器电极CE1以及第二电容器电极CE2可以分别配置于第一栅极层130、第二栅极层140、第三栅极层150，并在基板SUB的厚度方向上重叠。
第一节点N1可以是第九晶体管ST9的第二电极、第一电容器C1的另一电极以及第二电容器C2的另一电极的接点。第二节点N2可以是第二电容器C2的一电极、第一晶体管ST1的栅极电极以及第十晶体管ST10的第二电极的接点。第三节点N3可以是第二晶体管ST2的第二电极、第九晶体管ST9的第一电极以及第五晶体管ST5的第二电极的接点。第四节点N4可以是第三晶体管ST3的第二电极、第四晶体管ST4的第二电极以及第十晶体管ST10的第一电极的接点。
作为一例，可以是，第一至第八晶体管ST1～ST8的第一电极是源极电极，第二电极是漏极电极，但不限于此。另外，可以是，第九以及第十晶体管ST9、ST10的第一电极是漏极电极，第二电极是源极电极。
第一至第八晶体管ST1～ST8各自的半导体层也可以由多晶硅(Poly Silicon)以及无定形硅之类的硅半导体或者氧化物半导体中的任一个形成。作为一例，可以是，由PMOS形成的第一至第八晶体管ST1～ST8各自的半导体层由硅半导体形成，由NMOS形成的第九以及第十晶体管ST9、ST10各自的半导体层由氧化物半导体形成。
第一驱动电压布线VDDL的第一驱动电压、第二驱动电压布线VSSL的第二驱动电压、第一初始化电压布线VIL1的第一初始化电压、第二初始化电压布线VIL2的第二初始化电压以及基准电压布线VEL的基准电压可以考虑驱动晶体管即第一晶体管ST1的特性、发光元件EL的特性等来设定。作为一例，初始化电压和提供给第一晶体管ST1的源极电极的第一驱动电压之间的电压差可以设定为小于第一晶体管ST1的阈值电压。
图6是示出图5的子像素的第一以及第九晶体管的截面图，图7是示出图5的子像素的第二以及第六晶体管的截面图。在图6以及图7中例示了包括第一半导体层120的第一晶体管ST1、作为开关元件的第二晶体管ST2和第六晶体管ST6以及包括第二半导体层160的第九晶体管ST9。可以是，未示出的第三至第五晶体管ST3～ST5与第二晶体管ST2或第六晶体管ST6相对应，第十晶体管ST10与第九晶体管ST9相对应。
参照图6以及图7，在基板SUB上可以包括第一遮光层BML1、缓冲层BF、第一半导体层120、第一栅极绝缘膜GIL1、第一栅极层130、第二栅极绝缘膜GIL2、第二栅极层140、第三栅极绝缘膜GIL3、第三栅极层150、第一层间绝缘膜IL1、第二半导体层160、第四栅极绝缘膜GIL4、第四栅极层170、第二层间绝缘膜IL2、源极-漏极层180、第一平坦化膜VIA1。另外，可以依次形成发光元件层EML以及封装层TFE。
基板SUB可以是基底基板，可以由高分子树脂等绝缘物质构成。作为一例，基板SUB可以是能够弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)基板。
第一遮光层BML1可以配置于基板SUB上。第一遮光层BML1可以阻断外部的光从基板SUB入射到第一半导体层120。当来自基板SUB的光入射到第一半导体层120时，第一遮光层BML1可以防止流向第一半导体层120的泄漏电流。第一遮光层BML1可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任一个或者它们的合金构成的单层或者多层。
缓冲层BF可以形成在基板SUB以及第一遮光层BML1上。为了保护薄膜晶体管和发光元件层EML的有机发光层192免受通过易受湿气渗透的基板SUB渗透的水分的影响，缓冲层BF可以形成在基板SUB的一面上。
第一半导体层120可以配置于基板SUB或者缓冲层BF上。第一半导体层120可以由硅基材的物质构成。作为一例，第一半导体层120可以由低温多晶硅(LTPS)构成。第一半导体层120可以包括第一晶体管ST1的沟道A1至第八晶体管(图5的“ST8”)的沟道。
第一栅极绝缘膜GIL1可以覆盖缓冲层BF和第一半导体层120，可以使第一半导体层120和第一栅极层130绝缘。第一栅极绝缘膜GIL1可以由无机膜形成，作为一例，可以由硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层或者铝氧化物层形成。
第一栅极层130可以配置于第一栅极绝缘膜GIL1上。第一栅极层130可以包括第一晶体管ST1的栅极电极G1至第八晶体管(图5的“ST8”)的栅极电极、第三电容器电极CE3。第三电容器电极CE3作为第二电容器C2的一电极，可以与第一晶体管ST1的栅极电极G1的一部分相对应。第一栅极层130可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任一个或者它们的合金构成的单层或者多层。
第二栅极绝缘膜GIL2可以覆盖第一栅极层130和第一栅极绝缘膜GIL1，可以使第一栅极层130和第二栅极层140绝缘。第二栅极绝缘膜GIL2可以包括与上述的第一栅极绝缘膜GIL1相同的物质。
第二栅极层140可以配置于第二栅极绝缘膜GIL2上。第二栅极层140可以包括第一电容器电极CE1。第一电容器电极CE1可以与第二电容器电极CE2重叠而形成第一电容器C1，可以与第三电容器电极CE3重叠而形成第二电容器C2。第二栅极层140可以包括与上述的第一栅极层130相同的物质。
第三栅极绝缘膜GIL3可以覆盖第二栅极层140和第二栅极绝缘膜GIL2，可以使第二栅极层140和第三栅极层150绝缘。第三栅极绝缘膜GIL3可以包括与上述的第一栅极绝缘膜GIL1相同的物质。
第三栅极层150可以配置于第三栅极绝缘膜GIL3上。第三栅极层150可以包括第二电容器电极CE2和第二遮光层BML2。第二电容器电极CE2可以与第一电容器电极CE1重叠而形成第一电容器C1。第二遮光层BML2可以阻断外部的光从基板SUB入射到第二半导体层160，因此可以防止流向第二半导体层160的泄漏电流。
另外，第三栅极层150可以包括第九晶体管ST9的栅极电极G9以及第十晶体管(图5的“ST10”)的栅极电极。参照图6，当第九晶体管ST9由双栅极(double gate)形成时，第九晶体管ST9的栅极电极G9可以包括下栅极电极G9-1和上栅极电极G9-2，所述下栅极电极G9-1和所述上栅极电极G9-2可以与包括在第二半导体层160中的第九晶体管ST9的沟道A9重叠。此时，第九晶体管ST9的导通电流可以上升20％以上。作为一例，第三栅极层150可以是具有约
Figure BDA0003877612630000141
的厚度的包含钼(Mo)的导电层，但不限于此，可以形成为由铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任一个或者它们的合金构成的单层或者多层。
第一层间绝缘膜IL1可以覆盖第三栅极层150和第三栅极绝缘膜GIL3，可以使第三栅极层150和第二半导体层160绝缘。第一层间绝缘膜IL1可以由无机膜形成，作为一例，可以由硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层或者铝氧化物层形成。
第二半导体层160可以配置于第一层间绝缘膜IL1上。作为一例，第二半导体层160可以由氧化物基材的物质构成。所述氧化物可以包括从锌(Zn)、铟(In)、镓(Ga)、锡(Sn)、镉(Cd)、锗(Ge)或铪(Hf)或者它们的组合中选择的一个以上的氧化物。所述氧化物可以通过包括铟镓锌氧化物(IGZO，Indium Gallium Zinc Oxide)、锌锡氧化物(ZTO，Zinc TinOxide)、铟锡氧化物(IZO，Indium Tin Oxide)等中的至少一种来构成。第二半导体层160可以包括第九晶体管ST9的沟道A9以及第十晶体管(图5的“ST10”)的沟道。
第四栅极绝缘膜GIL4可以覆盖第二半导体层160和第一层间绝缘膜IL1，可以使第二半导体层160和第四栅极层170绝缘。第四栅极绝缘膜GIL4可以包括与上述的第一栅极绝缘膜GIL1相同的物质。
第四栅极层170可以配置于第四栅极绝缘膜GIL4上。第四栅极层170可以包括第九晶体管ST9的栅极电极G9中的上栅极电极G9-2以及第十晶体管(图5的“ST10”)的栅极电极中的上栅极电极。第四栅极层170可以包括与上述的第一栅极层130相同的物质。
第二层间绝缘膜IL2可以覆盖第四栅极层170和第四栅极绝缘膜GIL4。第二层间绝缘膜IL2可以使第四栅极层170和源极-漏极层180绝缘。
源极-漏极层180可以配置于第二层间绝缘膜IL2上。源极-漏极层180可以包括第一晶体管ST1的第一电极S1和第二电极D1至第八晶体管(图5的“ST8”)的第一电极和第二电极、第九晶体管ST9的第一电极D9和第二电极S9以及第十晶体管(图5的“ST10”)的第一电极和第二电极。另外，源极-漏极层180可以包括数据布线DL和第一连接电极BE1。第一连接电极BE1可以是将第一初始化电压布线VIL1、第二初始化电压布线VIL2、基准电压布线VEL、第一驱动电压布线VDDL中的任一个布线与第二遮光层BML2进行连接的电极。源极-漏极层180可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任一个或者它们的合金构成的单层或者多层。
第一平坦化膜VIA1可以覆盖源极-漏极层180和第二层间绝缘膜IL2。第一平坦化膜VIA1可以使由第一半导体层120、第一栅极层130、第二栅极层140、第三栅极层150、第二半导体层160、第四栅极层170、源极-漏极层180导致的台阶平坦。第一平坦化膜VIA1可以由丙烯酸树脂(acryl resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimide resin)等有机膜形成。
在第一平坦化膜VIA1上形成有发光元件层EML。发光元件层EML包括发光元件EL和像素界定膜210。发光元件EL可以包括像素电极191、有机发光层192以及公共电极193。
像素电极191可以形成在第一平坦化膜VIA1上。像素电极191可以通过贯通第一平坦化膜VIA1的接触孔接通于第六晶体管ST6的第一电极S6或者第二电极D6。
在以有机发光层192为基准向公共电极193方向发光的顶部发光(top emission)结构中，像素电极191可以由铝和钛的叠层结构(Ti/Al/Ti)、铝和ITO的叠层结构(ITO/Al/ITO)、APC合金以及APC合金和ITO的叠层结构(ITO/APC/ITO)之类的反射率高的金属物质形成。APC合金是银(Ag)、钯(Pd)以及铜(Cu)的合金。
为了起到界定子像素(图4以及图5的“SP”)的发光区域EA的作用，像素界定膜210可以形成为在第一平坦化膜VIA1上划分像素电极191。像素界定膜210可以形成为覆盖像素电极191的边缘。像素界定膜210可以由丙烯酸树脂(acryl resin)、环氧树脂(epoxyresin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimide resin)等有机膜形成。
子像素(图4以及图5的“SP”)的发光区域EA是指像素电极191、有机发光层192以及公共电极193依次层叠，并且来自像素电极191的空穴和来自公共电极193的电子在有机发光层192中彼此复合而发光的区域。
在像素电极191和像素界定膜210上形成有有机发光层192。有机发光层192可以通过包含有机物质来发出预定颜色的光。作为一例，有机发光层192可以包括空穴传输层(hole transporting layer)、有机物质层以及电子传输层(electron transportinglayer)。子像素(图4以及图5的“SP”)的有机发光层192可以分别发出红色、蓝色或者绿色的光。
公共电极193形成在有机发光层192上。公共电极193可以形成为覆盖有机发光层192。公共电极193可以是针对每个子像素(图4以及图5的“SP”)共同形成的公共层。在公共电极193上可以形成有封盖层(capping layer)。
在顶部发光结构中公共电极193可以由能够透射光的ITO、IZO之类的透明的金属物质(TCO，Transparent Conductive Material)或者镁(Mg)、银(Ag)或者镁(Mg)和银(Ag)的合金之类的半透射金属物质(Semi-transmissive Conductive Material)形成。当公共电极193由半透射金属物质形成时，出光效率可以通过微腔(micro cavity)变高。
在发光元件层EML上可以形成有封装层TFE。为了防止氧气或者水分渗透到发光元件层EML，封装层TFE可以包括至少一个无机膜。另外，为了保护发光元件层EML免受灰尘之类的异物的影响，封装层TFE可以包括至少一个有机膜。
或者，可以是，在发光元件层EML上配置有第二基板来代替封装层TFE，发光元件层EML和第二基板之间的空间以真空状态空着或者配置有填充膜。填充膜可以是环氧填充膜或者硅填充膜。
在本实施例中，一个子像素(图4以及图5的“SP”)的第一电容器电极CE1可以配置于第二电容器电极CE2和第三电容器电极CE3(或者第一晶体管ST1的栅极电极G1)之间，并在第三方向(Z轴方向)上重叠。另外，一个子像素(图4以及图5的“SP”)可以包括开关元件(作为一例，“ST9”)，所述开关元件包括由氧化物半导体形成的第二半导体层160以及上栅极电极(作为一例，“G9-2”)。由此，一个子像素(图4以及图5的“SP”)可以具有与第一栅极层130、第二栅极层140、第三栅极层150以及第四栅极层170相对应的四个导电层依次层叠的结构。
所述四个彼此不同的导电层可以分别在非显示区域NDA的布线区域A1中包括多个扇出布线(图8的“FL”)，可以在焊盘区域A2中包括多个焊盘布线(图8的“PL”)。所述四个彼此不同的导电层中的任意两个中可以配置有第一扇出布线(图8的“FL1”)，其余两个中可以配置有第二扇出布线(图8的“FL2”)，因此多个扇出布线FL可以形成为双重布线。另外，所述四个彼此不同的导电层中的任意两个中可以配置有第一焊盘布线(图8的“PL1”)，其余两个中可以配置有第二焊盘布线(图8的“PL2”)，因此多个焊盘布线PL可以形成为双重布线。当多个扇出布线FL和多个焊盘布线PL形成为双重布线时，所述布线的厚度增加，因此可以减小布线的电阻。当配置于非显示区域NDA的布线的电阻减小时，可以减小信号的RC延迟(delay)。
另一方面，在本说明书中，可以是，将第一晶体管ST1的栅极电极G1至第八晶体管(图5的“ST8”)的栅极电极分别称为第一栅极电极，将第九晶体管ST9的上栅极电极G9-2以及第十晶体管(图5的“ST10”)的上栅极电极称为第二栅极电极。
图8是根据一实施例的图4的X区域的放大平面图。
参照图8，显示装置(图1的“10”)可以包括配置于显示区域DA的数据布线DL、配置于布线区域A1的扇出布线FL、配置于弯曲区域BA的弯曲布线BL、配置于焊盘区域A2的焊盘布线PL。
数据布线DL可以向配置于显示区域DA的多个子像素(图4以及图5的“SP”)输入数据信号。数据布线DL可以在第二方向(Y轴方向)上延伸。
扇出布线FL可以在布线区域A1中配置于数据布线DL和弯曲布线BL之间。扇出布线FL可以包括与数据布线DL分别连接的第一扇出布线FL1和第二扇出布线FL2。第一扇出布线FL1和第二扇出布线FL2可以在第二方向(Y轴方向)上延伸，并在第一方向(X轴方向)上交替排列。
扇出布线FL可以在布线区域A1中通过接触孔连接于数据布线DL。作为一例，可以是，第一扇出布线FL1通过第一接触孔CT1连接于数据布线DL，第二扇出布线FL2通过第二接触孔CT2连接于数据布线DL。
第一扇出布线FL1可以包括在彼此不同的导电层中重叠的第一子扇出布线SFL1和第二子扇出布线SFL2。第一子扇出布线SFL1和第二子扇出布线SFL2可以在第一栅极层130、第二栅极层140、第三栅极层150以及第四栅极层170中的任意两个导电层中彼此重叠。关于其的详细说明将在图9至图11中说明。
第一子扇出布线SFL1和第二子扇出布线SFL2可以在布线区域A1中通过接触孔电连接。作为一例，第一子扇出布线SFL1和第二子扇出布线SFL2可以通过第一子接触孔CN1电连接。当第一子扇出布线SFL1配置于第二子扇出布线SFL2的下方时，通过第一接触孔CT1连接于数据布线DL的子扇出布线可以是第二子扇出布线SFL2。换言之，可以是，数据布线DL通过第一接触孔CT1连接于第二子扇出布线SFL2，第二子扇出布线SFL2通过第一子接触孔CN1连接于第一子扇出布线SFL1。由此，数据布线DL、第一子扇出布线SFL1以及第二子扇出布线SFL2可以电连接，并接收相同的信号。其仅为示例，它们的配置关系以及连接关系不限于此。
第二扇出布线FL2可以包括在彼此不同的导电层中重叠的第三子扇出布线SFL3和第四子扇出布线SFL4。第三子扇出布线SFL3和第四子扇出布线SFL4可以在第一栅极层130、第二栅极层140、第三栅极层150以及第四栅极层170中的未配置有第一扇出布线FL1的其余两个导电层中彼此重叠。关于其的详细说明将在图9至图11中说明。
第三子扇出布线SFL3和第四子扇出布线SFL4可以在布线区域A1中通过接触孔电连接。作为一例，第三子扇出布线SFL3和第四子扇出布线SFL4可以通过第二子接触孔CN2电连接。当第三子扇出布线SFL3配置于第四子扇出布线SFL4的下方时，通过第二接触孔CT2连接于数据布线DL的子扇出布线可以是第四子扇出布线SFL4。换言之，可以是，数据布线DL通过第二接触孔CT2连接于第四子扇出布线SFL4，第四子扇出布线SFL4通过第二子接触孔CN2连接于第三子扇出布线SFL3。由此，数据布线DL、第三子扇出布线SFL3以及第四子扇出布线SFL4可以电连接，并接收相同的信号。其仅为示例，它们的配置关系以及连接关系不限于此。
在根据本实施例的显示装置(图1的“10”)中，在布线区域A1中第一扇出布线FL1包括在彼此不同的导电层中重叠的第一子扇出布线SFL1和第二子扇出布线SFL2，第二扇出布线FL2包括第三子扇出布线SFL3和第四子扇出布线SFL4，因此可以减小非显示区域NDA的布线电阻。
表1
Figure BDA0003877612630000191
参照表1，当扇出布线FL形成为双重布线时，布线的厚度增加两倍，因此与形成为单个布线的情况相比，布线的电阻(Rs)可以减小1/2倍。作为一例，布线的电阻(Rs)可以从3800Ω减小到1900Ω，即减小1/2倍。由此，RC值可以从2.62μs减小到1.86μs，其可以与实现高分辨率的显示装置的参考模型(reference model)的RC值相对应。因此，根据本实施例的显示装置(图1的“10”)的RC延迟减小，从而可以实现高分辨率的显示装置。
另一方面，所述表1的数值以在一帧期间向一个数据布线DL施加信号的1H时间为2.8μs的情况为基准进行了测定。所述数值仅为一例，可以根据各像素的驱动频率和像素的数量而不同。另外，扇出布线FL的电容值(Cs)与隔着绝缘膜形成在各布线之间的电容器的电容值相对应。
弯曲布线BL可以是在弯曲区域BA中弯曲的布线。弯曲布线BL可以分别配置于扇出布线FL和焊盘布线PL之间。可以是，弯曲布线BL的一端在布线区域A1中通过接触孔与扇出布线FL连接，另一端在焊盘区域A2中通过接触孔与焊盘布线PL连接。
弯曲布线BL可以包括连接于第一扇出布线FL1的第一弯曲布线BL1以及连接于第二扇出布线FL2的第二弯曲布线BL2。作为一例，第一弯曲布线BL1可以通过第三接触孔CT3连接于第二子扇出布线SFL2，第二弯曲布线BL2可以通过第四接触孔CT4连接于第四子扇出布线SFL4。第一弯曲布线BL1和第二弯曲布线BL2可以在第二方向(Y轴方向)上延伸，并沿第一方向(X轴方向)交替排列。
焊盘布线PL可以配置于焊盘区域A2，并可以分别连接于弯曲布线BL。焊盘布线PL可以连接于焊盘区域A2的多个焊盘(图2以及图4的“DP”)各自。作为另一例，焊盘布线PL可以分别连接于焊盘区域A2的显示驱动电路(图1的“200”)。
焊盘布线PL可以包括连接于第一弯曲布线BL1的第一焊盘布线PL1以及连接于第二弯曲布线BL2的第二焊盘布线PL2。第一焊盘布线PL1和第二焊盘布线PL2可以在第二方向(Y轴方向)上延伸，并沿第一方向(X轴方向)交替排列。
焊盘布线PL可以在焊盘区域A2中通过接触孔连接于弯曲布线BL。作为一例，可以是，第一焊盘布线PL1通过第五接触孔CT5连接于第一弯曲布线BL1，第二焊盘布线PL2通过第六接触孔CT6连接于第二弯曲布线BL2。
第一焊盘布线PL1可以包括在彼此不同的导电层中重叠的第一子焊盘布线SPL1和第二子焊盘布线SPL2。第一子焊盘布线SPL1和第二子焊盘布线SPL2可以在第一栅极层130、第二栅极层140、第三栅极层150以及第四栅极层170中的任意两个导电层中彼此重叠。关于其的详细说明将在图12以及图13中说明。
第一子焊盘布线SPL1和第二子焊盘布线SPL2可以在焊盘区域A2中通过接触孔电连接。作为一例，第一子焊盘布线SPL1和第二子焊盘布线SPL2可以通过第三子接触孔CN3电连接。当第一子焊盘布线SPL1配置于第二子焊盘布线SPL2的下方时，通过第五接触孔CT5连接于第一弯曲布线BL1的子焊盘布线可以是第二子焊盘布线SPL2。换言之，可以是，第一弯曲布线BL1通过第五接触孔CT5连接于第二子焊盘布线SPL2，第二子焊盘布线SPL2通过第三子接触孔CN3连接于第一子焊盘布线SPL1。由此，第一弯曲布线BL1、第一子焊盘布线SPL1以及第二子焊盘布线SPL2可以电连接，并接收相同的信号。其仅为示例，它们的配置关系以及连接关系不限于此。
第二焊盘布线PL2可以包括在彼此不同的导电层中重叠的第三子焊盘布线SPL3和第四子焊盘布线SPL4。第三子焊盘布线SPL3和第四子焊盘布线SPL4可以在第一栅极层130、第二栅极层140、第三栅极层150以及第四栅极层170中的未配置有第一焊盘布线PL1的其余两个导电层中彼此重叠。关于其的详细说明将在图12以及图13中说明。
第三子焊盘布线SPL3和第四子焊盘布线SPL4可以在焊盘区域A2中通过接触孔电连接。作为一例，第三子焊盘布线SPL3和第四子焊盘布线SPL4可以通过第四子接触孔CN4电连接。当第三子焊盘布线SPL3配置于第四子焊盘布线SPL4的下方时，通过第六接触孔CT6连接于第二弯曲布线BL2的子焊盘布线可以是第四子焊盘布线SPL4。换言之，可以是，第二弯曲布线BL2通过第六接触孔CT6连接于第四子焊盘布线SPL4，第四子焊盘布线SPL4通过第四子接触孔CN4连接于第三子焊盘布线SPL3。由此，第二弯曲布线BL2、第三子焊盘布线SPL3以及第四子焊盘布线SPL4可以电连接，并接收相同的信号。其仅为示例，它们的配置关系以及连接关系不限于此。
在根据本实施例的显示装置(图1的“10”)中，在焊盘区域A2中第一焊盘布线PL1包括在彼此不同的导电层中重叠的第一子焊盘布线SPL1和第二子焊盘布线SPL2，第二焊盘布线PL2包括第三子焊盘布线SPL3和第四子焊盘布线SPL4，因此可以减小非显示区域NDA的布线电阻。
将参照图9至图11说明根据一实施例的布线区域A1的第一至第四子扇出布线SFL1～SFL4的配置关系。
图9是根据一实施例的沿图8的I-I'截取的截面图。图10是根据一实施例的沿图8的II-II'截取的截面图。图11是根据一实施例的沿图8的III-III'截取的截面图。
参照图9至图11，第一子扇出布线SFL1可以配置于第一栅极层130，第二子扇出布线SFL2可以配置于第二栅极层140。第三子扇出布线SFL3可以配置于第三栅极层150，第四子扇出布线SFL4可以配置于第四栅极层170。
第一子接触孔CN1可以是通过贯通第二栅极绝缘膜GIL2来暴露第一子扇出布线SFL1的孔。第二子扇出布线SFL2可以通过第一子接触孔CN1接通于第一子扇出布线SFL1。
第二子接触孔CN2可以是通过贯通第四栅极绝缘膜GIL4、第一层间绝缘膜IL1来暴露第三子扇出布线SFL3的孔。第四子扇出布线SFL4可以通过第二子接触孔CN2接通于第三子扇出布线SFL3。
参照图10，第二子扇出布线SFL2的一端可以通过第一接触孔CT1接通于第一平坦化膜VIA1上的数据布线DL。第二子扇出布线SFL2的另一端可以通过第三接触孔CT3接通于第一平坦化膜VIA1上的第一弯曲布线BL1。由此，数据布线DL、第二子扇出布线SFL2、第一子扇出布线SFL1以及第一弯曲布线BL1可以电连接。由于第一子扇出布线SFL1和第二子扇出布线SFL2在彼此不同的导电层(第一栅极层130以及第二栅极层140)中重叠，因此可以减小第一扇出布线FL1的电阻。
参照图11，第四子扇出布线SFL4的一端可以通过第二接触孔CT2接通于第一平坦化膜VIA1上的数据布线DL。第四子扇出布线SFL4的另一端可以通过第四接触孔CT4接通于第一平坦化膜VIA1上的第二弯曲布线BL2。由此，数据布线DL、第四子扇出布线SFL4、第三子扇出布线SFL3以及第二弯曲布线BL2可以电连接。由于第三子扇出布线SFL3和第四子扇出布线SFL4在彼此不同的导电层(第三栅极层150以及第四栅极层170)中重叠，因此可以减小第二扇出布线FL2的电阻。
在根据本实施例的显示装置(图1的“10”)中，第一扇出布线FL1在第一栅极层130和第二栅极层140中重叠，第二扇出布线FL2在第三栅极层150和第四栅极层170中重叠，从而非显示区域NDA的布线电阻可以减小1/2倍。当布线电阻减小时，RC值减小，因此可以提高显示装置(图1的“10”)的分辨率。
以下，将参照图12说明根据一实施例的焊盘区域A2的第一至第四子焊盘布线SPL1～SPL4的配置关系。
图12是根据一实施例的沿图8的IV-IV'截取的截面图。
根据本实施例，电连接于第一扇出布线FL1的第一焊盘布线PL1可以与第一扇出布线FL1的配置结构实质上相同，电连接于第二扇出布线FL2的第二焊盘布线PL2可以与第二扇出布线FL2的配置结构实质上相同。
即，第一子焊盘布线SPL1配置于与第一子扇出布线SFL1相同的第一栅极层130，第二子焊盘布线SPL2配置于与第二子扇出布线SFL2相同的第二栅极层140，从而可以彼此重叠。第三子焊盘布线SPL3配置于与第三子扇出布线SFL3相同的第三栅极层150，第四子焊盘布线SPL4配置于与第四子扇出布线SFL4相同的第四栅极层170，从而可以彼此重叠。
第三子接触孔CN3可以是通过贯通第二栅极绝缘膜GIL2来暴露第一子焊盘布线SPL1的孔。第二子焊盘布线SPL2可以通过第三子接触孔CN3接通于第一子焊盘布线SPL1。第一弯曲布线BL1可以通过第五接触孔CT5接通于第二子焊盘布线SPL2。由此，第一弯曲布线BL1、第二子焊盘布线SPL2、第一子焊盘布线SPL1可以电连接。
第四子接触孔CN4可以是通过贯通第四栅极绝缘膜GIL4、第一层间绝缘膜IL1来暴露第三子焊盘布线SPL3的孔。第四子焊盘布线SPL4可以通过第四子接触孔CN4接通于第三子焊盘布线SPL3。第二弯曲布线BL2可以通过第六接触孔CT6接通于第四子焊盘布线SPL4。由此，第二弯曲布线BL2、第四子焊盘布线SPL4、第三子焊盘布线SPL3可以电连接。
在根据本实施例的显示装置(图1的“10”)中，第一焊盘布线PL1在第一栅极层130和第二栅极层140中重叠，第二焊盘布线PL2在第三栅极层150和第四栅极层170中重叠，从而非显示区域NDA的布线电阻可以减小1/2倍。当布线电阻减小时，RC值减小，因此可以提高显示装置(图1的“10”)的分辨率。
另一方面，将结合图8和图13说明根据另一实施例的第一至第四子焊盘布线SPL1～SPL4的配置关系。
图13是根据另一实施例的沿图8的IV-IV'截取的截面图。
在本实施例中，与图12的实施例不同的是，接收与第一扇出布线FL1相同的信号的第一焊盘布线PL1的第一子焊盘布线SPL1和第二子焊盘布线SPL2配置于与第一扇出布线FL1不同的导电层。另外，与图12的实施例不同的是，接收与第二扇出布线FL2相同的信号的第二焊盘布线PL2的第三子焊盘布线SPL3和第四子焊盘布线SPL4配置于与第二扇出布线FL2不同的导电层。
作为一例，可以是，第一子焊盘布线SPL1配置于与第一子扇出布线SFL1相同的第一栅极层130，第二子焊盘布线SPL2配置于与第三子扇出布线SFL3相同的第三栅极层150，第三子焊盘布线SPL3配置于与第二子扇出布线SFL2相同的第二栅极层140，第四子焊盘布线SPL4配置于与第四子扇出布线SFL4相同的第四栅极层170。
第一扇出布线FL1和第一焊盘布线PL1的配置关系以及第二扇出布线FL2和第二焊盘布线PL2的配置关系不限于图12以及图13。作为一例，第一子焊盘布线SPL1可以配置于第三栅极层150，第二子焊盘布线SPL2也可以配置于第四栅极层170。
以下，将参照图14至图16说明根据另一实施例的配置于显示装置(图1的“10”)的布线区域A1的第一至第四子扇出布线SFL1～SFL4的配置关系。
图14是根据另一实施例的沿图8的I-I'截取的截面图。图15是根据另一实施例的沿图8的II-II'截取的截面图。图16是根据另一实施例的沿图8的III-III'截取的截面图。
参照图14至图16，第一子扇出布线SFL1可以配置于第一栅极层130，第二子扇出布线SFL2可以配置于第三栅极层150。第三子扇出布线SFL3可以配置于第二栅极层140，第四子扇出布线SFL4可以配置于第四栅极层170。
第一子接触孔CN1可以是通过贯通第二栅极绝缘膜GIL2和第三栅极绝缘膜GIL3来暴露第一子扇出布线SFL1的孔。第二子扇出布线SFL2可以通过第一子接触孔CN1接通于第一子扇出布线SFL1。
第二子接触孔CN2可以是通过贯通第三栅极绝缘膜GIL3、第一层间绝缘膜IL1以及第四栅极绝缘膜GIL4来暴露第三子扇出布线SFL3的孔。第四子扇出布线SFL4可以通过第二子接触孔CN2接通于第三子扇出布线SFL3。
参照图15，第二子扇出布线SFL2的一端可以通过第一接触孔CT1接通于第一平坦化膜VIA1上的数据布线DL。第二子扇出布线SFL2的另一端可以通过第三接触孔CT3接通于第一平坦化膜VIA1上的第一弯曲布线BL1。由此，数据布线DL、第二子扇出布线SFL2、第一子扇出布线SFL1以及第一弯曲布线BL1可以电连接。由于第一子扇出布线SFL1和第二子扇出布线SFL2在彼此不同的导电层(第一栅极层130以及第三栅极层150)中重叠，因此可以减小第一扇出布线FL1的电阻。
参照图16，第四子扇出布线SFL4的一端可以通过第二接触孔CT2接通于第一平坦化膜VIA1上的数据布线DL。第四子扇出布线SFL4的另一端可以通过第四接触孔CT4接通于第一平坦化膜VIA1上的第二弯曲布线BL2。由此，数据布线DL、第四子扇出布线SFL4、第三子扇出布线SFL3以及第二弯曲布线BL2可以电连接。由于第三子扇出布线SFL3和第四子扇出布线SFL4在彼此不同的导电层(第二栅极层140以及第四栅极层170)中重叠，因此可以减小第二扇出布线FL2的电阻。
在根据本实施例的显示装置(图1的“10”)中，第一扇出布线FL1在第一栅极层130和第三栅极层150中重叠，第二扇出布线FL2在第二栅极层140和第四栅极层170中重叠，从而非显示区域NDA的布线电阻可以减小1/2倍。当布线电阻减小时，RC值减小，因此可以提高显示装置(图1的“10”)的分辨率。
以下，将参照图17至图19说明根据又另一实施例的配置于显示装置(图1的“10”)的布线区域A1的第一至第四子扇出布线SFL1～SFL4的配置关系。
图17是根据又另一实施例的沿图8的I-I'截取的截面图。图18是根据又另一实施例的沿图8的II-II'截取的截面图。图19是根据又另一实施例的沿图8的III-III'截取的截面图。
参照图17至图19，第一子扇出布线SFL1可以配置于第一栅极层130，第二子扇出布线SFL2可以配置于第四栅极层170。第三子扇出布线SFL3可以配置于第二栅极层140，第四子扇出布线SFL4可以配置于第三栅极层150。
第一子接触孔CN1可以是通过贯通第二栅极绝缘膜GIL2、第三栅极绝缘膜GIL3、第一层间绝缘膜IL1以及第四栅极绝缘膜GIL4来暴露第一子扇出布线SFL1的孔。第二子扇出布线SFL2可以通过第一子接触孔CN1接通于第一子扇出布线SFL1。
第二子接触孔CN2可以是通过贯通第三栅极绝缘膜GIL3来暴露第三子扇出布线SFL3的孔。第四子扇出布线SFL4可以通过第二子接触孔CN2接通于第三子扇出布线SFL3。
参照图18，第二子扇出布线SFL2的一端可以通过第一接触孔CT1接通于第一平坦化膜VIA1上的数据布线DL。第二子扇出布线SFL2的另一端可以通过第三接触孔CT3接通于第一平坦化膜VIA1上的第一弯曲布线BL1。由此，数据布线DL、第二子扇出布线SFL2、第一子扇出布线SFL1以及第一弯曲布线BL1可以电连接。由于第一子扇出布线SFL1和第二子扇出布线SFL2在彼此不同的导电层(第一栅极层130以及第四栅极层170)中重叠，因此可以减小第一扇出布线FL1的电阻。
参照图19，第四子扇出布线SFL4的一端可以通过第二接触孔CT2接通于第一平坦化膜VIA1上的数据布线DL。第四子扇出布线SFL4的另一端可以通过第四接触孔CT4接通于第一平坦化膜VIA1上的第二弯曲布线BL2。由此，数据布线DL、第四子扇出布线SFL4、第三子扇出布线SFL3以及第二弯曲布线BL2可以电连接。由于第三子扇出布线SFL3和第四子扇出布线SFL4在彼此不同的导电层(第二栅极层140以及第三栅极层150)中重叠，因此可以减小第二扇出布线FL2的电阻。
在根据本实施例的显示装置(图1的“10”)中，第一扇出布线FL1在第一栅极层130和第四栅极层170中重叠，第二扇出布线FL2在第二栅极层140和第三栅极层150中重叠，从而非显示区域NDA的布线电阻可以减小1/2倍。当布线电阻减小时，RC值减小，因此可以提高显示装置(图1的“10”)的分辨率。
以下，将参照图20以及图21说明根据又另一实施例的显示装置(图1的“10”)的扇出布线FL的配置关系。
图20是根据又另一实施例的图4的X区域的放大平面图。图21是截取图20的VII-VII'的截面图。
参照图20以及图21，在根据本实施例的显示装置(图1的“10”)中，与图8至图11的实施例不同的是，第一扇出布线FL1还包括与第一子扇出布线SFL1以及第二子扇出布线SFL2重叠的第五子扇出布线SFL5。
第五子扇出布线SFL5可以配置于缓冲层BF上，并配置于基板SUB和第一栅极绝缘膜GIL1之间。第五子扇出布线SFL5可以配置于与第一遮光层(图6的“BML1”)相同的层。
第五子扇出布线SFL5可以通过贯通第一栅极绝缘膜GIL1以及缓冲层BF的第五子接触孔CN5连接于第一子扇出布线SFL1。由于第五子扇出布线SFL5连接于第一子扇出布线SFL1，因此可以电连接于数据布线DL、第二子扇出布线SFL2、第一子扇出布线SFL1，并可以接收与其相同的信号。
根据本实施例的显示装置(图1的“10”)通过还包括与第一子扇出布线SFL1以及第二子扇出布线SFL2重叠的第五子扇出布线SFL5，可以进一步增加配置于非显示区域NDA的布线的厚度。由此，可以减小布线电阻，并减小RC延迟。
以上参照所附附图对本发明的实施例进行了说明，但在本发明所属技术领域中具有通常知识的人应能理解，在不改变本发明的技术构思或必要特征的情况下，可以以其它具体方式实施。因此，应当理解以上所述的实施例在所有方面上为示例性的而不是限定性的。

Claims (20)

1.一种显示装置，其中，包括：
基板，包括具有显示图像的多个像素的显示区域和配置于所述显示区域的周边的非显示区域；
数据布线，配置于所述基板的所述显示区域，并被输入数据信号；以及
第一扇出布线以及第二扇出布线，配置于所述基板的所述非显示区域，并分别连接于所述数据布线，
所述第一扇出布线包括彼此重叠的第一子扇出布线和第二子扇出布线，
所述第二扇出布线包括彼此重叠的第三子扇出布线和第四子扇出布线，
所述第一子扇出布线、所述第二子扇出布线、所述第三子扇出布线以及所述第四子扇出布线配置于彼此不同的导电层。
2.根据权利要求1所述的显示装置，其中，
所述第一子扇出布线和所述第二子扇出布线通过第一接触孔电连接，
所述第三子扇出布线和所述第四子扇出布线通过第二接触孔电连接。
3.根据权利要求1所述的显示装置，其中，
所述第一扇出布线和所述第二扇出布线沿一方向交替排列。
4.根据权利要求1所述的显示装置，其中，
所述多个像素各自包括：
第一晶体管，包括配置于所述基板上的第一半导体层和配置于所述第一半导体层上的第一栅极电极；
电容器，包括配置于所述第一栅极电极上的第一电容器电极和配置于所述第一电容器电极上的第二电容器电极；以及
第二晶体管，包括配置于所述第二电容器电极上并包含与所述第一半导体层不同的物质的第二半导体层和配置于所述第二半导体层上的第二栅极电极。
5.根据权利要求4所述的显示装置，其中，
所述第一半导体层包含多晶硅，
所述第二半导体层包含氧化物半导体。
6.根据权利要求4所述的显示装置，其中，
所述第一子扇出布线配置于与所述第一栅极电极相同的层，
所述第二子扇出布线配置于与所述第一电容器电极相同的层，
所述第三子扇出布线配置于与所述第二电容器电极相同的层，
所述第四子扇出布线配置于与所述第二栅极电极相同的层。
7.根据权利要求4所述的显示装置，其中，
所述第一子扇出布线配置于与所述第一栅极电极相同的层，
所述第二子扇出布线配置于与所述第二电容器电极相同的层，
所述第三子扇出布线配置于与所述第一电容器电极相同的层，
所述第四子扇出布线配置于与所述第二栅极电极相同的层。
8.根据权利要求4所述的显示装置，其中，
所述第一子扇出布线配置于与所述第一栅极电极相同的层，
所述第二子扇出布线配置于与所述第二栅极电极相同的层，
所述第三子扇出布线配置于与所述第一电容器电极相同的层，
所述第四子扇出布线配置于与所述第二电容器电极相同的层。
9.一种显示装置，其中，包括：
基板；
第一绝缘膜，配置于所述基板上；
第一栅极电极和第一子扇出布线，配置于所述第一绝缘膜上；
第二绝缘膜，配置于所述第一栅极电极和所述第一子扇出布线上；
第一电容器电极和第二子扇出布线，配置于所述第二绝缘膜上；
第三绝缘膜，配置于所述第一电容器电极和所述第二子扇出布线上；
第二电容器电极和第三子扇出布线，配置于所述第三绝缘膜上；
第四绝缘膜，配置于所述第二电容器电极和所述第三子扇出布线上；以及
第二栅极电极和第四子扇出布线，配置于所述第四绝缘膜上，
所述第一子扇出布线、所述第二子扇出布线、所述第三子扇出布线以及所述第四子扇出布线中的任意两个彼此重叠，其余两个彼此重叠。
10.根据权利要求9所述的显示装置，其中，
所述第二子扇出布线通过贯通所述第二绝缘膜的接触孔连接于所述第一子扇出布线，
所述第四子扇出布线通过贯通所述第四绝缘膜的接触孔连接于所述第三子扇出布线。
11.根据权利要求9所述的显示装置，其中，
所述第三子扇出布线通过贯通所述第二绝缘膜和所述第三绝缘膜的接触孔连接于所述第一子扇出布线，
所述第四子扇出布线通过贯通所述第三绝缘膜和所述第四绝缘膜的接触孔连接于所述第二子扇出布线。
12.根据权利要求9所述的显示装置，其中，
所述第三子扇出布线通过贯通所述第三绝缘膜的接触孔连接于所述第二子扇出布线，
所述第四子扇出布线通过贯通所述第二绝缘膜、所述第三绝缘膜以及所述第四绝缘膜的接触孔连接于所述第一子扇出布线。
13.根据权利要求9所述的显示装置，其中，
所述显示装置还包括：
第五子扇出布线，配置于所述基板和所述第一绝缘膜之间，
所述第五子扇出布线与所述第一子扇出布线、所述第二子扇出布线、所述第三子扇出布线以及所述第四子扇出布线中的任意两个重叠。
14.根据权利要求13所述的显示装置，其中，
所述第一子扇出布线通过贯通所述第一绝缘膜的接触孔连接于所述第五子扇出布线。
15.根据权利要求9所述的显示装置，其中，
所述第一栅极电极、所述第一电容器电极以及所述第二电容器电极在所述基板的厚度方向上重叠。
16.一种显示装置，其中，包括：
显示区域，包括多个像素；
布线区域，配置于所述显示区域的一侧；
焊盘区域，包括多个焊盘；
弯曲区域，配置于所述布线区域和所述焊盘区域之间；
第一扇出布线和第二扇出布线，配置于所述布线区域；
第一弯曲布线和第二弯曲布线，配置于所述弯曲区域，所述第一弯曲布线连接于所述第一扇出布线，所述第二弯曲布线连接于所述第二扇出布线；以及
第一焊盘布线和第二焊盘布线，配置于所述焊盘区域，所述第一焊盘布线连接于所述第一弯曲布线，所述第二焊盘布线连接于所述第二弯曲布线，
所述第一焊盘布线包括彼此重叠的第一子焊盘布线和第二子焊盘布线，
所述第二焊盘布线包括彼此重叠的第三子焊盘布线和第四子焊盘布线，
所述第一子焊盘布线、所述第二子焊盘布线、所述第三子焊盘布线以及所述第四子焊盘布线配置于彼此不同的导电层。
17.根据权利要求16所述的显示装置，其中，
所述第一扇出布线包括彼此重叠的第一子扇出布线和第二子扇出布线，
所述第二扇出布线包括彼此重叠的第三子扇出布线和第四子扇出布线，
所述第一子扇出布线、所述第二子扇出布线、所述第三子扇出布线以及所述第四子扇出布线配置于彼此不同的导电层。
18.根据权利要求17所述的显示装置，其中，
所述第一子扇出布线和所述第一子焊盘布线配置于相同的层，
所述第二子扇出布线和所述第二子焊盘布线配置于相同的层。
19.根据权利要求17所述的显示装置，其中，
所述第二子扇出布线和所述第三子焊盘布线配置于相同的层，
所述第三子扇出布线和所述第二子焊盘布线配置于相同的层。
20.根据权利要求17所述的显示装置，其中，
所述第一扇出布线、所述第一弯曲布线以及所述第一焊盘布线接收相同的信号，
所述第二扇出布线、所述第二弯曲布线以及所述第二焊盘布线接收相同的信号。
CN202211221568.7A 2021-10-14 2022-10-08 显示装置 Pending CN115988928A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210136397A KR20230053754A (ko) 2021-10-14 2021-10-14 표시 장치
KR10-2021-0136397 2021-10-14

Publications (1)

Publication Number Publication Date
CN115988928A true CN115988928A (zh) 2023-04-18

Family

ID=85961297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211221568.7A Pending CN115988928A (zh) 2021-10-14 2022-10-08 显示装置

Country Status (3)

Country Link
US (1) US20230117174A1 (zh)
KR (1) KR20230053754A (zh)
CN (1) CN115988928A (zh)

Also Published As

Publication number Publication date
US20230117174A1 (en) 2023-04-20
KR20230053754A (ko) 2023-04-24

Similar Documents

Publication Publication Date Title
CN106935619B (zh) 显示设备
US11227875B2 (en) Display device
CN110928437A (zh) 触摸感测单元和包括其的显示装置
CN112614870A (zh) 显示装置
TW201810757A (zh) 顯示設備
US20220059641A1 (en) Display device
US20210320162A1 (en) Display device and method for fabricating the same
KR20210043771A (ko) 표시 장치와 그의 제조 방법
US20210399077A1 (en) Display device
US20220246706A1 (en) Display device
US20230354655A1 (en) Display Substrate, Preparation Method Thereof, and Display Apparatus
CN115988928A (zh) 显示装置
KR20220007756A (ko) 표시 장치와 그의 제조 방법
KR20210147142A (ko) 표시 장치
US11862088B2 (en) Display device
CN218456645U (zh) 显示装置
US11910672B2 (en) Display device including a touch line connected to touch electrodes that overlaps a power supply line
CN219644500U (zh) 显示装置
US20240179964A1 (en) Display device and method for manufacturing the same
US20240023413A1 (en) Display device having a cover layer and method ofmanufacturing the same
US20220140059A1 (en) Display device
US20220158126A1 (en) Display device
KR20230120199A (ko) 표시 장치
KR20230077796A (ko) 표시 장치
KR20220149879A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication