KR20210147142A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210147142A
KR20210147142A KR1020200063651A KR20200063651A KR20210147142A KR 20210147142 A KR20210147142 A KR 20210147142A KR 1020200063651 A KR1020200063651 A KR 1020200063651A KR 20200063651 A KR20200063651 A KR 20200063651A KR 20210147142 A KR20210147142 A KR 20210147142A
Authority
KR
South Korea
Prior art keywords
sub
routing
scan
disposed
wiring
Prior art date
Application number
KR1020200063651A
Other languages
English (en)
Inventor
윤일구
이지은
조준영
최민희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200063651A priority Critical patent/KR20210147142A/ko
Priority to US17/161,876 priority patent/US11605699B2/en
Priority to CN202110563607.0A priority patent/CN113745284A/zh
Publication of KR20210147142A publication Critical patent/KR20210147142A/ko
Priority to US18/120,914 priority patent/US11950473B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H01L2251/5338—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

코너부의 비표시 영역에 배치되는 배선들의 개수를 줄이지 않고도, 코너부의 비표시 영역을 줄일 수 있는 표시 장치가 제공된다. 일 실시예에 표시 장치는 기판, 상기 기판 상에 배치되는 화소들을 포함하는 표시 영역, 상기 표시 영역의 일 측에 배치되는 제1 영역, 상기 기판 상에 배치되는 패드들을 포함하는 제2 영역, 상기 제1 영역과 상기 제2 영역 사이에 배치되는 벤딩 영역, 및 상기 제1 영역, 상기 벤딩 영역, 및 상기 제2 영역에 배치되는 팬 아웃 배선을 구비한다. 상기 팬 아웃 배선은 상기 제1 영역에 배치되며 서로 전기적으로 연결되는 복수의 서브 라우팅 배선들, 및 상기 제2 영역에 배치되며 서로 전기적으로 연결되는 복수의 서브 패드 배선들을 포함한다. 상기 복수의 서브 라우팅 배선들의 개수는 상기 복수의 서브 패드 배선들의 개수보다 많다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 발광 표시 장치(Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다.
최근에 표시 장치는 화상을 표시하는 표시 영역을 넓히기 위해, 표시 영역을 제외한 베젤 영역(bezel area) 또는 비표시 영역은 최소화된다. 또한, 표시 장치의 코너부가 소정의 곡률을 갖는 라운드 형태로 형성된다. 이 경우, 표시 장치의 코너부의 비표시 영역에 배치되는 배선들로 인하여, 코너부의 비표시 영역을 줄이는데 한계가 있다.
본 발명이 해결하고자 하는 과제는 코너부의 비표시 영역에 배치되는 배선들의 개수를 줄이지 않고도, 코너부의 비표시 영역을 줄일 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 표시 장치는 기판, 상기 기판 상에 배치되는 화소들을 포함하는 표시 영역, 상기 표시 영역의 일 측에 배치되는 제1 영역, 상기 기판 상에 배치되는 패드들을 포함하는 제2 영역, 상기 제1 영역과 상기 제2 영역 사이에 배치되는 벤딩 영역, 및 상기 제1 영역, 상기 벤딩 영역, 및 상기 제2 영역에 배치되는 팬 아웃 배선을 구비한다. 상기 팬 아웃 배선은 상기 제1 영역에 배치되며 서로 전기적으로 연결되는 복수의 라우팅 배선들, 및 상기 제2 영역에 배치되며 서로 전기적으로 연결되는 복수의 패드 배선들을 포함한다. 상기 복수의 라우팅 배선들의 개수는 상기 복수의 패드 배선들의 개수보다 많다.
상기 과제를 해결하기 위한 다른 실시예에 표시 장치는 제1 방향으로 연장되는 제1 변, 제2 방향으로 연장되는 제2 변, 및 상기 제1 변과 상기 제2 변이 만나는 제1 코너부를 포함하는 기판, 상기 기판 상에 배치되는 화소들, 스캔 배선들, 및 데이터 배선들을 포함하는 표시 영역, 상기 표시 영역에 이웃하여 배치되는 비표시 영역, 상기 비표시 영역에서 상기 제1 변에 인접하게 배치되며, 상기 스캔 배선들에 스캔 신호들을 출력하는 스캔 구동부, 및 상기 비표시 영역에서, 상기 제1 코너부에 인접하게 배치되며, 상기 스캔 구동부에 연결되는 팬 아웃 배선을 구비한다. 상기 팬 아웃 배선은 복수의 서브 라우팅 배선들을 포함한다. 상기 복수의 서브 라우팅 배선들은 상기 기판의 두께 방향에서 서로 중첩한다. 상기 복수의 서브 라우팅 배선들의 폭들은 서로 다르다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치에 의하면, 코너부에 인접하는 비표시 영역에서 라우팅 배선은 서브 라우팅 배선들 포함할 수 있다. 이로 인해, 복수의 서브 라우팅 배선들의 배선 폭을 줄이더라도, 라우팅 배선의 배선 저항이 줄어드는 것을 방지할 수 있다. 따라서, 라우팅 배선들 각각의 배선 폭을 줄임으로써, 표시 패널의 비표시 영역의 폭을 줄일 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 2와 도 3은 일 실시예에 따른 표시 장치를 보여주는 평면도이다.
도 4는 일 실시예에 따른 표시 장치를 보여주는 측면도이다.
도 5는 일 실시예에 따른 표시 장치의 화소들, 스캔 배선들, 데이터 배선들, 스캔 팬 아웃 배선들, 발광 팬 아웃 배선들, 데이터 팬 아웃 배선들, 및 스캔 구동부를 보여주는 레이아웃 도이다.
도 6은 도 5의 표시 장치의 서브 화소의 일 예를 보여주는 회로도이다.
도 7은 도 5의 스캔 구동부의 스캔 구동 회로의 일 예를 보여주는 회로도이다.
도 8은 도 5의 스캔 구동부의 발광 구동 회로의 일 예를 보여주는 회로도이다.
도 9는 도 5의 B 영역의 일 예를 상세히 보여주는 레이아웃 도이다.
도 10은 도 5의 C 영역의 일 예를 상세히 보여주는 레이아웃 도이다.
도 11은 도 6의 서브 화소의 제1 박막 트랜지스터, 제2 박막 트랜지스터, 및 발광 소자를 보여주는 단면도이다.
도 12는 도 9의 Ⅰ-Ⅰ’을 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 13은 도 9의 Ⅱ-Ⅱ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 14는 도 9의 Ⅲ-Ⅲ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 15는 도 10의 Ⅳ-Ⅳ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 16은 도 5의 B 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다.
도 17은 도 5의 C 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다.
도 18은 도 16의 Ⅰ-Ⅰ’를 따라 절단한 표시 패널의 또 다른 예를 보여주는 단면도이다.
도 19는 도 17의 Ⅳ-Ⅳ’를 따라 절단한 표시 패널의 또 다른 예를 보여주는 단면도이다.
도 20은 도 5의 B 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다.
도 21은 도 5의 C 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다.
도 22는 도 20의 Ⅰ-Ⅰ’를 따라 절단한 표시 패널의 또 다른 예를 보여주는 단면도이다.
도 23은 도 21의 Ⅳ-Ⅳ’를 따라 절단한 표시 패널의 또 다른 예를 보여주는 단면도이다.
도 24는 도 5의 B 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다.
도 25는 도 5의 C 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다.
도 26은 도 23의 Ⅰ-Ⅰ’를 따라 절단한 표시 패널의 또 다른 예를 보여주는 단면도이다.
도 27은 도 24의 Ⅳ-Ⅳ’를 따라 절단한 표시 패널의 또 다른 예를 보여주는 단면도이다.
도 28은 도 5의 B 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다.
도 29는 도 5의 C 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다.
도 30은 도 28의 Ⅴ-Ⅴ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 31은 도 29의 Ⅵ-Ⅵ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 32는 도 5의 B 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다.
도 33은 도 5의 C 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다.
도 34는 도 32의 Ⅲ-Ⅲ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 및 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(10)는 유기 발광 다이오드를 이용하는 유기 발광 표시 장치, 양자점 발광층을 포함하는 양자점 발광 표시 장치, 무기 반도체를 포함하는 무기 발광 표시 장치, 및 초소형 발광 다이오드(micro or nano light emitting diode(micro LED or nano LED))를 이용하는 초소형 발광 표시 장치와 같은 발광 표시 장치일 수 있다. 이하에서는, 표시 장치(10)가 유기 발광 표시 장치인 것을 중심으로 설명하였으나, 본 발명은 이에 제한되지 않는다.
표시 장치(10)는 표시 패널(100), 표시 구동 회로(200), 및 회로 보드(300)를 포함한다.
표시 패널(100)은 제1 방향(X축 방향)의 단변과 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)의 장변을 갖는 직사각형 형태의 평면으로 형성될 수 있다. 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변이 만나는 코너(corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 패널(100)의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 표시 패널(100)은 평탄하게 형성될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 패널(100)은 좌우측 끝단에 형성되며, 일정한 곡률을 갖거나 변화하는 곡률을 갖는 곡면부를 포함할 수 있다. 이외에, 표시 패널(100)은 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 형성될 수 있다.
표시 패널(100)은 메인 영역(MA)과 서브 영역(SBA)을 포함할 수 있다.
메인 영역(MA)은 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 주변 영역인 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화상을 표시하는 표시 화소들을 포함할 수 있다. 서브 영역(SBA)은 메인 영역(MA)의 일 측으로부터 제2 방향(Y축 방향)으로 돌출될 수 있다.
도 1에서는 서브 영역(SBA)이 펼쳐진 것을 예시하였으나, 서브 영역(SBA)은 구부러질 수 있으며, 이 경우 표시 패널(100)의 하면 상에 배치될 수 있다. 서브 영역(SBA)이 구부러지는 경우, 기판(SUB)의 두께 방향(Z축 방향)에서 메인 영역(MA)과 중첩할 수 있다. 서브 영역(SBA)에는 표시 구동 회로(200)가 배치될 수 있다.
표시 구동 회로(200)는 표시 패널(100)을 구동하기 위한 신호들과 전압들을 생성할 수 있다. 표시 구동 회로(200)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(100) 상에 부착될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 구동 회로(200)는 COF(chip on film) 방식으로 회로 보드(300) 상에 부착될 수 있다.
회로 보드(300)는 표시 패널(100)의 서브 영역(SBA)의 일 단에 부착될 수 있다. 이로 인해, 회로 보드(300)는 표시 패널(100) 및 표시 구동 회로(200)와 전기적으로 연결될 수 있다. 표시 패널(100)과 표시 구동 회로(200)는 회로 보드(300)를 통해 디지털 비디오 데이터와, 타이밍 신호들, 및 구동 전압들을 입력 받을 수 있다. 회로 보드(300)는 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다.
도 2와 도 3은 일 실시예에 따른 표시 장치를 보여주는 평면도이다. 도 4는 일 실시예에 따른 표시 장치를 보여주는 측면도이다.
도 2에는 서브 영역(SBA)이 구부러지지 않고 펼쳐진 것을 예시하였다. 도 3과 도 4에는 서브 영역(SBA)이 구부러진 것을 예시하였다.
도 2 내지 도 4를 참조하면, 표시 패널(100)은 메인 영역(MA)과 서브 영역(SBA)을 포함할 수 있다.
메인 영역(MA)은 화상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 주변 영역인 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 메인 영역(MA)의 대부분의 영역을 차지할 수 있다. 표시 영역(DA)은 메인 영역(MA)의 중앙에 배치될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)에 이웃하여 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽 영역일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 배치될 수 있다. 비표시 영역(NDA)은 표시 패널(100)의 가장자리 영역일 수 있다.
서브 영역(SBA)은 메인 영역(MA)의 일 측으로부터 제2 방향(Y축 방향)으로 돌출될 수 있다. 서브 영역(SBA)의 제2 방향(Y축 방향)의 길이는 메인 영역(MA)의 제2 방향(Y축 방향)의 길이보다 작을 수 있다. 서브 영역(SBA)의 제1 방향(X축 방향)의 길이는 메인 영역(MA)의 제1 방향(X축 방향)의 길이보다 작거나 메인 영역(MA)의 제1 방향(X축 방향)의 길이와 실질적으로 동일할 수 있다. 서브 영역(SBA)은 구부러질 수 있으며, 표시 패널(100)의 배면 상에 배치될 수 있다. 이 경우, 서브 영역(SBA)은 제3 방향(Z축 방향)에서 메인 영역(MA)과 중첩할 수 있다.
서브 영역(SBA)은 제1 영역(A1), 제2 영역(A2), 및 벤딩 영역(BA)을 포함할 수 있다.
제1 영역(A1)은 메인 영역(MA)의 일 측으로부터 제2 방향(Y축 방향)으로 돌출된 영역이다. 제1 영역(A1)의 일 측은 메인 영역(MA)의 비표시 영역(NDA)과 접하며, 제1 영역(A1)의 타 측은 벤딩 영역(BA)에 접할 수 있다.
제2 영역(A2)은 표시 패드(DP)들과 표시 구동 회로(200)가 배치되는 영역이다. 표시 구동 회로(200)는 이방성 도전 필름(anisotropic conductive film)이나 SAP(Self Assembly Anisotropic Conductive Paste)과 같은 저저항(低抵抗) 고신뢰성 소재를 이용하여 제2 영역(A2)의 구동 패드들에 부착될 수 있다. 회로 보드(300)는 이방성 도전 필름이나 SAP과 같은 저저항(低抵抗) 고신뢰성 소재를 이용하여 제2 영역(A2)의 표시 패드(DP)들에 부착될 수 있다. 제2 영역(A2)의 일 측은 벤딩 영역(BA)과 접할 수 있다.
벤딩 영역(BA)은 구부러지는 영역이다. 벤딩 영역(BA)이 구부러지는 경우, 제2 영역(A2)은 제1 영역(A1)의 하부와 메인 영역(MA)의 하부에 배치될 수 있다. 벤딩 영역(BA)은 제1 영역(A1)과 제2 영역(A2) 사이에 배치될 수 있다. 벤딩 영역(BA)의 일 측은 제1 영역(A1)과 접하며, 벤딩 영역(BA)의 타 측은 제2 영역(A2)과 접할 수 있다.
도 5는 일 실시예에 따른 표시 장치의 화소들, 스캔 배선들, 데이터 배선들, 스캔 팬 아웃 배선들, 발광 팬 아웃 배선들, 데이터 팬 아웃 배선들, 및 스캔 구동부를 보여주는 레이아웃 도이다. 도 5는 도 2의 A 영역을 상세히 보여주는 레이아웃 도이다.
도 5를 참조하면, 표시 패널(100)의 표시 영역(DA)은 서브 화소(SP)들, 스캔 배선(SL)들, 발광 배선(EL)들, 및 데이터 배선(DL)들을 포함할 수 있다. 스캔 배선(SL)들은 스캔 기입 배선(GWL)들, 스캔 제어 배선(GCL)들, 및 스캔 초기화 배선(GIL)들을 포함할 수 있다. 스캔 기입 배선(GWL)들, 스캔 제어 배선(GCL)들, 및 스캔 초기화 배선(GIL)들과 발광 배선(EL)들은 제1 방향(X축 방향)으로 연장되고, 제2 방향(Y축 방향)으로 배치될 수 있다. 데이터 배선(DL)들은 제2 방향(Y축 방향)으로 연장되고, 제1 방향(X축 방향)으로 배치될 수 있다.
서브 화소(SP)들 각각은 스캔 기입 배선(GWL), 스캔 제어 배선(GCL), 스캔 초기화 배선(GIL), 및 데이터 배선(DL)에 연결될 수 있다. 서브 화소(SP)들 각각은 구동 트랜지스터(도 6의 DT), 복수의 스위치 소자들, 발광 소자, 및 커패시터를 포함할 수 있다. 복수의 스위치 소자들은 스캔 기입 배선(GWL), 스캔 제어 배선(GCL), 및 스캔 초기화 배선(GIL)에 의해 제어되고, 이로 인해 데이터 배선(DL)의 데이터 전압은 구동 트랜지스터의 게이트 전극에 인가될 수 있다. 구동 트랜지스터(도 6의 DT)는 게이트 전극에 인가된 데이터 전압에 따라 발광 소자에 구동 전류를 공급함으로써 발광할 수 있다. 발광 소자는 구동 트랜지스터(도 6의 DT)의 구동 전류에 따라 발광할 수 있다. 발광 소자는 제1 전극, 유기 발광층, 및 제2 전극을 포함하는 유기 발광 다이오드(organic light emitting diode)일 수 있다. 또는, 발광 소자는 제1 전극, 무기 반도체, 및 제2 전극을 포함하는 무기 발광 다이오드일 수 있다. 또는, 발광 소자는 마이크로 단위 또는 나노 단위의 초소형 발광 다이오드일 수 있다. 커패시터는 구동 트랜지스터(DT)의 게이트 전극에 인가된 데이터 전압을 소정의 기간 동안 유지하는 역할을 할 수 있다. 서브 화소(SP)에 대한 설명은 도 6을 결부하여 후술한다.
비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽에서부터 표시 패널(100)의 가장자리까지 영역일 수 있다. 비표시 영역(NDA)은 스캔 배선(SL)들에 스캔 신호들을 인가하기 위한 스캔 구동부(400), 스캔 구동부(400)와 표시 구동 회로(200)를 연결하는 스캔 팬 아웃 배선(SFL)들과 발광 팬 아웃 배선(EFL)들, 표시 영역(DA)의 데이터 배선(DL)들과 표시 구동 회로(200)를 연결하는 데이터 팬 아웃 배선(DFL)들을 포함할 수 있다.
스캔 구동부(400)는 스캔 신호 출력부(410)와 발광 신호 출력부(420)를 포함할 수 있다. 스캔 팬 아웃 배선(SFL)들은 스캔 신호 출력부(410)에 연결되고, 발광 팬 아웃 배선(EFL)들은 발광 신호 출력부(420)에 연결될 수 있다.
스캔 신호 출력부(410)는 스캔 팬 아웃 배선(SFL)들을 통해 표시 구동 회로(200)에 연결될 수 있다. 스캔 신호 출력부(410)는 스캔 팬 아웃 배선(SFL)들을 통해 표시 구동 회로(200)로부터 스캔 타이밍 신호를 입력 받을 수 있다. 스캔 신호 출력부(410)는 스캔 타이밍 신호에 따라 스캔 기입 신호들을 생성하여 스캔 기입 배선(GWL)들에 순차적으로 출력할 수 있다. 스캔 신호 출력부(410)는 스캔 타이밍 신호에 따라 스캔 제어 신호들을 생성하여 스캔 제어 배선(GCL)들에 순차적으로 출력할 수 있다. 스캔 신호 출력부(410)는 스캔 타이밍 신호에 따라 스캔 초기화 신호들을 생성하여 스캔 초기화 배선(GIL)들에 순차적으로 출력할 수 있다.
발광 신호 출력부(420)는 발광 팬 아웃 배선(EFL)들을 통해 표시 구동 회로(200)에 연결될 수 있다. 발광 신호 출력부(420)는 발광 팬 아웃 배선(EFL)들을 통해 표시 구동 회로(200)로부터 발광 타이밍 신호를 입력 받을 수 있다. 발광 신호 출력부(420)는 발광 타이밍 신호에 따라 발광 신호들을 생성하여 발광 배선(EL)들에 순차적으로 출력할 수 있다.
도 5에서는 스캔 구동부(400)가 표시 영역(DA)의 좌측의 비표시 영역(NDA)에 형성된 것을 예시하였 으나, 이에 한정되지 않는다. 예를 들어, 스캔 구동부(400)는 표시 영역(DA)의 양 측, 예를 들어, 표시 영역(DA)의 좌측과 우측의 비표시 영역(NDA)에 형성될 수 있다.
스캔 팬 아웃 배선(SFL)들, 발광 팬 아웃 배선(EFL)들, 및 데이터 팬 아웃 배선(DFL)들은 비표시 영역(NDA), 서브 영역(SBA)의 제1 영역(A1), 벤딩 영역(BA), 및 제2 영역(A2)에 배치될 수 있다.
스캔 팬 아웃 배선(SFL)들 각각은 스캔 라우팅 배선(SRL), 스캔 연결 배선(SCL), 및 스캔 패드 배선(SPL)을 포함할 수 있다.
스캔 라우팅 배선(SRL)은 비표시 영역(NDA) 및 제1 영역(A1)에 배치될 수 있다. 스캔 라우팅 배선(SRL)은 스캔 신호 출력부(410)와 스캔 연결 배선(SCL) 사이에 배치될 수 있다. 스캔 라우팅 배선(SRL)의 일 단은 스캔 신호 출력부(410)에 연결되고, 타 단은 스캔 연결 배선(SCL)에 연결될 수 있다.
스캔 연결 배선(SCL)은 제1 영역(A1), 벤딩 영역(BA), 제2 영역(A2)에 배치될 수 있다. 스캔 연결 배선(SCL)은 스캔 라우팅 배선(SRL)과 스캔 패드 배선(SPL) 사이에 배치될 수 있다. 스캔 연결 배선(SCL)의 일 단은 제1 영역(A1)에서 제1 스캔 연결 콘택홀(SCT1)을 통해 스캔 라우팅 배선(SRL)에 연결되고, 타 단은 제2 영역(A2)에서 제2 스캔 연결 콘택홀(SCT2)을 통해 스캔 패드 배선(SPL)에 연결될 수 있다.
스캔 패드 배선(SPL)은 제2 영역(A2)에 배치될 수 있다. 스캔 패드 배선(SPL)은 스캔 연결 배선(SCL)과 표시 구동 회로(도 2의 200) 사이에 배치될 수 있다. 스캔 패드 배선(SPL)의 일 단은 스캔 연결 배선(SCL)에 연결되고, 타 단은 표시 구동 회로(도 2의 200)에 연결될 수 있다.
발광 팬 아웃 배선(EFL)들 각각은 발광 라우팅 배선(ERL), 발광 연결 배선(ECL), 및 발광 패드 배선(EPL)을 포함할 수 있다.
발광 라우팅 배선(ERL)은 비표시 영역(NDA) 및 제1 영역(A1)에 배치될 수 있다. 발광 라우팅 배선(ERL)은 발광 신호 출력부(420)와 발광 연결 배선(ECL) 사이에 배치될 수 있다. 발광 라우팅 배선(ERL)의 일 단은 발광 신호 출력부(420)에 연결되고, 타 단은 발광 연결 배선(ECL)에 연결될 수 있다.
발광 연결 배선(ECL)은 제1 영역(A1), 벤딩 영역(BA), 제2 영역(A2)에 배치될 수 있다. 발광 연결 배선(ECL)은 발광 라우팅 배선(ERL)과 발광 패드 배선(EPL) 사이에 배치될 수 있다. 발광 연결 배선(ECL)의 일 단은 제1 영역(A1)에서 제1 발광 연결 콘택홀(ECT1)을 통해 발광 라우팅 배선(ERL)에 연결되고, 타 단은 제2 영역(A2)에서 제2 발광 연결 콘택홀(ECT2)을 통해 발광 패드 배선(EPL)에 연결될 수 있다.
발광 패드 배선(EPL)은 제2 영역(A2)에 배치될 수 있다. 발광 패드 배선(EPL)은 발광 연결 배선(ECL)과 표시 구동 회로(도 2의 200) 사이에 배치될 수 있다. 발광 패드 배선(EPL)의 일 단은 발광 연결 배선(ECL)에 연결되고, 타 단은 표시 구동 회로(도 2의 200)에 연결될 수 있다.
데이터 팬 아웃 배선(DFL)들 각각은 데이터 라우팅 배선(DRL), 데이터 연결 배선(DCL), 및 데이터 패드 배선(DPL)을 포함할 수 있다.
데이터 라우팅 배선(DRL)은 비표시 영역(NDA) 및 제1 영역(A1)에 배치될 수 있다. 데이터 라우팅 배선(DRL)은 데이터 배선(DL)과 데이터 연결 배선(DCL) 사이에 배치될 수 있다. 데이터 라우팅 배선(DRL)의 일 단은 데이터 콘택홀(DNT)을 통해 데이터 배선(DL)에 연결되고, 타 단은 제1 데이터 연결 콘택홀(DCT1)을 통해 데이터 연결 배선(DCL)에 연결될 수 있다.
데이터 연결 배선(DCL)은 제1 영역(A1), 벤딩 영역(BA), 제2 영역(A2)에 배치될 수 있다. 데이터 연결 배선(DCL)은 데이터 라우팅 배선(DRL)과 데이터 패드 배선(DPL) 사이에 배치될 수 있다. 데이터 연결 배선(DCL)의 일 단은 제1 영역(A1)에서 제1 데이터 연결 콘택홀(DCT1)을 통해 데이터 라우팅 배선(DRL)에 연결되고, 타 단은 제2 영역(A2)에서 제2 데이터 연결 콘택홀(DCT2)을 통해 데이터 패드 배선(DPL)에 연결될 수 있다.
데이터 패드 배선(DPL)은 제2 영역(A2)에 배치될 수 있다. 데이터 패드 배선(DPL)은 데이터 연결 배선(DCL)과 표시 구동 회로(도 2의 200) 사이에 배치될 수 있다. 데이터 패드 배선(DPL)의 일 단은 데이터 연결 배선(DCL)에 연결되고, 타 단은 표시 구동 회로(도 2의 200)에 연결될 수 있다.
한편, 표시 패널(100)의 메인 영역(MA)의 제1 변(SS1)과 제2 변(SS2)이 만나는 제1 코너(COR1)는 소정의 곡률을 갖도록 둥글게 형성될 수 있다. 표시 패널(100)의 제2 변(SS2)과 제1 코너(COR1)에 인접한 비표시 영역(NDA)에는 스캔 구동부(400)가 배치될 수 있다. 이로 인해, 표시 패널(100)의 제1 변(SS1)에 인접한 비표시 영역(NDA)에는 스캔 팬 아웃 배선(SFL)들, 발광 팬 아웃 배선(EFL)들, 및 데이터 팬 아웃 배선(DFL)들이 배치될 수 있다. 즉, 표시 패널(100)의 제1 변(SS1)에 인접한 비표시 영역(NDA)에는 많은 배선들이 배치될 수 있다. 또한, 스캔 팬 아웃 배선(SFL)들, 발광 팬 아웃 배선(EFL)들, 및 데이터 팬 아웃 배선(DFL)들 각각은 배선 저항(또는 배선 로드)을 고려하여 소정의 배선 폭을 가져야 한다. 그러므로, 표시 패널(100)의 제1 변(SS1)에 인접한 비표시 영역(NDA)의 폭(NDAW)을 줄이기 어렵다.
비표시 영역(NDA)과 제1 영역(A1)에서 스캔 팬 아웃 배선(SFL)의 스캔 라우팅 배선(SRL)은 제3 방향(Z축 방향)에서 중첩하며 서로 연결되는 복수의 서브 스캔 라우팅 배선들을 포함할 수 있다. 이로 인해, 스캔 라우팅 배선(SRL)의 배선 폭을 줄이더라도, 스캔 라우팅 배선(SRL)의 배선 저항이 줄어드는 것을 방지할 수 있다. 또한, 비표시 영역(NDA)과 제1 영역(A1)에서 발광 팬 아웃 배선(EFL)의 발광 라우팅 배선(ERL)은 제3 방향(Z축 방향)에서 중첩하며 서로 연결되는 복수의 서브 발광 라우팅 배선들을 포함할 수 있다. 이로 인해, 발광 라우팅 배선(ERL)의 배선 폭을 줄이더라도, 발광 라우팅 배선(ERL)의 배선 저항이 줄어드는 것을 방지할 수 있다. 즉, 스캔 라우팅 배선(SRL)들과 발광 라우팅 배선(ERL)들 각각의 배선 폭을 줄임으로써, 표시 패널(100)의 제1 변(SS1)에 인접한 비표시 영역(NDA)의 폭(NDAW)을 줄일 수 있다. 이에 대한 자세한 설명은 도 9 및 도 10을 결부하여 후술한다.
한편, 도 5에서 스캔 팬 아웃 배선(SFL), 발광 팬 아웃 배선(EFL), 및 데이터 팬 아웃 배선(DFL)은 팬 아웃 배선으로 통칭될 수 있다. 또한, 스캔 라우팅 배선(SRL), 발광 라우팅 배선(ERL), 및 데이터 라우팅 배선(DRL)은 라우팅 배선으로 통칭될 수 있다. 또한, 스캔 연결 배선(SCL), 발광 연결 배선(ECL), 및 데이터 연결 배선(DCL)은 연결 배선으로 통칭될 수 있다. 나아가, 스캔 패드 배선(SPL), 발광 패드 배선(EPL), 및 데이터 패드 배선(DPL)은 패드 배선으로 통칭될 수 있다.
도 6은 도 5의 표시 장치의 서브 화소의 일 예를 보여주는 회로도이다.
도 6을 참조하면, 서브 화소(SP)는 제k(k는 양의 정수) 스캔 초기화 배선(GILk), 제k 스캔 기입 배선(GWLk), 제k 스캔 제어 배선(GCLk), 및 제j 데이터 배선(j는 양의 정수)에 접속될 수 있다. 또한, 서브 화소(SP)는 제1 구동 전압이 공급되는 제1 구동 전압 배선(VDDL), 초기화 전압(Vini)이 공급되는 초기화 전압 배선(VIL), 및 제2 구동 전압이 공급되는 제2 구동 전압 배선(VSSL)에 접속될 수 있다.
서브 화소(SP)는 구동 트랜지스터(transistor)(DT), 발광 소자(Light Emitting Element, LEL), 스위치 소자들, 및 커패시터(C1)를 포함한다. 스위치 소자들은 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6)을 포함한다.
구동 트랜지스터(DT)는 게이트 전극, 제1 전극, 및 제2 전극을 포함할 수 있다. 구동 트랜지스터(DT)는 게이트 전극에 인가되는 데이터 전압에 따라 제1 전극과 제2 전극 사이에 흐르는 드레인-소스간 전류(Ids, 이하 “구동 전류”라 칭함)를 제어한다.
발광 소자(LEL)는 구동 전류(Ids)에 따라 발광한다. 발광 소자(LEL)의 발광량은 구동 전류(Ids)에 비례할 수 있다.
발광 소자(LEL)는 애노드 전극(AND), 캐소드 전극(CAT), 및 애노드 전극(AND)과 캐소드 전극(CAT) 사이에 배치된 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 또는, 발광 소자(LEL)는 애노드 전극(AND), 캐소드 전극(CAT), 및 애노드 전극(AND)과 캐소드 전극(CAT) 사이에 배치된 무기 반도체를 포함하는 무기 발광 소자일 수 있다. 또는, 발광 소자(LEL)는 애노드 전극(AND), 캐소드 전극(CAT), 및 애노드 전극(AND)과 캐소드 전극 사이에 배치된 양자점 발광층을 포함하는 양자점 발광 소자일 수 있다. 또는, 발광 소자(LEL)는 마이크로 발광 다이오드(micro light emitting diode)일 수 있다.
발광 소자(LEL)의 애노드 전극(AND)은 제4 트랜지스터(ST4)의 제1 전극과 제6 트랜지스터(ST6)의 제2 전극에 접속되며, 캐소드 전극(CAT)은 제2 구동 전압 배선(VSSL)에 접속될 수 있다. 발광 소자(LEL)의 애노드 전극(AND)과 캐소드 전극(CAT) 사이에는 기생 용량(Cel)이 형성될 수 있다.
제1 트랜지스터(ST1)는 제k 스캔 초기화 배선(GILk)의 스캔 초기화 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극과 초기화 전압 배선(VIL)을 접속시킨다. 구동 트랜지스터(DT)의 게이트 전극은 초기화 전압 배선(VIL)의 초기화 전압으로 방전될 수 있다. 제1 트랜지스터(ST1)의 게이트 전극은 제k 스캔 초기화 배선(GILk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되며, 제2 전극은 초기화 전압 배선(VIL)에 접속될 수 있다.
제2 트랜지스터(ST2)는 제k 스캔 기입 배선(GWLk)의 스캔 기입 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극과 제j 데이터 배선(Dj)을 접속시킨다. 제2 트랜지스터(ST2)의 게이트 전극은 제k 스캔 기입 배선(GWLk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 제1 전극에 접속되며, 제2 전극은 데이터 배선(Dj)에 접속될 수 있다.
제3 트랜지스터(ST3)는 제k 스캔 제어 배선(GCLk)의 스캔 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극과 제2 전극을 접속시킨다. 즉, 제3 트랜지스터(ST3)가 턴-온되는 경우, 구동 트랜지스터(DT)의 게이트 전극과 제2 전극이 접속되므로, 구동 트랜지스터(DT)는 다이오드(diode)로 구동한다. 제3 트랜지스터(ST3)의 게이트 전극은 제k 스캔 제어 배선(GCLk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속될 수 있다.
제4 트랜지스터(ST4)는 제k 스캔 기입 배선(GWLk)의 스캔 기입 신호에 의해 턴-온되어 발광 소자(LEL)의 애노드 전극(AND)과 초기화 전압 배선(VIL)을 접속시킨다. 발광 소자(LEL)의 애노드 전극(AND)은 초기화 전압으로 방전될 수 있다. 제4 트랜지스터(ST4)의 게이트 전극은 제k 스캔 기입 배선(GWLk)에 접속되고, 제1 전극은 발광 소자(LEL)의 애노드 전극(AND)에 접속되며, 제2 전극은 초기화 전압 배선(VIL)에 접속된다.
제5 트랜지스터(ST5)는 제k 발광 배선(ELk)의 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극과 제1 구동 전압 배선(VDDL)을 접속시킨다. 제5 트랜지스터(ST5)의 게이트 전극은 제k 발광 배선(ELk)에 접속되고, 제1 전극은 제1 구동 전압 배선(VDDL)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 소스 전극에 접속된다.
제6 트랜지스터(ST6)는 구동 트랜지스터(DT)의 제2 전극과 발광 소자(LEL)의 애노드 전극 사이에 접속된다. 제6 트랜지스터(ST6)는 제k 발광 배선(ELk)의 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제2 전극과 발광 소자(LEL)의 애노드 전극을 접속한다. 제6 트랜지스터(ST6)의 게이트 전극은 제k 발광 배선(ELk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 접속되며, 제2 전극은 발광 소자(LEL)의 애노드 전극에 접속된다. 제5 트랜지스터(ST5)와 제6 트랜지스터(ST6)가 모두 턴-온되는 경우, 구동 전류(Ids)는 발광 소자(LEL)에 공급될 수 있다.
커패시터(C1)는 구동 트랜지스터(DT)의 제2 전극과 제1 구동 전압 배선(VDDL) 사이에 형성된다. 커패시터(C1)의 일 전극은 구동 트랜지스터(DT)의 제2 전극에 접속되고, 타 전극은 제1 구동 전압 배선(VDDL)에 접속될 수 있다.
제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다. 또는, 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 제1 전극이 드레인 전극인 경우, 제2 전극은 소스 전극일 수 있다.
제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 액티브층 폴리 실리콘(Poly Silicon) 및 아몰포스 실리콘과 같은 실리콘 반도체, 또는 산화물 반도체 중 어느 하나로 형성될 수도 있다. 예를 들어, P 타입 MOSFET으로 형성되는 구동 트랜지스터(DT), 제2 트랜지스터(ST2), 제4 트랜지스터(ST4), 제5 트랜지스터(ST5), 및 제6 트랜지스터(ST6) 각각의 액티브층은 실리콘 반도체로 형성되고, N 타입 MOSFET으로 형성되는 제1 트랜지스터(ST1)와 제3 트랜지스터(ST3) 각각의 액티브층은 산화물 반도체로 형성될 수 있다.
도 7은 도 5의 스캔 구동부의 스캔 신호 출력부의 일 예를 보여주는 회로도이다.
도 7에서는 설명의 편의를 위해 스캔 신호 출력부(410)의 제k 스캔 기입 배선(GWLk)에 연결되는 제k 스캔 스테이지(SSTk)와 제k+1 스캔 기입 배선(GWLk+1)에 연결되는 제k+1 스캔 스테이지(SSTk+1)만을 예시하였다.
도 7을 참조하면, 스캔 신호 출력부(410)는 종속적으로 접속된 스캔 스테이지들(SSTk, SSTk+1)을 포함한다. 스캔 스테이지들(SSTk, SSTk+1)은 스캔 신호들을 순차적으로 출력할 수 있다. 예를 들어, 제k 스캔 스테이지(SSTk)는 제k 스캔 기입 배선(GWLk)에 접속되어 제k 스캔 신호를 출력할 수 있다. 제k+1 스캔 스테이지(SSTk+1)는 제k+1 스캔 기입 배선(GWLk+1)에 접속되어 제k+1 스캔 신호를 출력할 수 있다.
스캔 스테이지들(SSTk, SSTk+1) 각각은 도 7과 같이 제1 풀-업 노드(NQ1), 제1 풀-다운 노드(NQB1), 제1 풀-업 노드(NQ1)가 제1 게이트 온 전압을 갖는 경우 턴-온되는 제1 풀-업 트랜지스터(TU1), 제1 풀-다운 노드(NQB1)가 제1 게이트 온 전압을 갖는 경우 턴-온되는 제1 풀-다운 트랜지스터(TD1), 및 제1 풀-업 노드(NQ1)와 제1 풀-다운 노드(NQB1)의 충방전을 제어하기 위한 제1 노드 제어부(NC1)를 포함한다. 스캔 스테이지들(SSTk, SSTk+1)에 연결되는 스캔 팬 아웃 배선(SFL)들은 스캔 스타트 신호가 인가되는 스캔 스타트 신호 배선, 스캔 클럭 신호들이 인가되는 스캔 클럭 배선들(SCL1, SCL2), 제1 게이트 온 전압 배선(VGHL1), 및 제1 게이트 오프 전압 배선(VGLL1)을 포함한다.
제1 노드 제어부(NC1)는 제1 스타트 단자(STR1), 제1 리셋 단자(RT1), 제1 게이트 온 전압 단자(VGHT1), 제1 게이트 오프 전압 단자(VGLT1), 제1 클럭 단자(CT1), 및 제1 출력 단자(OT1)를 포함한다. 제1 스타트 단자(STR1)는 스캔 스타트 신호가 인가되는 스캔 스타트 배선 또는 전단 스테이지의 출력 신호가 인가되는 제1 전단 캐리 배선(PCL1)에 접속될 수 있다. 제1 리셋 단자(RT1)는 후단 스테이지의 출력 신호가 입력되는 제1 후단 캐리 배선(RCL1)에 접속될 수 있다. 제1 게이트 온 전압 단자(VGHT1)는 제1 게이트 온 전압이 인가되는 제1 게이트 온 전압 배선(VGHL1)에 접속될 수 있다. 제1 게이트 오프 전압 단자(VGLT1)는 게이트 오프 전압이 인가되는 제1 게이트 오프 전압 배선(VGLL1)에 접속될 수 있다. 제1 게이트 온 전압은 제1 레벨 전압(V1)이고, 제1 게이트 오프 전압은 제2 레벨 전압일 수 있다. 제1 노드 제어부(NC1)는 복수의 박막 트랜지스터들을 포함한다.
제1 클럭 단자(CT1)는 스캔 클럭 신호가 인가되는 제1 스캔 클럭 배선(SCL1)과 제2 스캔 클럭 신호가 인가되는 제2 스캔 클럭 배선(SCL2) 중 어느 하나에 접속될 수 있다. 스테이지들(SSTk, SSTk+1)은 제1 스캔 클럭 배선(SCL1)과 제2 스캔 클럭 배선(SCL2)에 교번하여 접속될 수 있다. 예를 들어, 제k 스캔 스테이지(SSTk)의 제1 클럭 단자(CT1)가 제1 스캔 클럭 배선(SCL1)에 접속되는 경우, 제k+1 스캔 스테이지(SSTk+1)의 제1 클럭 단자(CT1)는 제2 스캔 클럭 배선(SCL2)에 접속될 수 있다. 도 7에서는 스테이지들(SSTk, SSTk+1)이 두 개의 스캔 클럭 배선들(SCL1, SCL2)에 교번하여 접속되는 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 스테이지들(SSTk, SSTk+1)은 3 개 이상의 스캔 클럭 배선들에 교번하여 접속될 수 있다.
제1 출력 단자(OT1)는 스캔 배선들(SLk, SLk+1) 중 어느 하나에 접속될 수 있다. 스테이지들(SSTk, SSTk+1)은 스캔 배선들(SLk, SLk+1)에 순차적으로 접속될 수 있다. 예를 들어, 제k 스테이지(SSTk)의 제1 출력 단자(OT1)는 제k 스캔 기입 배선(GWLk)에 접속되고, 제k+1 스테이지(SSTk+1)의 제1 출력 단자(OT1)는 제k+1 스캔 기입 배선(GWLk+1)에 접속될 수 있다.
또한, 도 7에서는 스테이지들(SSTk, SSTk+1) 각각의 제1 풀-업 트랜지스터(TU1), 제1 풀-다운 트랜지스터(TD1), 및 제1 노드 제어부(NC1)의 복수의 트랜지스터들이 P 타입 MOSFET으로 형성된 것을 예시하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 즉, 스테이지들(SSTk, SSTk+1) 각각의 제1 풀-업 트랜지스터(TU1), 제1 풀-다운 트랜지스터(TD1), 및 제1 노드 제어부(NC1)의 복수의 트랜지스터들은 N 타입 MOSFET으로 형성될 수도 있다.
도 8은 도 5의 스캔 구동부의 발광 신호 출력부의 일 예를 보여주는 회로도이다.
도 8에서는 설명의 편의를 위해 발광 신호 출력부(420)의 제k 발광 배선(ELk)에 연결되는 제k 발광 스테이지(ESTk)와 제k+1 발광 배선(ELk+1)에 연결되는 제k+1 발광 스테이지(ESTk+1)만을 예시하였다.
도 8을 참조하면, 발광 신호 출력부(420)는 종속적으로 접속된 발광 스테이지들(ESTk, ESTk+1)을 포함한다. 발광 스테이지들(ESTk, ESTk+1)은 발광 신호들을 순차적으로 출력할 수 있다. 예를 들어, 제k 발광 스테이지(ESTk)는 제k 발광 배선(ELk)에 접속되어 제k 발광 신호를 출력할 수 있다. 제k+1 발광 스테이지(ESTk+1)는 제k+1 발광 배선(ELk+1)에 접속되어 제k+1 발광 신호를 출력할 수 있다.
발광 스테이지들(ESTk, ESTk+1) 각각은 도 8과 같이 제2 풀-업 노드(NQ2), 제2 풀-다운 노드(NQB2), 제2 풀-업 노드(NQ2)가 제2 게이트 온 전압을 갖는 경우 턴-온되는 제2 풀-업 트랜지스터(TU2), 제2 풀-다운 노드(NQB2)가 제2 게이트 온 전압을 갖는 경우 턴-온되는 제2 풀-다운 트랜지스터(TD2), 및 제2 풀-업 노드(NQ2)와 제2 풀-다운 노드(NQB2)의 충방전을 제어하기 위한 제2 노드 제어부(NC2)를 포함한다. 발광 스테이지들(ESTk, ESTk+1)에 연결되는 발광 팬 아웃 배선(EFL)은 발광 스타트 신호가 인가되는 발광 스타트 신호 배선, 발광 클럭 신호들이 인가되는 발광 클럭 배선들(ECL1, ECL2), 제2 게이트 온 전압 배선(VGHL2), 및 제2 게이트 오프 전압 배선(VGLL2)을 포함할 수 있다.
발광 스테이지들(ESTk, ESTk+1)은 스캔 스타트 신호와 다른 발광 스타트 신호, 스캔 클럭 신호들과 다른 발광 클럭 신호들을 입력 받기 때문에, 스캔 신호들과 다른 발광 신호들을 출력하는 것에서 도 7을 결부하여 설명한 스캔 스테이지들(SSTk, SSTk+1)과 차이가 있을 뿐이므로, 도 7에서는 발광 스테이지들(ESTk, ESTk+1)에 대한 자세한 설명은 생략한다.
도 9는 도 5의 B 영역의 일 예를 상세히 보여주는 레이아웃 도이다. 도 10은 도 5의 C 영역의 일 예를 상세히 보여주는 레이아웃 도이다.
도 9 및 도 10에서는 B 영역과 C 영역에 배치된 스캔 팬 아웃 배선(SFL)들, 발광 팬 아웃 배선(EFL)들, 및 데이터 팬 아웃 배선(DFL)들을 예시하였다. B 영역은 제1 영역(A1), 벤딩 영역(BA), 및 제2 영역(A2)의 일부에 해당한다. C 영역은 표시 패널(100)의 제1 변에 인접한 비표시 영역(NDA)의 일부에 해당한다.
도 9 및 도 10을 참조하면, 스캔 팬 아웃 배선(SFL)들 각각은 스캔 라우팅 배선(SRL), 스캔 연결 배선(SCL), 및 스캔 패드 배선(SPL)을 포함할 수 있다. 스캔 라우팅 배선(SRL)은 복수의 층들에 배치되는 복수의 서브 스캔 라우팅 배선들(SRL1~SSRL3)을 포함할 수 있다. 스캔 패드 배선(SPL)은 복수의 층들에 배치되는 복수의 서브 스캔 패드 배선들(SPL1, SPL2)을 포함할 수 있다. 스캔 연결 배선(SCL)은 단일층(single layer)일 수 있다.
스캔 라우팅 배선(SRL)은 제1 서브 스캔 라우팅 배선(SRL1), 제2 서브 스캔 라우팅 배선(SRL2), 및 제3 서브 스캔 라우팅 배선(SRL3)을 포함할 수 있다.
제1 서브 스캔 라우팅 배선(SRL1), 제2 서브 스캔 라우팅 배선(SRL2), 및 제3 서브 스캔 라우팅 배선(SRL3)은 제3 방향(Z축 방향)에서 서로 중첩할 수 있다. 제2 서브 스캔 라우팅 배선(SRL2)은 제1 서브 스캔 라우팅 배선(SRL1) 상에 배치되고, 제3 서브 스캔 라우팅 배선(SRL3)은 제2 서브 스캔 라우팅 배선(SRL2) 상에 배치될 수 있다.
제1 서브 스캔 라우팅 배선(SRL1), 제2 서브 스캔 라우팅 배선(SRL2), 및 제3 서브 스캔 라우팅 배선(SRL3)은 전기적으로 연결될 수 있다. 제2 서브 스캔 라우팅 배선(SRL2)은 제1 스캔 라우팅 콘택홀(SRT1)을 통해 제1 서브 스캔 라우팅 배선(SRL1)에 연결될 수 있다. 제3 서브 스캔 라우팅 배선(SRL3)은 제2 스캔 라우팅 콘택홀(SRT2)을 통해 제2 서브 스캔 라우팅 배선(SRL2)에 연결될 수 있다.
스캔 패드 배선(SPL)은 제1 서브 스캔 패드 배선(SPL1)과 제2 서브 스캔 패드 배선(SPL2)을 포함할 수 있다.
제1 서브 스캔 패드 배선(SPL1)과 제2 서브 스캔 패드 배선(SPL2)은 제3 방향(Z축 방향)에서 서로 중첩할 수 있다. 제2 서브 스캔 패드 배선(SPL2)은 제1 서브 스캔 패드 배선(SPL1) 상에 배치될 수 있다.
제1 서브 스캔 패드 배선(SPL1)과 제2 서브 스캔 패드 배선(SPL2)은 전기적으로 연결될 수 있다. 제2 서브 스캔 패드 배선(SPL2)은 스캔 패드 콘택홀(SPT)을 통해 제1 서브 스캔 패드 배선(SPL1)에 연결될 수 있다.
스캔 연결 배선(SCL)은 제1 영역(A1)에서 제1 스캔 연결 콘택홀(SCT1)을 통해 제3 서브 스캔 라우팅 배선(SRL3)에 연결될 수 있다. 스캔 연결 배선(SCL)은 제2 영역(A2)에서 제2 스캔 연결 콘택홀(SCT2)을 통해 제2 서브 스캔 패드 배선(SPL2)에 연결될 수 있다.
스캔 제어 배선(SCNL)들은 도 10과 같이 제4 방향(DR4)에서 서로 교번하여 배치되는 제1 서브 스캔 제어 배선(SCNL1)과 제2 서브 스캔 제어 배선(SCNL2)을 포함할 수 있다. 제4 방향(DR4)은 제1 방향(X축 방향)과 제2 방향(Y축 방향) 사이의 대각 방향일 수 있다. 제1 서브 스캔 제어 배선(SCNL1)과 제2 서브 스캔 제어 배선(SCNL2)은 서로 다른 층에 배치될 수 있다.
제1 서브 스캔 제어 배선(SCNL1)은 비표시 영역(NDA)에서 제1 스캔 제어 콘택홀(SCNT1)을 통해 제3 서브 스캔 라우팅 배선(SRL3)에 연결될 수 있다. 제2 서브 스캔 제어 배선(SCNL2)은 비표시 영역(NDA)에서 제2 스캔 제어 콘택홀(SCNT2)을 통해 제3 서브 스캔 라우팅 배선(SRL3)에 연결될 수 있다.
복수의 서브 스캔 라우팅 배선들(SRL1~SSRL3)의 개수는 복수의 서브 스캔 패드 배선들(SPL1, SPL2)의 개수보다 많을 수 있다. 이로 인해, 비표시 영역(NDA)과 제1 영역(A1)에서 스캔 팬 아웃 배선(SFL)들 각각의 최대 배선 폭을 최소화할 수 있다.
예를 들어, 제1 서브 스캔 라우팅 배선(SRL1)의 배선 폭(WSR1)은 제2 서브 스캔 라우팅 배선(SRL2)의 배선 폭(WSR2)보다 넓을 수 있다. 제2 서브 스캔 라우팅 배선(SRL2)의 배선 폭(WSR2)은 제3 서브 스캔 라우팅 배선(SRL3)의 배선 폭(WSR3)보다 넓을 수 있다. 제1 서브 스캔 패드 배선(SPL1)의 배선 폭(WSP1)은 제2 서브 스캔 패드 배선(SPL2)의 배선 폭(WSP2)보다 넓을 수 있다. 비표시 영역(NDA)과 제1 영역(A1)에서 스캔 팬 아웃 배선(SFL)의 최대 배선 폭은 제1 서브 스캔 라우팅 배선(SRL1)의 배선 폭(WSR1)일 수 있다. 제2 영역(A2)에서 스캔 팬 아웃 배선(SFL)의 최대 배선 폭은 제1 서브 스캔 패드 배선(SPL1)의 배선 폭(WSP1)일 수 있다. 그러므로, 제1 서브 스캔 라우팅 배선(SRL1)의 배선 폭(WSR1)은 제1 서브 스캔 패드 배선(SPL1)의 배선 폭(WSP1)보다 작을 수 있다.
발광 팬 아웃 배선(EFL)들 각각은 발광 라우팅 배선(ERL), 발광 연결 배선(ECL), 및 발광 패드 배선(EPL)을 포함할 수 있다. 발광 라우팅 배선(ERL)은 복수의 층들에 배치되는 복수의 서브 발광 라우팅 배선들(ERL1~ERL3)을 포함할 수 있다. 발광 패드 배선(EPL)은 복수의 층들에 배치되는 복수의 서브 발광 패드 배선들(EPL1, EPL2)을 포함할 수 있다.
발광 라우팅 배선(ERL)은 제1 서브 발광 라우팅 배선(ERL1), 제2 서브 발광 라우팅 배선(ERL2), 및 제3 서브 발광 라우팅 배선(ERL3)을 포함할 수 있다.
제1 서브 발광 라우팅 배선(ERL1), 제2 서브 발광 라우팅 배선(ERL2), 및 제3 서브 발광 라우팅 배선(ERL3)은 제3 방향(Z축 방향)에서 서로 중첩할 수 있다. 제2 서브 발광 라우팅 배선(ERL2)은 제1 서브 발광 라우팅 배선(ERL1) 상에 배치되고, 제3 서브 발광 라우팅 배선(ERL3)은 제2 서브 발광 라우팅 배선(ERL2) 상에 배치될 수 있다.
제2 서브 발광 라우팅 배선(ERL2)은 제1 발광 라우팅 콘택홀(ERT1)을 통해 제1 서브 발광 라우팅 배선(ERL1)에 연결될 수 있다. 제3 서브 발광 라우팅 배선(ERL3)은 제2 발광 라우팅 콘택홀(ERT2)을 통해 제2 서브 발광 라우팅 배선(ERL2)에 연결될 수 있다.
발광 패드 배선(EPL)은 제1 서브 발광 패드 배선(EPL1)과 제2 서브 발광 패드 배선(EPL2)을 포함할 수 있다.
제1 서브 발광 패드 배선(EPL1)과 제2 서브 발광 패드 배선(EPL2)은 제3 방향(Z축 방향)에서 서로 중첩할 수 있다. 제2 서브 발광 패드 배선(EPL2)은 제1 서브 발광 패드 배선(EPL1) 상에 배치될 수 있다. 제2 서브 발광 패드 배선(EPL2)은 발광 패드 콘택홀(EPT)을 통해 제1 서브 발광 패드 배선(EPL1)에 연결될 수 있다. 발광 연결 배선(ECL)은 제1 영역(A1)에서 제1 발광 연결 콘택홀(ECT1)을 통해 제3 서브 발광 라우팅 배선(ERL3)에 연결될 수 있다. 발광 연결 배선(ECL)은 제2 영역(A2)에서 제2 발광 연결 콘택홀(ECT2)을 통해 제2 서브 발광 패드 배선(EPL2)에 연결될 수 있다.
발광 제어 배선(ECNL)들은 교번하여 배치되는 제1 서브 발광 제어 배선(ECNL1)과 제2 서브 발광 제어 배선(ECNL2)을 포함할 수 있다. 제4 방향(DR4)은 제1 방향(X축 방향)과 제2 방향(Y축 방향) 사이의 대각 방향일 수 있다. 제1 서브 발광 제어 배선(ECNL1)과 제2 서브 발광 제어 배선(ECNL2)은 서로 다른 층에 배치될 수 있다.
제1 서브 발광 제어 배선(ECNL1)은 비표시 영역(NDA)에서 제1 발광 제어 콘택홀(ECNT1)을 통해 제3 서브 발광 라우팅 배선(ERL3)에 연결될 수 있다. 제2 서브 발광 제어 배선(ECNL2)은 비표시 영역(NDA)에서 제2 발광 제어 콘택홀(ECNT2)을 통해 제3 서브 발광 라우팅 배선(ERL3)에 연결될 수 있다.
복수의 서브 발광 라우팅 배선들(ERL1~ERL3)의 개수는 복수의 서브 발광 패드 배선들(EPL1, EPL2)의 개수보다 많을 수 있다. 이로 인해, 표시 패널(100)의 제1 변에 인접한 비표시 영역(NDA)에서 발광 팬 아웃 배선(EFL)들 각각의 최대 배선 폭을 최소화할 수 있다.
예를 들어, 제1 서브 발광 라우팅 배선(ERL1)의 배선 폭(WER1)은 제2 서브 발광 라우팅 배선(ERL2)의 배선 폭(WER2)보다 넓을 수 있다. 제2 서브 발광 라우팅 배선(ERL2)의 배선 폭(WER2)은 제3 서브 발광 라우팅 배선(ERL3)의 배선 폭(WER3)보다 넓을 수 있다. 제1 서브 발광 패드 배선(EPL1)의 배선 폭(WEP1)은 제2 서브 발광 패드 배선(EPL2)의 배선 폭(WEP2)보다 넓을 수 있다. 비표시 영역(NDA)과 제1 영역(A1)에서 발광 팬 아웃 배선(EFL)의 최대 배선 폭은 제1 서브 발광 라우팅 배선(ERL1)의 배선 폭(WER1)일 수 있다. 제2 영역(A2)에서 발광 팬 아웃 배선(EFL)의 최대 배선 폭은 제1 서브 발광 패드 배선(EPL1)의 배선 폭(WEP1)일 수 있다. 그러므로, 제1 서브 발광 라우팅 배선(ERL1)의 배선 폭(WER1)은 제1 서브 발광 패드 배선(EPL1)의 배선 폭(WEP1)보다 작을 수 있다.
데이터 팬 아웃 배선(DFL)들 각각은 데이터 라우팅 배선(DRL), 데이터 연결 배선(DCL), 및 데이터 패드 배선(DPL)을 포함할 수 있다.
데이터 연결 배선(DCL)은 제1 영역(A1)에서 제1 데이터 연결 콘택홀(DCT1)을 통해 데이터 라우팅 배선(DRL)에 연결될 수 있다. 데이터 연결 배선(DCL)은 제2 영역(A2)에서 제2 데이터 연결 콘택홀(DCT2)을 통해 데이터 패드 배선(DPL)에 연결될 수 있다. 데이터 배선(DL)은 비표시 영역(NDA)에서 데이터 콘택홀(DCT)을 통해 데이터 라우팅 배선(DRL)에 연결될 수 있다.
데이터 라우팅 배선(DRL)은 단일층으로 형성되므로 데이터 라우팅 배선(DRL)의 배선 저항이 낮아지는 것을 방지하기 위해, 데이터 라우팅 배선(DRL)의 배선 폭(WDR)은 제1 서브 스캔 라우팅 배선(SRL1)의 배선 폭(WSR1)보다 넓을 수 있다. 데이터 라우팅 배선(DRL)의 배선 폭(WDR)은 제1 서브 발광 라우팅 배선(ERL1)의 배선 폭(WER1)보다 넓을 수 있다.
데이터 패드 배선(DPL)은 단일층으로 형성되므로 데이터 패드 배선(DPL)의 배선 저항이 낮아지는 것을 방지하기 위해, 데이터 패드 배선(DPL)의 배선 폭(WDP)은 제1 서브 스캔 패드 배선(SPL1)의 배선 폭(WSP1)보다 넓을 수 있다. 데이터 패드 배선(DPL)의 배선 폭(WDP)은 제1 서브 발광 패드 배선(EPL1)의 배선 폭(WEP1)보다 넓을 수 있다.
도 9 및 도 10과 같이, 비표시 영역(NDA)과 제1 영역(A1)에서 스캔 팬 아웃 배선(SFL)의 스캔 라우팅 배선(SRL)은 제3 방향(Z축 방향)에서 중첩하는 복수의 서브 스캔 라우팅 배선들(SRL1~SRL3)을 포함할 수 있다. 이로 인해, 스캔 라우팅 배선(SRL)의 복수의 서브 스캔 라우팅 배선들(SRL1~SRL3)의 배선 폭을 줄이더라도, 스캔 라우팅 배선(SRL)의 배선 저항이 줄어드는 것을 방지할 수 있다. 또한, 비표시 영역(NDA)과 제1 영역(A1)에서 발광 팬 아웃 배선(EFL)의 발광 라우팅 배선(ERL)은 제3 방향(Z축 방향)에서 중첩하는 복수의 서브 발광 라우팅 배선들(ERL1~ERL3)을 포함할 수 있다. 이로 인해, 발광 라우팅 배선(ERL)의 배선 폭을 줄이더라도, 발광 라우팅 배선(ERL)의 배선 저항이 줄어드는 것을 방지할 수 있다. 따라서, 스캔 라우팅 배선(SRL)들과 발광 라우팅 배선(ERL)들 각각의 배선 폭을 줄임으로써, 표시 패널(100)의 제1 변(SS1)에 인접한 비표시 영역(NDA)의 폭(NDAW)을 줄일 수 있다.
도 11은 도 6의 서브 화소의 제1 박막 트랜지스터, 제2 박막 트랜지스터, 및 발광 소자를 보여주는 단면도이다.
도 11을 참조하면, 화상을 표시하는 서브 화소(SP)들 각각은 제1 박막 트랜지스터(TFT1), 제2 박막 트랜지스터(TFT2), 및 발광 소자(LEL)를 포함할 수 있다. 제1 박막 트랜지스터(TFT1)는 도 6의 제6 트랜지스터(ST6)일 수 있으며, 제2 박막 트랜지스터(TFT2)는 도 6의 제1 트랜지스터(ST1) 또는 제3 트랜지스터(ST3)일 수 있다. 즉, 도 11에서는 설명의 편의를 위해 도 6의 구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(ST1~ST6) 중에서 일부 트랜지스터들만을 예시하였다.
제1 기판(SUB1) 상에는 제1 배리어막(BR1)이 배치되고, 제1 배리어막(BR1) 상에는 제2 기판(SUB2)이 배치되며, 제2 기판(SUB2) 상에는 제2 배리어막(BR2)이 배치될 수 있다.
제1 기판(SUB1)과 제2 기판(SUB2) 각각은 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 제1 기판(SUB1)과 제2 기판(SUB2)은 폴리이미드(polyimide)를 포함할 수 있다. 제1 기판(SUB1)과 제2 기판(SUB2) 각각은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
제1 배리어막(BR1)과 제2 배리어막(BR2) 각각은 투습에 취약한 제1 기판(SUB1)과 제2 기판(SUB2)을 통해 침투하는 수분으로부터 박막 트랜지스터층(TFTL)의 박막 트랜지스터와 발광 소자층(EML)의 발광층(172)을 보호하기 위한 막이다. 제1 배리어막(BR1)과 제2 배리어막(BR2) 각각은 교번하여 적층된 복수의 무기막으로 이루어질 수 있다. 예를 들어, 제1 배리어막(BR1)과 제2 배리어막(BR2) 각각은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다.
제2 배리어막(BR2) 상에는 버퍼막(BF)이 배치될 수 있다. 버퍼막(BF)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
버퍼막(BF) 상에는 제1 박막 트랜지스터(TFT1)와 제2 박막 트랜지스터(TFT2)가 배치될 수 있다. 제1 박막 트랜지스터(TFT1)는 제1 액티브층(ACT1), 제1 게이트 전극(G1), 제1 소스 전극(S1), 및 제1 드레인 전극(D1)을 포함할 수 있다. 제2 박막 트랜지스터(TFT2)는 제2 액티브층(ACT2), 제2 게이트 전극(G2), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)을 포함할 수 있다.
버퍼막(BF) 상에는 제1 박막 트랜지스터(TFT1)의 제1 액티브층(ACT1), 제1 소스 전극(S1), 및 제1 드레인 전극(D1)이 배치될 수 있다. 제1 액티브층(ACT1)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘과 같은 실리콘 반도체를 포함할 수 있다. 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 실리콘 반도체에 이온 또는 불순물이 도핑되어 도전성을 가질 수 있다. 제1 액티브층(ACT1)은 제1 기판(SUB1)과 제2 기판(SUB2)의 두께 방향인 제3 방향(Z축 방향)에서 제1 게이트 전극(G1)과 중첩하며, 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제3 방향(Z축 방향)에서 제1 게이트 전극(G1)과 중첩하지 않을 수 있다.
제1 박막 트랜지스터(TFT1)의 제1 액티브층(ACT1), 제1 소스 전극(S1), 및 제1 드레인 전극(D1) 상에는 제1 게이트 절연막(130)이 배치될 수 있다. 제1 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제1 게이트 절연막(130) 상에는 제1 박막 트랜지스터(TFT1)의 제1 게이트 전극(G1)과 제1 커패시터 전극(CAE1)이 배치될 수 있다. 제1 게이트 전극(G1)은 제3 방향(Z축 방향)에서 제1 액티브층(ACT1)과 중첩할 수 있다. 제1 커패시터 전극(CAE1)은 제3 방향(Z축 방향)에서 제2 커패시터 전극(CAE2)과 중첩할 수 있다. 제1 게이트 전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 게이트 전극(G1)과 제1 커패시터 전극(CAE1) 상에는 제1 층간 절연막(141)이 배치될 수 있다. 제1 층간 절연막(141)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제1 층간 절연막(141) 상에는 제2 커패시터 전극(CAE2)이 배치될 수 있다. 제1 층간 절연막(141)이 소정의 유전율을 가지므로, 제1 커패시터 전극(CAE1), 제2 커패시터 전극(CAE2), 및 제1 커패시터 전극(CAE1)과 제2 커패시터 전극(CAE2) 사이에 배치된 제1 층간 절연막(141)에 의해 커패시터가 형성될 수 있다. 제2 커패시터 전극(CAE2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 커패시터 전극(CAE2) 상에는 제2 층간 절연막(142)이 배치될 수 있다. 제2 층간 절연막(142)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제2 층간 절연막(142)은 복수의 무기막을 포함할 수 있으며, 제2 층간 절연막(142)의 제3 방향(Z축 방향)의 두께는 제1 층간 절연막(141)의 제3 방향(Z축 방향)의 두께보다 클 수 있다.
제2 층간 절연막(142) 상에는 제2 박막 트랜지스터(TFT2)의 제2 액티브층(ACT2), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)이 배치될 수 있다. 제2 액티브층(ACT2)은 산화물 반도체를 포함할 수 있다. 제2 소스 전극(S2)과 제2 드레인 전극(D2)은 산화물 반도체에 이온 또는 불순물이 도핑되어 도전성을 가질 수 있다. 제2 액티브층(ACT2)은 제3 방향(Z축 방향)에서 제2 게이트 전극(G2)과 중첩하며, 제2 소스 전극(S2)과 제2 드레인 전극(D2)은 제3 방향(Z축 방향)에서 제2 게이트 전극(G2)과 중첩하지 않을 수 있다.
제2 박막 트랜지스터(TFT2)의 제2 액티브층(ACT2), 제2 소스 전극(S2), 및 제2 드레인 전극(D2) 상에는 제2 게이트 절연막(131)이 배치될 수 있다. 제2 게이트 절연막(131)은 제2 게이트 전극(G2)의 하부에 배치될 수 있다. 제2 게이트 절연막(131)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제2 게이트 절연막(131) 상에는 제2 박막 트랜지스터(TFT2)의 제2 게이트 전극(G2)이 배치될 수 있다. 제2 게이트 전극(G2)은 제3 방향(Z축 방향)에서 제2 액티브층(ACT2)과 중첩할 수 있다. 제2 게이트 전극(G2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 게이트 전극(G2) 상에는 제3 층간 절연막(150)이 배치될 수 있다. 제3 층간 절연막(150)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제3 층간 절연막(150)은 복수의 무기막을 포함할 수 있다.
제3 층간 절연막(150) 상에는 제1 애노드 연결 전극(ANDE1), 제1 연결 전극(BE1), 및 제2 연결 전극(BE2)이 배치될 수 있다. 제1 애노드 연결 전극(ANDE1)은 층간 절연막(140)과 제3 층간 절연막(150)을 관통하여 제1 박막 트랜지스터(TFT1)의 제1 드레인 전극(D1)을 노출하는 제1 애노드 콘택홀(ANCT1)을 통해 제1 드레인 전극(D)에 연결될 수 있다. 층간 절연막(140)은 제1 층간 절연막(141)과 제2 층간 절연막(142)을 포함할 수 있다. 제1 연결 전극(BE1)은 제3 층간 절연막(150)을 관통하여 제2 박막 트랜지스터(TFT2)의 제2 소스 전극(S2)을 노출하는 제1 연결 콘택홀(BCT1)을 통해 제2 소스 전극(S2)에 연결될 수 있다. 제2 연결 전극(BE2)은 절연막(150)을 관통하여 제2 박막 트랜지스터(TFT2)의 제2 드레인 전극(D2)을 노출하는 제2 연결 콘택홀(BCT2)을 통해 제2 드레인 전극(D2)에 연결될 수 있다. 제1 애노드 연결 전극(ANDE1), 제1 연결 전극(BE1), 및 제2 연결 전극(BE2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 애노드 연결 전극(ANDE1), 제1 연결 전극(BE1), 및 제2 연결 전극(BE2) 상에는 평탄화를 위한 제1 유기막(160)이 배치될 수 있다. 제1 유기막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 유기막(160) 상에는 제2 애노드 연결 전극(ANDE2)이 배치될 수 있다. 제2 애노드 연결 전극(ANDE2)은 제1 유기막(160)을 관통하여 제1 애노드 연결 전극(ANDE1)을 노출하는 제2 애노드 콘택홀(ANCT2)을 통해 제2 애노드 연결 전극(ANDE2)에 연결될 수 있다. 제2 애노드 연결 전극(ANDE2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 애노드 연결 전극(ANDE2) 상에는 제2 유기막(180)이 배치될 수 있다. 제2 유기막(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
도 6에서는 제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)가 게이트 전극이 액티브층의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)는 게이트 전극이 액티브층의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트 전극이 액티브층의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
제2 유기막(180) 상에는 발광 소자(LEL)들과 뱅크(190)가 배치될 수 있다. 발광 소자(LEL)들 각각은 제1 발광 전극(171), 발광층(172), 및 제2 발광 전극(173)을 포함한다. 제1 발광 전극(171)은 도 6의 애노드 전극(AND)이고, 제2 발광 전극(173)은 도 6의 캐소드 전극(CAT)일 수 있다.
제1 발광 전극(171)은 제2 유기막(180) 상에 형성될 수 있다. 제1 발광 전극(171)은 제2 유기막(180)을 관통하여 제2 애노드 연결 전극(ANDE2)을 노출하는 제3 애노드 콘택홀(ANCT3)을 통해 제2 애노드 연결 전극(ANDE2)에 연결될 수 있다.
발광층(172)을 기준으로 제2 발광 전극(173) 방향으로 발광하는 상부 발광(top emission) 구조에서 제1 발광 전극(171)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
뱅크(190)는 발광 영역(EA)을 정의하는 역할을 하기 위해 제2 유기막(180) 상에서 제1 발광 전극(171)을 구획하도록 형성될 수 있다. 뱅크(190)는 제1 발광 전극(171)의 가장자리를 덮도록 형성될 수 있다. 뱅크(190)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
발광 영역(EA)은 제1 발광 전극(171), 발광층(172), 및 제2 발광 전극(173)이 순차적으로 적층되어 제1 발광 전극(171)으로부터의 정공과 제2 발광 전극(173)으로부터의 전자가 발광층(172)에서 서로 결합되어 발광하는 영역을 나타낸다.
제1 발광 전극(171)과 뱅크(190) 상에는 발광층(172)이 형성된다. 발광층(172)은 유기 물질을 포함하여 소정의 색을 발광할 수 있다. 예를 들어, 발광층(172)은 정공 수송층(hole transporting layer), 유기 물질층, 및 전자 수송층(electron transporting layer)을 포함한다.
제2 발광 전극(173)은 발광층(172) 상에 형성된다. 제2 발광 전극(173)은 발광층(172)을 덮도록 형성될 수 있다. 제2 발광 전극(173)은 모든 발광 영역(EA)에 공통적으로 형성되는 공통층일 수 있다. 제2 발광 전극(173) 상에는 캡핑층(capping layer)이 형성될 수 있다.
상부 발광 구조에서 제2 발광 전극(173)은 광을 투과시킬 수 있는 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide)와 같은 투명한 도전성 산화물(TCO, Transparent Conductive Oxide), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 발광 전극(173)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
제2 발광 전극(173) 상에는 봉지층(TFE)이 배치될 수 있다. 봉지층(TFE)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함한다. 또한, 봉지층(TFE)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기막을 포함한다. 예를 들어, 봉지층(TFE)은 제1 무기막(TFE1), 유기막(TFE2), 및 제2 무기막(TFE3)을 포함한다.
제1 무기막(TFE1)은 제2 발광 전극(173) 상에 배치되고, 유기막(TFE2)은 제1 무기막(TFE1) 상에 배치되며, 제2 무기막(TFE3)은 유기막(TFE2) 상에 배치될 수 있다. 제1 무기막(TFE1)과 제2 무기막(TFE3)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 유기막(TFE2)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수 있다.
한편, 도 11에서 제1 게이트 절연막(130)은 제1 절연막이고, 제1 층간 절연막(141)은 제2 절연막이며, 제2 층간 절연막(142)은 제3 절연막이고, 제2 게이트 절연막(131)은 제4 절연막이고, 제3 층간 절연막(150)은 제5 절연막일 수 있다.
도 12는 도 9의 Ⅰ-Ⅰ’을 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다. 도 13은 도 9의 Ⅱ-Ⅱ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다. 도 14는 도 9의 Ⅲ-Ⅲ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다. 도 15는 도 10의 Ⅳ-Ⅳ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 12 내지 도 15를 참조하면, 제1 서브 스캔 라우팅 배선(SRL1), 제1 서브 스캔 패드 배선(SPL1), 제1 스캔 제어 배선(CNL1), 데이터 연결 배선(DCL)은 제1 게이트 절연막(130) 상에 배치되고, 제1 층간 절연막(141)에 의해 덮일 수 있다. 즉, 제1 서브 스캔 라우팅 배선(SRL1), 제1 서브 스캔 패드 배선(SPL1), 제1 스캔 제어 배선(CNL1), 및 데이터 연결 배선(DCL)은 제1 박막 트랜지스터(TFT1)의 제1 게이트 전극(G1)과 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다.
제2 서브 스캔 라우팅 배선(SRL2)과 제2 서브 스캔 패드 배선(SPL2)은 제1 층간 절연막(141) 상에 배치되고, 제2 층간 절연막(142)에 의해 덮일 수 있다. 즉, 제2 서브 스캔 라우팅 배선(SRL2)과 제2 서브 스캔 패드 배선(SPL2)은 제2 커패시터 전극(CAE2)과 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다.
제2 서브 스캔 라우팅 배선(SRL2)은 제1 층간 절연막(141)을 관통하는 제1 스캔 라우팅 콘택홀(SRT1)을 통해 제1 서브 스캔 라우팅 배선(SRL1)에 연결될 수 있다. 제2 서브 스캔 패드 배선(SPL2)은 제1 층간 절연막(141)을 관통하는 제1 스캔 패드 콘택홀(SPT1)을 통해 제1 서브 스캔 패드 배선(SPL1)에 연결될 수 있다.
제3 서브 스캔 라우팅 배선(SRL3)과 제3 스캔 패드 배선(SPL3)은 제2 게이트 절연막(131) 상에 배치되고, 제3 층간 절연막(150)에 의해 덮일 수 있다. 즉, 제3 서브 스캔 라우팅 배선(SRL3)과 제3 스캔 패드 배선(SPL3)은 제2 박막 트랜지스터(TFT2)의 제2 게이트 전극(G2)과 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다.
제3 서브 스캔 라우팅 배선(SRL3)은 제2 게이트 절연막(131)과 제2 층간 절연막(142)을 관통하는 제2 스캔 라우팅 콘택홀(SRT2)을 통해 제2 서브 스캔 라우팅 배선(SRL2)에 연결될 수 있다. 또한, 제3 서브 스캔 라우팅 배선(SRL3)은 제2 게이트 절연막(131), 제2 층간 절연막(142), 및 제1 층간 절연막(141)을 관통하는 제1 스캔 제어 콘택홀(SCNT1)을 통해 제1 스캔 제어 배선(SCNL1)에 연결될 수 있다. 제3 스캔 패드 배선(SPL3)은 제2 게이트 절연막(131)과 제2 층간 절연막(142)을 관통하는 제2 스캔 패드 콘택홀(SPT2)을 통해 제2 서브 스캔 패드 배선(SPL2)에 연결될 수 있다.
제1 서브 스캔 라우팅 배선(SRL1)의 배선 폭(WSR1)은 제2 서브 스캔 라우팅 배선(SRL2)의 배선 폭(WSR2)보다 넓을 수 있다. 제2 서브 스캔 라우팅 배선(SRL2)의 배선 폭(WSR2)은 제3 서브 스캔 라우팅 배선(SRL3)의 배선 폭(WSR3)보다 넓을 수 있다. 제1 서브 스캔 패드 배선(SPL1)의 배선 폭(WSP1)은 제2 서브 스캔 패드 배선(SPL2)의 배선 폭(WSP2)보다 넓을 수 있다.
스캔 연결 배선(SCL)과 데이터 연결 배선(DCL)은 제1 유기막(160) 상에 배치되고, 제2 유기막(170)에 의해 덮일 수 있다. 즉, 스캔 연결 배선(SCL)과 데이터 연결 배선(DCL)은 제2 애노드 연결 전극(ANDE2)과 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다.
스캔 연결 배선(SCL)은 제1 유기막(160)과 제3 층간 절연막(150)을 관통하는 제1 스캔 연결 콘택홀(SCT1)을 통해 제3 서브 스캔 라우팅 배선(SRL3)에 연결될 수 있다. 또한, 스캔 연결 배선(SCL)은 제1 유기막(160)과 제3 층간 절연막(150)을 관통하는 제2 스캔 연결 콘택홀(SCT2)을 통해 제3 서브 스캔 패드 배선(SPL3)에 연결될 수 있다.
데이터 연결 배선(DCL)은 제1 유기막(160), 제3 층간 절연막(150), 제2 게이트 절연막(131), 제2 층간 절연막(142), 및 제1 층간 절연막(141)을 관통하는 제1 데이터 연결 콘택홀(DCT1)을 통해 데이터 라우팅 배선(DRL)에 연결될 수 있다. 또한, 데이터 연결 배선(DCL)은 제1 유기막(160), 제3 층간 절연막(150), 제2 게이트 절연막(131), 제2 층간 절연막(142), 및 제1 층간 절연막(141)을 관통하는 제2 데이터 연결 콘택홀(DCT2)을 통해 데이터 패드 배선(DPL)에 연결될 수 있다.
한편, 스캔 연결 배선(SCL)과 데이터 연결 배선(DCL)은 제3 층간 절연막(150) 상에 배치되고, 제1 유기막(160)에 의해 덮일 수 있다. 이 경우, 스캔 연결 배선(SCL)과 데이터 연결 배선(DCL)은 제1 애노드 연결 전극(ANDE1)과 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다.
또한, 제1 서브 발광 라우팅 배선(ERL1), 제2 서브 발광 라우팅 배선(ERL2), 및 제3 서브 발광 라우팅 배선(ERL3)은 도 12 내지 도 15를 결부하여 설명한 제1 서브 스캔 라우팅 배선(SRL1), 제2 서브 스캔 라우팅 배선(SRL2), 및 제3 서브 스캔 라우팅 배선(SRL3)과 실질적으로 동일하므로, 이들에 대한 설명은 생략한다. 또한, 제1 서브 발광 패드 배선(EPL1)과 제2 서브 발광 패드 배선(EPL2)은 도 12 내지 도 15를 결부하여 설명한 제1 서브 스캔 패드 배선(SPL1)과 제2 서브 스캔 패드 배선(SPL2)과 실질적으로 동일하므로, 이들에 대한 설명은 생략한다. 나아가, 발광 연결 배선(ECL)은 도 12 내지 도 15를 결부하여 설명한 스캔 연결 배선(SCL)과 실질적으로 동일하므로, 이에 대한 설명은 생략한다.
한편, 제1 스캔 제어 배선(CNL1)과 이웃하는 제2 스캔 제어 배선(CNL2) 역시 제1 층간 절연막(141) 상에 배치되고, 제2 층간 절연막(142)에 의해 덮일 수 있다. 제1 스캔 제어 배선(CNL1)들과 제2 스캔 제어 배선(CNL2)들은 교번하여 제1 게이트 절연막(130) 상과 제1 층간 절연막(141) 상에 배치될 수 있다.
또한, 어느 한 데이터 팬 아웃 배선(DFL)의 데이터 라우팅 배선(DRL) 및 데이터 패드 배선(DPL)은 그에 이웃하는 데이터 팬 아웃 배선(DFL)의 데이터 라우팅 배선(DRL) 및 데이터 패드 배선(DPL)과 다른 층에 배치될 수 있다. 예를 들어, 어느 한 데이터 팬 아웃 배선(DFL)의 데이터 라우팅 배선(DRL) 및 데이터 패드 배선(DPL)은 제1 게이트 절연막(130) 상에 배치되는 반면에, 그에 이웃하는 데이터 팬 아웃 배선(DFL)의 데이터 라우팅 배선(DRL) 및 데이터 패드 배선(DPL)은 제1 층간 절연막(141) 상에 배치될 수 있다. 데이터 팬 아웃 배선(DFL)들의 데이터 라우팅 배선(DRL)들 및 데이터 패드 배선(DPL)들은 교번하여 제1 게이트 절연막(130) 상과 제1 층간 절연막(141) 상에 배치될 수 있다.
도 16은 도 5의 B 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다. 도 17은 도 5의 C 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다. 도 18은 도 16의 Ⅰ-Ⅰ’를 따라 절단한 표시 패널의 또 다른 예를 보여주는 단면도이다. 도 19는 도 17의 Ⅳ-Ⅳ’를 따라 절단한 표시 패널의 또 다른 예를 보여주는 단면도이다.
도 16 내지 도 19의 실시예는 제2 서브 스캔 라우팅 배선(SRL2)의 배선 폭(WSR2)이 제1 서브 스캔 라우팅 배선(SRL1)의 배선 폭(WSR1)보다 크고, 제2 서브 발광 라우팅 배선(ERL2)의 배선 폭(WER2)이 제1 서브 발광 라우팅 배선(ERL1)의 배선 폭(WER1)보다 큰 것에서 도 9, 도 10, 도 12, 및 도 15의 실시예와 차이가 있다. 도 16 내지 도 19에서는 도 9, 도 10, 도 12, 및 도 15의 실시예와 차이점 위주로 설명한다.
도 16 내지 도 19를 참조하면, 제2 서브 스캔 라우팅 배선(SRL2)의 배선 폭(WSR2)이 제1 서브 스캔 라우팅 배선(SRL1)의 배선 폭(WSR1)보다 넓을 수 있다. 제1 서브 스캔 라우팅 배선(SRL1)의 배선 폭(WSR1)이 제3 서브 스캔 라우팅 배선(SRL3)의 배선 폭(WSR3)보다 넓을 수 있다. 이 경우, 제2 층간 절연막(142)이 계단 형태의 단차를 갖게 된다.
제조 공정 중에 제3 서브 스캔 라우팅 배선(SRL3)의 잔막이 제2 층간 절연막(142) 상에 남는 경우, 서로 이웃하는 제3 서브 스캔 라우팅 배선(SRL3)들 사이의 거리가 가까울 수 있다. 이로 인해, 서로 이웃하는 제3 서브 스캔 라우팅 배선(SRL3)들이 잔막에 의해 단락될 수 있다.
제2 서브 스캔 라우팅 배선(SRL2)의 배선 폭(WSR2)이 제1 서브 스캔 라우팅 배선(SRL1)의 배선 폭(WSR1)보다 큰 경우, 제2 층간 절연막(142)이 계단 형태의 단차를 갖게 될 수 있다. 이로 인해, 제조 공정 중에 제3 서브 스캔 라우팅 배선(SRL3)의 잔막이 제2 층간 절연막(142) 상에 남더라도, 제2 층간 절연막(142)의 단차에 의해 제3 서브 스캔 라우팅 배선(SRL3)과 잔막이 끊어질 가능성이 높다. 따라서, 서로 이웃하는 제3 서브 스캔 라우팅 배선(SRL3)들이 잔막에 의해 단락되는 것을 방지하거나 줄일 수 있다.
또한, 제2 서브 발광 라우팅 배선(ERL2)의 배선 폭(WER2)이 제1 서브 발광 라우팅 배선(ERL1)의 배선 폭(WER1)보다 넓을 수 있다. 제1 서브 발광 라우팅 배선(ERL1)의 배선 폭(WER1)이 제3 서브 발광 라우팅 배선(ERL3)의 배선 폭(WER3)보다 넓을 수 있다. 이 경우, 제2 층간 절연막(142)이 계단 형태의 단차를 갖게 된다. 그러므로, 제조 공정 중에 제3 서브 발광 라우팅 배선(ERL3)의 잔막이 제2 층간 절연막(142) 상에 남더라도, 제2 층간 절연막(142)의 단차에 의해 제3 서브 발광 라우팅 배선(ERL3)과 잔막이 끊어질 가능성이 높다. 따라서, 서로 이웃하는 제3 서브 발광 라우팅 배선(ERL3)들이 잔막에 의해 단락되는 것을 방지하거나 줄일 수 있다.
나아가, 도 16의 Ⅱ-Ⅱ’를 따라 절단한 표시 패널의 단면은 도 13과 실질적으로 동일하며, 도 16의 Ⅲ-Ⅲ’를 따라 절단한 표시 패널의 단면은 도 14와 실질적으로 동일하므로, 이들에 대한 도시 및 설명은 생략한다.
도 20은 도 5의 B 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다. 도 21은 도 5의 C 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다. 도 22는 도 20의 Ⅰ-Ⅰ’를 따라 절단한 표시 패널의 또 다른 예를 보여주는 단면도이다. 도 23은 도 21의 Ⅳ-Ⅳ’를 따라 절단한 표시 패널의 또 다른 예를 보여주는 단면도이다.
도 20 내지 도 23의 실시예는 스캔 라우팅 배선(SRL)이 4 개의 서브 스캔 라우팅 배선들(SRL1~SRL4)을 포함하고, 발광 라우팅 배선(ERL)이 4 개의 서브 발광 라우팅 배선들(ERL1~ERL4)을 포함하는 것에서 도 9, 도 10, 도 12, 및 도 15의 실시예와 차이가 있다. 도 20 내지 도 23에서는 도 9, 도 10, 도 12, 및 도 15의 실시예와 차이점 위주로 설명한다.
도 20 내지 도 23을 참조하면, 스캔 라우팅 배선(SRL)은 제1 서브 스캔 라우팅 배선(SRL1), 제2 서브 스캔 라우팅 배선(SRL2), 제3 서브 스캔 라우팅 배선(SRL3), 및 제4 서브 스캔 라우팅 배선(SRL4)을 포함할 수 있다.
제1 서브 스캔 라우팅 배선(SRL1), 제2 서브 스캔 라우팅 배선(SRL2), 제3 서브 스캔 라우팅 배선(SRL3), 및 제4 서브 스캔 라우팅 배선(SRL4)은 제3 방향(Z축 방향)에서 서로 중첩할 수 있다. 제1 서브 스캔 라우팅 배선(SRL1), 제2 서브 스캔 라우팅 배선(SRL2), 제3 서브 스캔 라우팅 배선(SRL3), 및 제4 서브 스캔 라우팅 배선(SRL4)은 전기적으로 연결될 수 있다.
제4 서브 스캔 라우팅 배선(SRL4)은 제1 서브 스캔 라우팅 배선(SRL1) 아래에 배치될 수 있다. 제4 서브 스캔 라우팅 배선(SRL4)은 제2 배리어막(BR2) 상에 배치되고, 버퍼막(BF)에 의해 덮일 수 있다. 제4 서브 스캔 라우팅 배선(SRL4)은 버퍼막(BF)을 관통하는 제3 스캔 라우팅 콘택홀(SRT3)을 통해 제1 서브 스캔 라우팅 배선(SRL1)에 연결될 수 있다. 제4 서브 스캔 라우팅 배선(SRL4)의 배선 폭(WSR4)은 제1 서브 스캔 라우팅 배선(SRL1)의 배선 폭(WSR1)보다 넓을 수 있다.
제1 서브 스캔 라우팅 배선(SRL1), 제2 서브 스캔 라우팅 배선(SRL2), 및 제3 서브 스캔 라우팅 배선(SRL3)은 도 9, 도 10, 도 12, 및 도 15를 결부하여 설명한 바와 실질적으로 동일하므로, 이들에 대한 설명은 생략한다.
발광 라우팅 배선(ERL)은 제1 서브 발광 라우팅 배선(ERL1), 제2 서브 발광 라우팅 배선(ERL2), 제3 서브 발광 라우팅 배선(ERL3), 및 제4 서브 발광 라우팅 배선(ERL4)을 포함할 수 있다.
제1 서브 발광 라우팅 배선(ERL1), 제2 서브 발광 라우팅 배선(ERL2), 제3 서브 발광 라우팅 배선(ERL3), 및 제4 서브 발광 라우팅 배선(ERL4)은 제3 방향(Z축 방향)에서 서로 중첩할 수 있다. 제1 서브 발광 라우팅 배선(ERL1), 제2 서브 발광 라우팅 배선(ERL2), 제3 서브 발광 라우팅 배선(ERL3), 및 제4 서브 발광 라우팅 배선(ERL4)은 전기적으로 연결될 수 있다.
제4 서브 발광 라우팅 배선(ERL4)은 제1 서브 발광 라우팅 배선(ERL1) 아래에 배치될 수 있다. 제4 서브 발광 라우팅 배선(ERL4)은 제2 배리어막(BR2) 상에 배치되고, 버퍼막(BF)에 의해 덮일 수 있다. 제4 서브 발광 라우팅 배선(ERL4)은 버퍼막(BF)을 관통하는 제3 발광 라우팅 콘택홀(ERT3)을 통해 제1 서브 발광 라우팅 배선(ERL1)에 연결될 수 있다. 제4 서브 발광 라우팅 배선(ERL4)의 배선 폭(WER4)은 제1 서브 발광 라우팅 배선(ERL1)의 배선 폭(WER1)보다 넓을 수 있다.
제1 서브 발광 라우팅 배선(ERL1), 제2 서브 발광 라우팅 배선(ERL2), 및 제3 서브 발광 라우팅 배선(ERL3)은 도 9, 도 10, 도 12, 및 도 15를 결부하여 설명한 바와 실질적으로 동일하므로, 이들에 대한 설명은 생략한다.
한편, 도 20의 Ⅱ-Ⅱ’를 따라 절단한 표시 패널의 단면은 도 13과 실질적으로 동일하며, 도 20의 Ⅲ-Ⅲ’를 따라 절단한 표시 패널의 단면은 도 14와 실질적으로 동일하므로, 이들에 대한 도시 및 설명은 생략한다.
도 24는 도 5의 B 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다. 도 25는 도 5의 C 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다. 도 26은 도 23의 Ⅰ-Ⅰ’를 따라 절단한 표시 패널의 또 다른 예를 보여주는 단면도이다. 도 27은 도 24의 Ⅳ-Ⅳ’를 따라 절단한 표시 패널의 또 다른 예를 보여주는 단면도이다.
도 24 내지 도 27의 실시예는 스캔 라우팅 배선(SRL)이 5 개의 서브 스캔 라우팅 배선들(SRL1~SRL5)을 포함하고, 발광 라우팅 배선(ERL)이 5 개의 서브 발광 라우팅 배선들(ERL1~ERL5)을 포함하는 것에서 도 9, 도 10, 도 12, 및 도 15의 실시예와 차이가 있다. 도 24 내지 도 27에서는 도 9, 도 10, 도 12, 및 도 15의 실시예와 차이점 위주로 설명한다.
도 24 내지 도 27을 참조하면, 스캔 라우팅 배선(SRL)은 제1 서브 스캔 라우팅 배선(SRL1), 제2 서브 스캔 라우팅 배선(SRL2), 제3 서브 스캔 라우팅 배선(SRL3), 제4 서브 스캔 라우팅 배선(SRL4), 및 제5 서브 스캔 라우팅 배선(SRL5)을 포함할 수 있다.
제1 서브 스캔 라우팅 배선(SRL1), 제2 서브 스캔 라우팅 배선(SRL2), 제3 서브 스캔 라우팅 배선(SRL3), 제4 서브 스캔 라우팅 배선(SRL4), 및 제5 서브 스캔 라우팅 배선(SRL5)은 제3 방향(Z축 방향)에서 서로 중첩할 수 있다. 제1 서브 스캔 라우팅 배선(SRL1), 제2 서브 스캔 라우팅 배선(SRL2), 제3 서브 스캔 라우팅 배선(SRL3), 제4 서브 스캔 라우팅 배선(SRL4), 및 제5 서브 스캔 라우팅 배선(SRL5)은 전기적으로 연결될 수 있다.
제4 서브 스캔 라우팅 배선(SRL4)은 제3 서브 스캔 라우팅 배선(SRL3) 상에 배치될 수 있다. 제4 서브 스캔 라우팅 배선(SRL4)은 제3 층간 절연막(150) 상에 배치되고, 제1 유기막(160)에 의해 덮일 수 있다. 즉, 제4 서브 스캔 라우팅 배선(SRL4)은 제1 애노드 연결 전극(ANDE1)과 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다. 제4 서브 스캔 라우팅 배선(SRL4)은 제3 층간 절연막(150)을 관통하는 제3 스캔 라우팅 콘택홀(SRT3)을 통해 제3 서브 스캔 라우팅 배선(SRL3)에 연결될 수 있다.
제5 서브 스캔 라우팅 배선(SRL5)은 제4 서브 스캔 라우팅 배선(SRL4) 상에 배치될 수 있다. 제5 서브 스캔 라우팅 배선(SRL5)은 제1 유기막(160) 상에 배치되고, 제2 유기막(180)에 의해 덮일 수 있다. 즉, 제5 서브 스캔 라우팅 배선(SRL5)은 제2 애노드 연결 전극(ANDE2)과 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다. 제5 서브 스캔 라우팅 배선(SRL5)은 제1 유기막(160)을 관통하는 제4 스캔 라우팅 콘택홀(SRT4)을 통해 제4 서브 스캔 라우팅 배선(SRL4)에 연결될 수 있다. 이 경우, 제5 서브 스캔 라우팅 배선(SRL5)은 스캔 연결 배선(SCL)과 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다. 그러므로, 제5 서브 스캔 라우팅 배선(SRL5)은 별도의 콘택홀 없이 스캔 연결 배선(SCL)에 연결될 수 있다.
제3 서브 스캔 라우팅 배선(SRL3)의 배선 폭(WSR3)은 제4 서브 스캔 라우팅 배선(SRL4)의 배선 폭(WSR4)보다 넓을 수 있다. 제4 서브 스캔 라우팅 배선(SRL4)의 배선 폭(WSR4)은 제5 서브 스캔 라우팅 배선(SRL5)의 배선 폭(WSR5)보다 넓을 수 있다.
제1 서브 스캔 라우팅 배선(SRL1), 제2 서브 스캔 라우팅 배선(SRL2), 및 제3 서브 스캔 라우팅 배선(SRL3)은 도 9, 도 10, 도 12, 및 도 15를 결부하여 설명한 바와 실질적으로 동일하므로, 이들에 대한 설명은 생략한다.
발광 라우팅 배선(ERL)은 제1 서브 발광 라우팅 배선(ERL1), 제2 서브 발광 라우팅 배선(ERL2), 제3 서브 발광 라우팅 배선(ERL3), 제4 서브 발광 라우팅 배선(ERL4), 및 제5 서브 발광 라우팅 배선(ERL5)을 포함할 수 있다.
제1 서브 발광 라우팅 배선(ERL1), 제2 서브 발광 라우팅 배선(ERL2), 제3 서브 발광 라우팅 배선(ERL3), 제4 서브 발광 라우팅 배선(ERL4), 및 제5 서브 발광 라우팅 배선(ERL5)은 제3 방향(Z축 방향)에서 서로 중첩할 수 있다. 제1 서브 발광 라우팅 배선(ERL1), 제2 서브 발광 라우팅 배선(ERL2), 제3 서브 발광 라우팅 배선(ERL3), 제4 서브 발광 라우팅 배선(ERL4), 및 제5 서브 발광 라우팅 배선(ERL5)은 전기적으로 연결될 수 있다.
제4 서브 발광 라우팅 배선(ERL4)은 제3 서브 발광 라우팅 배선(ERL3) 상에 배치될 수 있다. 제4 서브 발광 라우팅 배선(ERL4)은 제3 층간 절연막(150) 상에 배치되고, 제1 유기막(160)에 의해 덮일 수 있다. 즉, 제4 서브 발광 라우팅 배선(ERL4)은 제1 애노드 연결 전극(ANDE1)과 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다. 제4 서브 발광 라우팅 배선(ERL4)은 제3 층간 절연막(150)을 관통하는 제3 발광 라우팅 콘택홀(ERT3)을 통해 제3 서브 발광 라우팅 배선(ERL3)에 연결될 수 있다.
제5 서브 발광 라우팅 배선(ERL5)은 제4 서브 발광 라우팅 배선(ERL4) 상에 배치될 수 있다. 제5 서브 발광 라우팅 배선(ERL5)은 제1 유기막(160) 상에 배치되고, 제2 유기막(180)에 의해 덮일 수 있다. 즉, 제5 서브 발광 라우팅 배선(ERL5)은 제2 애노드 연결 전극(ANDE2)과 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다. 제5 서브 발광 라우팅 배선(ERL5)은 제1 유기막(160)을 관통하는 제4 발광 라우팅 콘택홀(ERT4)을 통해 제4 서브 발광 라우팅 배선(ERL4)에 연결될 수 있다. 이 경우, 제5 서브 발광 라우팅 배선(ERL5)은 발광 연결 배선(ECL)과 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다. 그러므로, 제5 서브 발광 라우팅 배선(ERL5)은 별도의 콘택홀 없이 발광 연결 배선(ECL)에 연결될 수 있다.
제3 서브 발광 라우팅 배선(ERL3)의 배선 폭(WER3)은 제4 서브 발광 라우팅 배선(ERL4)의 배선 폭(WER4)보다 넓을 수 있다. 제4 서브 발광 라우팅 배선(ERL4)의 배선 폭(WER4)은 제5 서브 발광 라우팅 배선(ERL5)의 배선 폭(WER5)보다 넓을 수 있다.
제1 서브 발광 라우팅 배선(ERL1), 제2 서브 발광 라우팅 배선(ERL2), 및 제3 서브 발광 라우팅 배선(ERL3)은 도 9, 도 10, 도 12, 및 도 15를 결부하여 설명한 바와 실질적으로 동일하므로, 이들에 대한 설명은 생략한다.
한편, 제1 서브 스캔 라우팅 배선(SRL1), 제2 서브 스캔 라우팅 배선(SRL2), 제3 서브 스캔 라우팅 배선(SRL3), 제4 서브 스캔 라우팅 배선(SRL4), 및 제5 서브 스캔 라우팅 배선(SRL5)의 배치 위치와 제1 서브 발광 라우팅 배선(ERL1), 제2 서브 발광 라우팅 배선(ERL2), 제3 서브 발광 라우팅 배선(ERL3), 제4 서브 발광 라우팅 배선(ERL4), 및 제5 서브 발광 라우팅 배선(ERL5)의 배치 위치는 도 24 내지 도 27에 도시된 바에 한정되지 않는다. 제1 서브 스캔 라우팅 배선(SRL1)과 제1 서브 발광 라우팅 배선(ERL1)은 제2 배리어막(BR2) 상에 배치되고, 제2 서브 스캔 라우팅 배선(SRL2)과 제2 서브 발광 라우팅 배선(ERL2)은 제1 게이트 절연막(130) 상에 배치되며, 제3 서브 스캔 라우팅 배선(SRL3)과 제3 서브 발광 라우팅 배선(ERL3)은 제1 층간 절연막(141) 상에 배치될 수 있다. 제4 서브 스캔 라우팅 배선(SRL4)과 제4 서브 발광 라우팅 배선(ERL4)은 제2 게이트 절연막(131) 상에 배치되고, 제5 서브 스캔 라우팅 배선(SRL5)과 제5 서브 발광 라우팅 배선(ERL5)은 제3 층간 절연막(150) 상에 배치될 수 있다. 이 경우, 스캔 연결 배선(SCL)은 별도의 콘택홀을 통해 제5 서브 스캔 라우팅 배선(SRL5)에 연결될 수 있다. 또한, 발광 연결 배선(ECL)은 별도의 콘택홀을 통해 제5 서브 발광 라우팅 배선(ERL5)에 연결될 수 있다.
또한, 도 24의 Ⅱ-Ⅱ’를 따라 절단한 표시 패널의 단면은 도 13과 실질적으로 동일하며, 도 24의 Ⅲ-Ⅲ’를 따라 절단한 표시 패널의 단면은 도 14와 실질적으로 동일하므로, 이들에 대한 도시 및 설명은 생략한다.
도 28은 도 5의 B 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다. 도 29는 도 5의 C 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다. 도 30은 도 28의 Ⅴ-Ⅴ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다. 도 31은 도 29의 Ⅵ-Ⅵ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 28 내지 도 31의 실시예는 기수 스캔 라우팅 배선(OSRL)은 단일층으로 형성되고, 우수 스캔 라우팅 배선(ESRL)은 복수의 층들에 배치되는 복수의 서브 스캔 라우팅 배선들(SRL1~SRL3)을 포함하며, 기수 발광 라우팅 배선(OERL)은 단일층으로 형성되고, 우수 발광 라우팅 배선(EERL)은 복수의 층들에 배치되는 복수의 서브 발광 라우팅 배선들(ERL1~ERL3)을 포함하는 것에서 도 9, 도 10, 도 12, 및 도 15의 실시예와 차이가 있다. 도 28 내지 도 31에서는 도 9, 도 10, 도 12, 및 도 15의 실시예와 차이점 위주로 설명한다.
도 28 내지 도 31을 참조하면, 기수 스캔 라우팅 배선(OSRL)은 제1 게이트 절연막(130) 상에 배치될 수 있다. 즉, 기수 스캔 라우팅 배선(OSRL)은 제1 박막 트랜지스터(TFT1)의 제1 게이트 전극(G1)과 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다. 이 경우, 스캔 연결 배선(SCL)은 제1 유기막(160), 제3 층간 절연막(150), 제2 게이트 절연막(131), 제2 층간 절연막(142), 및 제1 층간 절연막(141)을 관통하는 제3 스캔 연결 콘택홀(SCT3)을 통해 기수 스캔 라우팅 배선(OSRL)에 연결될 수 있다. 또한, 기수 스캔 라우팅 배선(OSRL)은 제1 스캔 제어 배선(SCNL1)과 동일한 층에 배치되고 동일한 물질로 형성되므로, 별도의 콘택홀 없이 제1 스캔 제어 배선(SCNL1)에 연결될 수 있다.
또는, 기수 스캔 라우팅 배선(OSRL)은 제1 층간 절연막(141) 상에 배치될 수도 있다. 즉, 기수 스캔 라우팅 배선(OSRL)은 제2 커패시터 전극(CAE2)과 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다. 이 경우, 스캔 연결 배선(SCL)은 제1 유기막(160), 제3 층간 절연막(150), 제2 게이트 절연막(131), 및 제2 층간 절연막(142)을 관통하는 제3 스캔 연결 콘택홀(SCT3)을 통해 기수 스캔 라우팅 배선(OSRL)에 연결될 수 있다. 또한, 기수 스캔 라우팅 배선(OSRL)과 제1 스캔 제어 배선(SCNL1)은 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다. 그러므로, 기수 스캔 라우팅 배선(OSRL)은 별도의 콘택홀 없이 제1 스캔 제어 배선(SCNL1)에 연결될 수 있다.
우수 스캔 라우팅 배선(ESRL)은 도 9, 도 10, 도 12, 및 도 15를 결부하여 설명한 스캔 라우팅 배선(SRL)과 실질적으로 동일하므로, 이에 대한 설명은 생략한다.
기수 발광 라우팅 배선(OERL)은 제1 게이트 절연막(130) 상에 배치될 수 있다. 즉, 기수 발광 라우팅 배선(OERL)은 제1 박막 트랜지스터(TFT1)의 제1 게이트 전극(G1)과 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다. 이 경우, 발광 연결 배선(ECL)은 제1 유기막(160), 제3 층간 절연막(150), 제2 게이트 절연막(131), 제2 층간 절연막(142), 및 제1 층간 절연막(141)을 관통하는 제3 스캔 연결 콘택홀(SCT3)을 통해 기수 발광 라우팅 배선(OERL)에 연결될 수 있다. 또한, 기수 발광 라우팅 배선(OERL)은 제1 발광 제어 배선(ECNL1)과 동일한 층에 배치되고 동일한 물질로 형성되므로, 별도의 콘택홀 없이 제1 발광 제어 배선(ECNL1)에 연결될 수 있다.
또는, 기수 발광 라우팅 배선(OERL)은 제1 층간 절연막(141) 상에 배치될 수도 있다. 즉, 기수 발광 라우팅 배선(OERL)은 제2 커패시터 전극(CAE2)과 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다. 이 경우, 발광 연결 배선(ECL)은 제1 유기막(160), 제3 층간 절연막(150), 제2 게이트 절연막(131), 및 제2 층간 절연막(142)을 관통하는 제3 스캔 연결 콘택홀(SCT3)을 통해 기수 발광 라우팅 배선(OERL)에 연결될 수 있다. 또한, 기수 발광 라우팅 배선(OERL)은 제1 발광 제어 배선(ECNL1)과 동일한 층에 배치되고, 동일한 물질로 형성된다. 그러므로, 기수 발광 라우팅 배선(OERL)은 별도의 콘택홀 없이 제1 발광 제어 배선(ECNL1)에 연결될 수 있다.
우수 발광 라우팅 배선(EERL)은 도 9, 도 10, 도 12, 및 도 15를 결부하여 설명한 발광 라우팅 배선(ERL)과 실질적으로 동일하므로, 이에 대한 설명은 생략한다.
제조 공정 중에 제3 서브 스캔 라우팅 배선(SRL3)의 잔막이 제2 층간 절연막(142) 상에 남는 경우, 서로 이웃하는 제3 서브 스캔 라우팅 배선(SRL3)들 사이의 거리가 가까울 수 있다. 그러므로, 서로 이웃하는 제3 서브 스캔 라우팅 배선(SRL3)들이 잔막에 의해 단락될 수 있다.
도 28 내지 도 31과 같이, 기수 스캔 라우팅 배선(OSRL)은 단일층으로 형성되고, 우수 스캔 라우팅 배선(ESRL)은 복수의 층들에 배치되는 복수의 서브 스캔 라우팅 배선들(SRL1~SRL3)을 포함하는 경우, 서로 이웃하는 제3 서브 스캔 라우팅 배선(SRL3)들 사이의 거리가 멀어질 수 있으므로, 서로 이웃하는 제3 서브 스캔 라우팅 배선(SRL3)들이 잔막에 의해 단락되는 것을 방지할 수 있다.
또한, 도 28의 Ⅱ-Ⅱ’를 따라 절단한 표시 패널의 단면은 도 13과 실질적으로 동일하며, 도 28의 Ⅲ-Ⅲ’를 따라 절단한 표시 패널의 단면은 도 14와 실질적으로 동일하므로, 이들에 대한 도시 및 설명은 생략한다.
도 32는 도 5의 B 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다. 도 33은 도 5의 C 영역의 또 다른 예를 상세히 보여주는 레이아웃 도이다. 도 34는 도 32의 Ⅴ-Ⅴ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 32 내지 도 34의 실시예는 데이터 라우팅 배선(DRL)이 복수의 층들에 배치되는 복수의 서브 데이터 라우팅 배선들(DRL1~DRL3)을 포함하는 것에서 도 9, 도 10, 및 도 14의 실시예와 차이가 있다. 도 32 내지 도 34에서는 도 9, 도 10, 및 도 14의 실시예와 차이점 위주로 설명한다.
도 32 내지 도 34를 참조하면, 데이터 라우팅 배선(DRL)들 각각은 제1 서브 데이터 라우팅 배선(DRL1), 제2 서브 데이터 라우팅 배선(DRL2), 및 제3 서브 데이터 라우팅 배선(DRL3)을 포함할 수 있다. 제1 서브 데이터 라우팅 배선(DRL1)은 제1 게이트 절연막(130) 상에 배치되고, 제2 서브 데이터 라우팅 배선(DRL2)은 제1 층간 절연막(141) 상에 배치되며, 제3 서브 데이터 라우팅 배선(DRL3)은 제2 게이트 절연막(131) 상에 배치될 수 있다.
제2 서브 데이터 라우팅 배선(DRL2)은 제1 층간 절연막(141)을 관통하는 제1 데이터 라우팅 콘택홀(DRT1)을 통해 제1 서브 데이터 라우팅 배선(DRL1)에 연결될 수 있다. 제3 서브 데이터 라우팅 배선(DRL3)은 제2 게이트 절연막(131)과 제2 층간 절연막(142)을 관통하는 제2 데이터 라우팅 콘택홀(DRT2)을 통해 제2 서브 데이터 라우팅 배선(DRL2)에 연결될 수 있다. 데이터 연결 배선(DCL)은 제1 데이터 연결 콘택홀(DCT1)을 통해 제3 서브 데이터 라우팅 배선(DRL3)에 연결될 수 있다.
이 외에, 제1 데이터 라우팅 배선(DRL1), 제2 서브 데이터 라우팅 배선(DRL2), 및 제3 서브 데이터 라우팅 배선(DRL3)은 도 9, 도 10, 도 12를 결부하여 설명한 제1 서브 스캔 라우팅 배선(SRL1), 제2 서브 스캔 라우팅 배선(SRL2), 및 제3 서브 스캔 라우팅 배선(SRL3)과 실질적으로 동일하므로, 이들에 대한 설명은 생략한다.
도 32 내지 도 34와 같이, 비표시 영역(NDA)과 제1 영역(A1)에서 데이터 팬 아웃 배선(DFL)의 데이터 라우팅 배선(DRL)은 제3 방향(Z축 방향)에서 중첩하는 복수의 서브 데이터 라우팅 배선들(DRL1~DRL3)을 포함할 수 있다. 이로 인해, 데이터 라우팅 배선(DRL)의 복수의 서브 데이터 라우팅 배선들(DRL1~DRL3)의 배선 폭을 줄이더라도, 데이터 라우팅 배선(DRL)의 배선 저항이 줄어드는 것을 방지할 수 있다. 따라서, 스캔 라우팅 배선(SRL)들과 발광 라우팅 배선(ERL)들 뿐만 아니라, 데이터 라우팅 배선(DRL)들 각각의 배선 폭을 줄임으로써, 표시 패널(100)의 제1 변(SS1)에 인접한 비표시 영역(NDA)의 폭(NDAW)을 줄일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 표시 패널
200: 표시 구동 회로 300: 회로 보드
210: 제1 범프 600: 도전성 접착 부재
SUB1: 기판 SP: 서브 화소
DL: 데이터 배선 FL: 팬 아웃 배선
FL1: 제1 팬 아웃 배선 FL2: 제2 팬 아웃 배선
ACT1: 제1 액티브층 G1: 제1 게이트 전극
TFT1: 제1 박막 트랜지스터 ACT2: 제2 액티브층
G2: 제2 게이트 전극 TFT2: 제2 박막 트랜지스터
L11, L21: 제1 금속층 L21, L22: 제2 금속층
FL3: 제3 팬 아웃 배선 DPL1: 제1 구동 패드 배선
DPL2: 제2 구동 패드 배선

Claims (21)

  1. 기판;
    상기 기판 상에 배치되는 화소들을 포함하는 표시 영역;
    상기 표시 영역의 일 측에 배치되는 제1 영역;
    상기 기판 상에 배치되는 패드들을 포함하는 제2 영역;
    상기 제1 영역과 상기 제2 영역 사이에 배치되는 벤딩 영역; 및
    상기 제1 영역, 상기 벤딩 영역, 및 상기 제2 영역에 배치되는 팬 아웃 배선을 구비하고,
    상기 팬 아웃 배선은,
    상기 제1 영역에 배치되며, 서로 전기적으로 연결되는 복수의 서브 라우팅 배선들; 및
    상기 제2 영역에 배치되며, 서로 전기적으로 연결되는 복수의 서브 패드 배선들을 포함하며,
    상기 복수의 서브 라우팅 배선들의 개수는 상기 복수의 서브 패드 배선들의 개수보다 많은 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 서브 라우팅 배선들은 상기 기판의 두께 방향에서 서로 중첩하는 표시 장치.
  3. 제1 항에 있어서,
    상기 복수의 서브 패드 배선들은 상기 기판의 두께 방향에서 서로 중첩하는 표시 장치.
  4. 제1 항에 있어서,
    상기 팬 아웃 배선은 상기 벤딩 영역에 배치되는 연결 배선을 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 복수의 서브 라우팅 배선들은,
    상기 기판 상에 배치되는 제1 서브 라우팅 배선;
    상기 제1 서브 라우팅 배선 상에 배치되는 제2 서브 라우팅 배선; 및
    상기 제2 서브 라우팅 배선 상에 배치되는 제3 서브 라우팅 배선을 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 서브 라우팅 배선의 폭은 상기 제2 서브 라우팅 배선의 폭보다 넓고, 상기 제2 서브 라우팅 배선의 폭은 상기 제3 서브 라우팅 배선의 폭보다 넓은 표시 장치.
  7. 제5 항에 있어서,
    상기 제2 서브 라우팅 배선의 폭은 상기 제1 서브 라우팅 배선의 폭 및 상기 제3 서브 라우팅 배선의 폭보다 넓은 표시 장치.
  8. 제5 항에 있어서,
    상기 복수의 패드 배선들은,
    상기 기판 상에 배치되는 제1 서브 패드 배선; 및
    상기 제1 서브 패드 배선 상에 배치되는 제2 서브 패드 배선을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 화소들 각각은,
    상기 기판 상에 배치되며, 실리콘 반도체를 포함하는 제1 액티브층, 및 상기 제1 액티브층 상에 배치되는 제1 게이트 전극을 포함하는 제1 트랜지스터; 및
    상기 기판 상에 배치되며, 산화물 반도체를 포함하는 제2 액티브층, 및 상기 제2 액티브층 상에 배치되는 제2 게이트 전극을 포함하는 제2 트랜지스터를 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 액티브층 상에 배치되는 제1 절연막을 더 구비하고,
    상기 제1 게이트 전극, 상기 제1 서브 라우팅 배선, 및 상기 제1 서브 패드 배선은 상기 제1 절연막 상에 배치되고, 동일한 물질로 이루어진 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 게이트 전극 상에 배치되는 제2 절연막; 및
    상기 제2 절연막 상에 배치되는 제3 절연막을 더 구비하고,
    상기 제2 서브 라우팅 배선과 상기 제2 서브 패드 배선은 상기 제2 절연막 상에 배치되고, 동일한 물질로 이루어지며,
    상기 제2 액티브층은 상기 제3 절연막 상에 배치되는 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 액티브층 상에 배치되는 제4 절연막을 더 구비하고,
    상기 제2 게이트 전극과 상기 제3 서브 라우팅 배선은 상기 제4 절연막 상에 배치되는 표시 장치.
  13. 제12 항에 있어서,
    상기 제2 게이트 전극과 상기 제3 서브 라우팅 배선 상에 배치되는 제5 절연막을 더 구비하고,
    상기 연결 배선은 상기 제5 절연막 상에 배치되는 표시 장치.
  14. 제13 항에 있어서,
    상기 제2 서브 라우팅 배선은 상기 제2 절연막을 관통하는 제1 팬 아웃 콘택홀을 통해 상기 제1 서브 라우팅 배선에 연결되고,
    상기 제3 서브 라우팅 배선은 상기 제3 절연막을 관통하는 제2 팬 아웃 콘택홀을 통해 상기 제2 서브 라우팅 배선에 연결되는 표시 장치.
  15. 제13 항에 있어서,
    상기 제2 서브 패드 배선은 상기 제2 절연막을 관통하는 패드 콘택홀을 통해 상기 제1 서브 패드 배선에 연결되는 표시 장치.
  16. 제13 항에 있어서,
    상기 연결 배선은 상기 제4 절연막을 관통하는 제1 연결 콘택홀을 통해 상기 제3 서브 라우팅 배선에 연결되는 표시 장치.
  17. 제1 항에 있어서,
    상기 표시 영역에 이웃하는 비표시 영역에 배치되며, 상기 팬 아웃 배선에 연결되며, 상기 팬 아웃 배선의 타이밍 신호에 따라 스캔 신호들을 생성하여 상기 표시 영역의 스캔 배선들에 출력하는 스캔 구동부를 더 구비하는 표시 장치.
  18. 제1 방향으로 연장되는 제1 변, 제2 방향으로 연장되는 제2 변, 및 상기 제1 변과 상기 제2 변이 만나는 제1 코너부를 포함하는 기판;
    상기 기판 상에 배치되는 화소들, 스캔 배선들, 및 데이터 배선들을 포함하는 표시 영역;
    상기 표시 영역에 이웃하여 배치되는 비표시 영역;
    상기 비표시 영역에서 상기 제1 변에 인접하게 배치되며, 상기 스캔 배선들에 스캔 신호들을 출력하는 스캔 구동부; 및
    상기 비표시 영역에서, 상기 제1 코너부에 인접하게 배치되며, 상기 스캔 구동부에 연결되는 팬 아웃 배선을 구비하고,
    상기 팬 아웃 배선은 복수의 서브 라우팅 배선들을 포함하며,
    상기 복수의 서브 라우팅 배선들은 상기 기판의 두께 방향에서 서로 중첩하고,
    상기 복수의 서브 라우팅 배선들의 폭들은 서로 다른 표시 장치.
  19. 제18 항에 있어서,
    상기 복수의 서브 라우팅 배선들은,
    상기 기판 상에 배치되는 제1 서브 라우팅 배선;
    상기 제1 서브 라우팅 배선 상에 배치되는 제2 서브 라우팅 배선; 및
    상기 제2 서브 라우팅 배선 상에 배치되는 제3 서브 라우팅 배선을 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 서브 라우팅 배선의 폭은 상기 제2 서브 라우팅 배선의 폭보다 넓고, 상기 제2 서브 라우팅 배선의 폭은 상기 제3 서브 라우팅 배선의 폭보다 넓은 표시 장치.
  21. 제19 항에 있어서,
    상기 제2 서브 라우팅 배선의 폭은 상기 제1 서브 라우팅 배선의 폭 및 상기 제3 서브 라우팅 배선의 폭보다 넓은 표시 장치.
KR1020200063651A 2020-05-27 2020-05-27 표시 장치 KR20210147142A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200063651A KR20210147142A (ko) 2020-05-27 2020-05-27 표시 장치
US17/161,876 US11605699B2 (en) 2020-05-27 2021-01-29 Display device
CN202110563607.0A CN113745284A (zh) 2020-05-27 2021-05-24 显示装置
US18/120,914 US11950473B2 (en) 2020-05-27 2023-03-13 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200063651A KR20210147142A (ko) 2020-05-27 2020-05-27 표시 장치

Publications (1)

Publication Number Publication Date
KR20210147142A true KR20210147142A (ko) 2021-12-07

Family

ID=78705606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200063651A KR20210147142A (ko) 2020-05-27 2020-05-27 표시 장치

Country Status (3)

Country Link
US (2) US11605699B2 (ko)
KR (1) KR20210147142A (ko)
CN (1) CN113745284A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210130310A (ko) * 2020-04-21 2021-11-01 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일드 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180031898A (ko) 2016-09-20 2018-03-29 삼성디스플레이 주식회사 공통 전압 배선을 포함하는 표시 장치
KR102449218B1 (ko) 2017-09-19 2022-09-30 삼성디스플레이 주식회사 디스플레이 장치
KR102550689B1 (ko) 2018-08-23 2023-07-04 삼성디스플레이 주식회사 플렉시블 디스플레이 장치 및 그 제조방법
KR102599507B1 (ko) 2018-09-17 2023-11-09 삼성디스플레이 주식회사 디스플레이 장치
KR20210003972A (ko) * 2019-07-02 2021-01-13 삼성디스플레이 주식회사 터치 감지 유닛과 그를 포함하는 표시 장치
KR20210062772A (ko) 2019-11-21 2021-06-01 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20210376040A1 (en) 2021-12-02
CN113745284A (zh) 2021-12-03
US11950473B2 (en) 2024-04-02
US11605699B2 (en) 2023-03-14
US20230217755A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US20210056884A1 (en) Display Device
US11227875B2 (en) Display device
US11950473B2 (en) Display device
US20230386412A1 (en) Display device
US11502151B2 (en) Display device
US20210399077A1 (en) Display device
KR20220000446A (ko) 표시 장치
KR20210129765A (ko) 표시 장치
US11910672B2 (en) Display device including a touch line connected to touch electrodes that overlaps a power supply line
US20230397462A1 (en) Display device
CN218456645U (zh) 显示装置
US20230117174A1 (en) Display device
US20230247870A1 (en) Display device
CN220342752U (zh) 显示装置
EP3961713A1 (en) Display device and method for providing the same
KR20210127283A (ko) 표시 장치
KR20230168257A (ko) 표시 장치
KR20220068302A (ko) 표시 장치
KR20230000487A (ko) 표시 장치
KR20220149879A (ko) 표시 장치
CN114664893A (zh) 透明显示装置

Legal Events

Date Code Title Description
A201 Request for examination