CN217240671U - 一种用于自调零积分器的全差分共模反馈运放电路 - Google Patents

一种用于自调零积分器的全差分共模反馈运放电路 Download PDF

Info

Publication number
CN217240671U
CN217240671U CN202220834260.9U CN202220834260U CN217240671U CN 217240671 U CN217240671 U CN 217240671U CN 202220834260 U CN202220834260 U CN 202220834260U CN 217240671 U CN217240671 U CN 217240671U
Authority
CN
China
Prior art keywords
mos transistor
operational amplifier
common
mode feedback
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220834260.9U
Other languages
English (en)
Inventor
牛森彪
黄伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongke Microelectronic Industrial Technology Research Institute Co ltd
Original Assignee
Wuxi Zhongke Microelectronic Industrial Technology Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhongke Microelectronic Industrial Technology Research Institute Co ltd filed Critical Wuxi Zhongke Microelectronic Industrial Technology Research Institute Co ltd
Priority to CN202220834260.9U priority Critical patent/CN217240671U/zh
Application granted granted Critical
Publication of CN217240671U publication Critical patent/CN217240671U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本实用新型涉及集成电路技术领域,具体公开了一种用于自调零积分器的全差分共模反馈运放电路,包括折叠共源共栅结构的全差分运放和共模反馈电路;所述折叠共源共栅结构的全差分运放,用于检测全差分运放的输出共模电压,并将所述输出共模电压提供给所述共模反馈电路;所述共模反馈电路,用于根据全差分运放提供的输出共模电压调整共模反馈电压,从而调整镜像到全差分运放中的电流,以稳定全差分运放的输出共模电压。本实用新型提供的用于自调零积分器的全差分共模反馈运放电路,能够以简单的结构实现共模反馈的效果,同时拥有更少的电路开销以及较低的功耗。

Description

一种用于自调零积分器的全差分共模反馈运放电路
技术领域
本实用新型涉及集成电路技术领域,更具体地,涉及一种用于自调零积分器的全差分共模反馈运放电路。
背景技术
积分器是模数转换系统中最为关键的电路单元,其性能将直接影响模数转换的精度和速度,而在积分器中,运放的失调电压将在积分器输出中引入误差,因此会降低模数转换的精确度。自调零技术是一种常用的消除运放失调电压的技术,其基本原理为先采样失调,然后再将其从输入信号中减去,应用此技术构成的自调零积分器如图1所示。其将在两相非重叠时钟CK1、CK2的控制下,交替进行采样和积分的过程,在采样相位,运放将会工作在单位增益负反馈模式下,采用输入信号,在积分相位,积分电容将处于运放的反馈路径下,从而完成电荷的转移。
由于全差分结构具有很好的共模抑制效果,而且具有双倍的信号摆幅以及较高的线性度,所以自调零积分器运放通常采用全差分结构,而全差分结构的运放需要共模反馈电路来稳定运放的共模输出电压。传统的共模反馈电路主要包括开关电容共模反馈与连续时间共模反馈电路,它们在应用于自调零积分器运放时,均存在电路规模较大,功耗较高的缺点。
发明内容
为了解决现有技术中存在的不足,本实用新型提供了一种用于自调零积分器的全差分共模反馈运放电路,能够以简单的结构实现共模反馈的效果,同时拥有更少的电路开销以及较低的功耗。
作为本实用新型的第一个方面,提供一种用于自调零积分器的全差分共模反馈运放电路,包括折叠共源共栅结构的全差分运放和共模反馈电路;
所述折叠共源共栅结构的全差分运放,用于检测全差分运放的输出共模电压,并将所述输出共模电压提供给所述共模反馈电路;
所述共模反馈电路,用于根据全差分运放提供的输出共模电压调整共模反馈电压,从而调整镜像到全差分运放中的电流,以稳定全差分运放的输出共模电压。
进一步地,所述折叠共源共栅结构的全差分运放包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10以及第十一MOS管M11,所述共模反馈电路包括第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第一电容C1、第二电容C2、第一开关S1以及第二开关S2;
所述第一MOS管M1的源极、所述第二MOS管M2的源极、所述第三MOS管M3的漏极以及所述第一开关S1的一端均连接共模检测电平Vsense,所述第一MOS管M1的栅极接第一输入电压Vip,所述第一MOS管M1的漏极分别连接所述第四MOS管M4的漏极和所述第六MOS管M6的源极;
所述第二MOS管M2的栅极连接第二输入电压Vin,漏极分别连接所述第五MOS管M5的漏极和所述第七MOS管M7的源极;
所述第三MOS管M3的栅极、所述第十MOS管M10的栅极、所述第十一MOS管M11的栅极和所述第十二MOS管M12的栅极均接到第一偏置电压Vb1,所述第三MOS管M3的源极、所述第十MOS管M10的源极、所述第十一MOS管M11的源极和所述第十二MOS管M12的源极均接地;
所述第四MOS管M4的栅极、所述第五MOS管M5的栅极和所述第二开关S2的一端均接到所述共模反馈电压Vcmfb,所述第四MOS管M4的源极、所述第五MOS管M5的源极以及第十四MOS管M14的源极均连接电源电压VDD;
所述第六MOS管M6的栅极与所述第七MOS管M7的栅极均接到第三偏置电压Vb3,所述第六MOS管M6的漏极与所述第八MOS管M8的漏极均接到第一运放输出端Von;
所述第七MOS管M7的漏极与所述第九MOS管M9的漏极均接到第二运放输出端Vop;
所述第八MOS管M8的栅极与所述第九MOS管M9的栅极均接到第二偏置电压Vb2,所述第八MOS管M8的源极接所述第十MOS管M10的漏极;
所述第九MOS管M9的源极连接所述第十一MOS管M11的漏极;
所述第十二MOS管M12的漏极分别连接所述第一开关S1的另一端和所述第十三MOS管M13的源极;
所述第十三MOS管M13的栅极连接所述输出共模电压Vcom;
所述第十四MOS管M14的漏极分别连接所述第十四MOS管M14的栅极、所述第二开关S2的另一端和所述第十三MOS管M13的漏极;
所述第一电容C1的一端连接所述共模反馈电压Vcmfb,所述第一电容C1的另一端连接所述第二运放输出端Vop;
所述第二电容C2的一端连接所述共模反馈电压Vcmfb,所述第二电容C2的另一端连接所述第一运放输出端Von。
进一步地,所述第一MOS管M1、第二MOS管M2、第三MOS管M3、第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12以及第十三MOS管M13均为NMOS管。
进一步地,所述第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7以及第十四MOS管M14均为PMOS管。
进一步地,所述第一电容C1和第二电容C2用于稳定所述共模反馈电路,使得全差分运放在开关切换时,迅速稳定所述输出共模电压。
本实用新型提供的用于自调零积分器的全差分共模反馈运放电路具有以下优点:只需要单路的偏置电流源外加两个用于稳定共模反馈电路的电容,因此结构非常简单,同时电路开销更少,功耗更低。
附图说明
附图是用来提供对本实用新型的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本实用新型,但并不构成对本实用新型的限制。
图1为自调零积分器的电路示意图。
图2为本实用新型提供的用于自调零积分器的全差分共模反馈运放电路的结构示意图。
具体实施方式
为更进一步阐述本实用新型为达成预定实用新型目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本实用新型提出的用于自调零积分器的全差分共模反馈运放电路其具体实施方式、结构、特征及其功效,详细说明如后。显然,所描述的实施例为本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型的保护范围。
需要说明的是,本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本实用新型的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包括,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实用新型的解释中,需要说明的是,术语“安装”、“相连”、“连接”应做广义理解,除非是特殊标明。例如,连接可以是固定连接,也可以是通过特殊的接口连接,也可以是中间媒介间接相连。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
在本实施例中提供了一种用于自调零积分器的全差分共模反馈运放电路,如图2所示,所述用于自调零积分器的全差分共模反馈运放电路包括折叠共源共栅结构的全差分运放I1和共模反馈电路I2;
所述折叠共源共栅结构的全差分运放I1,用于检测全差分运放I1的输出共模电压,并将所述输出共模电压提供给所述共模反馈电路I2;
所述共模反馈电路I2,用于根据全差分运放I1提供的输出共模电压调整共模反馈电压,从而调整镜像到全差分运放I1中的电流,以稳定全差分运放I1的输出共模电压。
优选地,所述折叠共源共栅结构的全差分运放I1包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10以及第十一MOS管M11,所述共模反馈电路I2包括第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第一电容C1、第二电容C2、第一开关S1以及第二开关S2;
所述第一MOS管M1的源极、所述第二MOS管M2的源极、所述第三MOS管M3的漏极以及所述第一开关S1的一端均连接共模检测电平Vsense,所述第一MOS管M1的栅极接第一输入电压Vip,所述第一MOS管M1的漏极分别连接所述第四MOS管M4的漏极和所述第六MOS管M6的源极;
所述第二MOS管M2的栅极连接第二输入电压Vin,漏极分别连接所述第五MOS管M5的漏极和所述第七MOS管M7的源极;
所述第三MOS管M3的栅极、所述第十MOS管M10的栅极、所述第十一MOS管M11的栅极和所述第十二MOS管M12的栅极均接到第一偏置电压Vb1,所述第三MOS管M3的源极、所述第十MOS管M10的源极、所述第十一MOS管M11的源极和所述第十二MOS管M12的源极均接地;
所述第四MOS管M4的栅极、所述第五MOS管M5的栅极和所述第二开关S2的一端均接到所述共模反馈电压Vcmfb,所述第四MOS管M4的源极、所述第五MOS管M5的源极以及第十四MOS管M14的源极均连接电源电压VDD;
所述第六MOS管M6的栅极与所述第七MOS管M7的栅极均接到第三偏置电压Vb3,所述第六MOS管M6的漏极与所述第八MOS管M8的漏极均接到第一运放输出端Von;
所述第七MOS管M7的漏极与所述第九MOS管M9的漏极均接到第二运放输出端Vop;
所述第八MOS管M8的栅极与所述第九MOS管M9的栅极均接到第二偏置电压Vb2,所述第八MOS管M8的源极接所述第十MOS管M10的漏极;
所述第九MOS管M9的源极连接所述第十一MOS管M11的漏极;
所述第十二MOS管M12的漏极分别连接所述第一开关S1的另一端和所述第十三MOS管M13的源极;
所述第十三MOS管M13的栅极连接所述输出共模电压Vcom;
所述第十四MOS管M14的漏极分别连接所述第十四MOS管M14的栅极、所述第二开关S2的另一端和所述第十三MOS管M13的漏极;
所述第一电容C1的一端连接所述共模反馈电压Vcmfb,所述第一电容C1的另一端连接所述第二运放输出端Vop;
所述第二电容C2的一端连接所述共模反馈电压Vcmfb,所述第二电容C2的另一端连接所述第一运放输出端Von。
优选地,所述第一MOS管M1、第二MOS管M2、第三MOS管M3、第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12以及第十三MOS管M13均为NMOS管。
优选地,所述第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7以及第十四MOS管M14均为PMOS管。
本实用新型提供的用于自调零积分器的全差分共模反馈运放电路的工作原理如下:
该电路包括一个折叠共源共栅结构的全差分运放I1和一个共模反馈电路I2。其中,在共模反馈电路I2中,Vcom是设定的输出共模电压值,在全差分运放I1中,Vb1为运放电流源的偏置电压,Vb2、Vb3为运放共栅管的偏置电压,Vip、Vin为运放的差分输入电压,Vop、Von为运放的差分输出电压,因此运放的实际输出共模电压VCOM,OUT为:
Figure BDA0003592006360000051
自调零积分器在采样相位时,开关S1、S2关闭,折叠共源共栅结构的全差分运放I1与共模反馈电路I2相连,同时运放I1处于单位增益负反馈模式,其差分输入和差分输出相同。由于运放I1的尾电流源M3的电流值恒定,因此M1、M2的栅源电压将保持恒定,M1、M2的共源节点Vsense将随着实际输出共模电压VCOM,OUT的变化而变化,所以共模检测电平Vsense将检测运放I1的实际输出共模电压VCOM,OUT。若运放I1的实际输出共模电压VCOM,OUT上升,共源节点Vsense的电压也会随之上升,则在共模反馈电路I2中,M13的栅源电压(Vcom-Vsense)就会降低,因此通过M13、M14的电流将降低,共模反馈电压Vcmfb升高,镜像到运放I1中的电流将减小,运放的实际输出共模电压VCOM,OUT就会降低,由此形成负反馈,稳定了运放I1的实际输出共模电压VCOM,OUT,运放I1的实际输出共模电压VCOM,OUT下降的情况则与之相反,最终,运放I1的实际输出共模电压VCOM,OUT将等于Vcom。
当自调零积分器处于积分相位时,开关S1、S2打开,折叠共源共栅结构的全差分运放I1与共模反馈电路I2断开,此时,由于M4、M5的栅端,即Vcmfb节点处,没有任何电荷泄放的通路,因此该节点处的电荷总量将保持不变,所以运放的共模反馈电压Vcmfb将维持采样相位期间的电压值,镜像到运放中的电流将不变,因此在积分相位期间,运放的输出共模电压将保持采样相位期间的电平值。
此外,所述第一电容C1和第二电容C2用于稳定所述共模反馈电路I2,使得全差分运放I1在开关切换时,迅速稳定所述输出共模电压。
应当理解的是,在自调零积分器的采样相位,折叠共源共栅结构的全差分运放I1与共模反馈电路I2相连,全差分运放I1将检测运放的输出共模电压,共模反馈电路I2将根据全差分运放I1检测的输出共模电压调整共模反馈电压,从而稳定运放的输出共模电压;在自调零积分器的积分相位,折叠共源共栅结构的全差分运放I1与共模反馈电路I2断开,而共模反馈电压将维持采样期间的电平值,因此将维持采样期间的输出共模电压。
相比于在自调零积分器运放中使用的传统共模反馈电路,本实用新型提供的用于自调零积分器的全差分共模反馈运放电路,只需要单路的偏置电流源外加两个用于稳定共模反馈电路的电容,因此结构非常简单,同时电路开销更少,功耗更低。
以上所述,仅是本实用新型的较佳实施例而已,并非对本实用新型作任何形式上的限制,虽然本实用新型已以较佳实施例揭露如上,然而并非用以限定本实用新型,任何熟悉本专业的技术人员,在不脱离本实用新型技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本实用新型技术方案的内容,依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本实用新型技术方案的范围内。

Claims (5)

1.一种用于自调零积分器的全差分共模反馈运放电路,其特征在于,包括折叠共源共栅结构的全差分运放(I1)和共模反馈电路(I2);
所述折叠共源共栅结构的全差分运放(I1),用于检测全差分运放(I1)的输出共模电压,并将所述输出共模电压提供给所述共模反馈电路(I2);
所述共模反馈电路(I2),用于根据全差分运放(I1)提供的输出共模电压调整共模反馈电压,从而调整镜像到全差分运放(I1)中的电流,以稳定全差分运放(I1)的输出共模电压。
2.根据权利要求1所述的一种用于自调零积分器的全差分共模反馈运放电路,其特征在于,所述折叠共源共栅结构的全差分运放(I1)包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10以及第十一MOS管M11,所述共模反馈电路(I2)包括第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第一电容C1、第二电容C2、第一开关S1以及第二开关S2;
所述第一MOS管M1的源极、所述第二MOS管M2的源极、所述第三MOS管M3的漏极以及所述第一开关S1的一端均连接共模检测电平Vsense,所述第一MOS管M1的栅极接第一输入电压Vip,所述第一MOS管M1的漏极分别连接所述第四MOS管M4的漏极和所述第六MOS管M6的源极;
所述第二MOS管M2的栅极连接第二输入电压Vin,漏极分别连接所述第五MOS管M5的漏极和所述第七MOS管M7的源极;
所述第三MOS管M3的栅极、所述第十MOS管M10的栅极、所述第十一MOS管M11的栅极和所述第十二MOS管M12的栅极均接到第一偏置电压Vb1,所述第三MOS管M3的源极、所述第十MOS管M10的源极、所述第十一MOS管M11的源极和所述第十二MOS管M12的源极均接地;
所述第四MOS管M4的栅极、所述第五MOS管M5的栅极和所述第二开关S2的一端均接到所述共模反馈电压Vcmfb,所述第四MOS管M4的源极、所述第五MOS管M5的源极以及第十四MOS管M14的源极均连接电源电压VDD;
所述第六MOS管M6的栅极与所述第七MOS管M7的栅极均接到第三偏置电压Vb3,所述第六MOS管M6的漏极与所述第八MOS管M8的漏极均接到第一运放输出端Von;
所述第七MOS管M7的漏极与所述第九MOS管M9的漏极均接到第二运放输出端Vop;
所述第八MOS管M8的栅极与所述第九MOS管M9的栅极均接到第二偏置电压Vb2,所述第八MOS管M8的源极接所述第十MOS管M10的漏极;
所述第九MOS管M9的源极连接所述第十一MOS管M11的漏极;
所述第十二MOS管M12的漏极分别连接所述第一开关S1的另一端和所述第十三MOS管M13的源极;
所述第十三MOS管M13的栅极连接所述输出共模电压Vcom;
所述第十四MOS管M14的漏极分别连接所述第十四MOS管M14的栅极、所述第二开关S2的另一端和所述第十三MOS管M13的漏极;
所述第一电容C1的一端连接所述共模反馈电压Vcmfb,所述第一电容C1的另一端连接所述第二运放输出端Vop;
所述第二电容C2的一端连接所述共模反馈电压Vcmfb,所述第二电容C2的另一端连接所述第一运放输出端Von。
3.根据权利要求2所述的一种用于自调零积分器的全差分共模反馈运放电路,其特征在于,所述第一MOS管M1、第二MOS管M2、第三MOS管M3、第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12以及第十三MOS管M13均为NMOS管。
4.根据权利要求2所述的一种用于自调零积分器的全差分共模反馈运放电路,其特征在于,所述第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7以及第十四MOS管M14均为PMOS管。
5.根据权利要求2所述的一种用于自调零积分器的全差分共模反馈运放电路,其特征在于,所述第一电容C1和第二电容C2用于稳定所述共模反馈电路(I2),使得全差分运放(I1)在开关切换时,迅速稳定所述输出共模电压。
CN202220834260.9U 2022-04-12 2022-04-12 一种用于自调零积分器的全差分共模反馈运放电路 Active CN217240671U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202220834260.9U CN217240671U (zh) 2022-04-12 2022-04-12 一种用于自调零积分器的全差分共模反馈运放电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202220834260.9U CN217240671U (zh) 2022-04-12 2022-04-12 一种用于自调零积分器的全差分共模反馈运放电路

Publications (1)

Publication Number Publication Date
CN217240671U true CN217240671U (zh) 2022-08-19

Family

ID=82818305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202220834260.9U Active CN217240671U (zh) 2022-04-12 2022-04-12 一种用于自调零积分器的全差分共模反馈运放电路

Country Status (1)

Country Link
CN (1) CN217240671U (zh)

Similar Documents

Publication Publication Date Title
US5789981A (en) High-gain operational transconductance amplifier offering improved bandwidth
US7358805B2 (en) Fully differential sensing apparatus and input common-mode feedback circuit thereof
JPH07162240A (ja) 演算増幅器のための改良された利得向上方法
CN109104157B (zh) 一种自调零运算放大器
CN111756366B (zh) 应用于高速adc前端的cmos输入信号缓冲器
US20080246543A1 (en) Common mode feedback for large output swing and low differential error
CN115395906B (zh) 一种适用于超低电压的低功耗宽带共模信号检测电路
CN107666288A (zh) 一种适用于流水线模数转换器的高增益大带宽三级运算放大器
WO2001084705A1 (en) System and method for optimal biasing of a telescopic cascode operational transconductance amplifier (ota)
CN211744432U (zh) 一种用于流水线adc的全差分放大器
CN217240671U (zh) 一种用于自调零积分器的全差分共模反馈运放电路
CN106292818A (zh) 适于流水线adc的全差分参考电压产生电路及无线通信设备
CN115118237A (zh) 全差分运算放大器和全差分运算放大器电路
CN105391409B (zh) 一种低纹波开关电容共模反馈电路
Wang et al. Design of a gain-boosted telescopic fully differential amplifier with CMFB circuit
CN101098123B (zh) 一种低压低功耗伪两级Class-AB OTA电路
CN114665835A (zh) 一种用于自调零积分器的全差分共模反馈运放电路
Zhao et al. Design and Implementation of A High-Precision Low-Power Instrumentation Amplifier
US6249181B1 (en) Differential-mode charge transfer amplifier
CN112260690B (zh) 高线性度输入缓冲器及无采保结构的流水线模数转换器
Waltari et al. A switched-opamp with fast common mode feedback
Kinget et al. Ultra-low voltage analog design techniques for nanoscale CMOS technologies
CN111431490A (zh) 一种用于流水线adc的全差分放大器
CN112953420A (zh) 一种输入管处于线性区的动态运算放大器电路
Nagulapalli et al. A low voltage Opamp based on current mirror technique for bio-medical applications

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant