CN217156734U - Hast测试板及测试设备 - Google Patents

Hast测试板及测试设备 Download PDF

Info

Publication number
CN217156734U
CN217156734U CN202221594855.8U CN202221594855U CN217156734U CN 217156734 U CN217156734 U CN 217156734U CN 202221594855 U CN202221594855 U CN 202221594855U CN 217156734 U CN217156734 U CN 217156734U
Authority
CN
China
Prior art keywords
port
test
signal
power
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221594855.8U
Other languages
English (en)
Inventor
赵东艳
王于波
鹿祥宾
陈燕宁
董广智
钟明琛
单书珊
张肖
刘波
刘春颖
邵亚利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Original Assignee
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Smartchip Microelectronics Technology Co Ltd, Beijing Core Kejian Technology Co Ltd filed Critical Beijing Smartchip Microelectronics Technology Co Ltd
Priority to CN202221594855.8U priority Critical patent/CN217156734U/zh
Application granted granted Critical
Publication of CN217156734U publication Critical patent/CN217156734U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本公开涉及硬件测试技术领域,具体涉及公开了一种HAST测试板及测试设备,该HAST测试板包括:至少一个测试座,每个测试座用于放置一个待测芯片,所述测试座包括多个插口,各测试座中的同一个插口相连至同一端口,针对用于插入信号类管脚的任一信号类插口,所述信号类插口连接至对应的信号类端口,所述信号类端口通过可拆卸连接件连接第一电源端口或接地端口;所述可拆卸连接件连接所述信号类端口和所述第一电源端口时,所述信号类端口连接第一电源端口;所述可拆卸连接件连接所述信号类端口和所述接地端口时,所述信号类端口连接接地端口。该技术方案可以提高测试的灵活性,主要用于对芯片进行HAST测试。

Description

HAST测试板及测试设备
技术领域
本公开涉及硬件测试技术领域,具体涉及一种HAST(Highly Accelerated StressTest,高加速应力测试)测试板及测试设备。
背景技术
芯片可靠性测试是采用相应的测试装置和测试方法,在芯片出厂之前对芯片可靠性进行测试,对于芯片质量的保证起着至关重要的作用。塑封芯片的可靠性测试包括晶圆可靠性测试和封装可靠性测试,而HAST测试是封装可靠性测试的一种,是在高温、高湿、高气压、偏压条件下进行的一种考察封装芯片耐受湿气浸入、化学反应和电化学反应的一种加速寿命测试。由于HAST测试需要在加电状态下进行高温、高湿、高气压应力条件下进行可靠性测试,因此需要特定的HAST测试装置来进行HAST测试。现有的HAST测试装置中的测试板在测试芯片的过程中,在测试版上电状态下测试芯片功耗已经确定,没法重新优化功耗,而且信号类管脚在上下拉配置方面也无法再次更改,测试灵活性较低。
实用新型内容
本公开实施例提供一种HAST测试板及测试设备,解决了现有HAST测试板测试效率较低的技术问题。
第一方面,本公开实施例中提供了一种HAST测试板。
具体的,所述HAST测试板,包括:
至少一个测试座,每个测试座用于放置一个待测芯片,所述测试座包括多个插口,各测试座中的同一个插口相连至同一端口,针对用于插入信号类管脚的任一信号类插口,其中:
所述信号类插口连接至对应的信号类端口,所述信号类端口通过可拆卸连接件连接第一电源端口或接地端口;所述可拆卸连接件连接所述信号类端口和所述第一电源端口时,所述信号类端口连接第一电源端口;所述可拆卸连接件连接所述信号类端口和所述接地端口时,所述信号类端口连接接地端口。
在一种可能的实现方式中,所述第一电源端口包括N个电源连接端,所述接地端口包括N个地连接端,所述N为所述测试座中信号类端口的数量,所述N为大于等于1的整数。
在一种可能的实现方式中,所述电源连接端、所述地连接端和所述信号类端口包括插针,所述可拆卸连接件包括跳线帽。
在一种可能的实现方式中,所述信号类插口与对应的信号类端口之间串联限流电路。
在一种可能的实现方式中,所述限流电路包括阻值超过预设值的限流电阻。
在一种可能的实现方式中,所述测试座包括至少一个电源插口和至少一个接地插口;其中:
所述至少一个接地插口连接至所述接地端口;
所述电源插口连接至相应的第二电源端口;
所述电源插口与所述接地端口之间连接滤波电路。
在一种可能的实现方式中,所述滤波电路包括滤波电容。
在一种可能的实现方式中,所述电源插口与所述电源端口之间连接第一过流保护电路。
在一种可能的实现方式中,所述第一过流保护电路包括保险丝。
在一种可能的实现方式中,所述测试座中具有相同输入的不同插口相连后连接至同一端口。
在一种可能的实现方式中,所述HAST测试板还包括:
金手指结构,包括至少一个电源接入端和一个地接入端,所述电源接入端对应连接至少一个电源端口,为其连接的至少一个电源端口提供相应电源,所述地接入端对应连接至少一个接地端口,为其连接的至少一个接地端口提供接地。
在一种可能的实现方式中,所述电源接入端连接的至少一个电源端口与所述电源接入端之间串联第二过流保护电路。
在一种可能的实现方式中,所述第二过流保护电路包括保险丝。
在一种可能的实现方式中,所述HAST测试板的表面设置有保护层。
第二方面,本公开实施例中提供了一种HAST测试设备,包括上述的任一种HAST测试板和HAST测试主机,其中:
所述HAST测试主机,用于为所述HAST测试板提供相应的HAST测试条件;
所述HAST测试板,固定在所述测试主机内,包括至少一个测试座,每个测试座用于测试一个待测芯片,所述待测芯片的管脚插入所述测试座的插口中以进行HAST测试。
上述技术方案,该测试板可以包括至少一个测试座,每个测试座用于放置一个待测芯片,所述测试座包括多个插口,各测试座中的同一个插口相连至同一端口;这样,只需要为各端口提供相应的测试用电信号,该端口就可以将相应的测试用电信号通过插口提供给插入该测试座中的待测芯片的管脚,如此,一个测试板就可以同时测试多个芯片,实现芯片的批量测试,提高测试效率;针对用于插入信号类管脚的信号类插口,所述信号类插口连接至对应的信号类端口,所述信号类端口通过可拆卸连接件连接第一电源端口或接地端口,这样,在进行芯片测试时,每个信号类管脚如IO(In Out,输入输出)管脚可根据需要,通过拆装该可拆卸连接件可选择地连接第一电源端口或接地端口,如此,即可以将信号类管脚上拉到电源以获取拉高状态,也可以下拉到地以获取拉低状态,经过信号类管脚的状态控制,一方面可以不断调整管脚状态得到芯片整体最低功耗的连接方案,实现更好的HAST测试,另一方面,可以调整管脚的状态使相应管脚交替上下拉,提高测试灵活性。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
结合附图,通过以下非限制性实施方式的详细描述,本公开的其它特征、目的和优点将变得更加明显。在附图中。
图1示出根据本公开一实施方式的一种HAST测试板的结构示意图。
图2示出根据本公开一实施方式的一种测试芯片的结构示意图。
图3示出根据本公开一实施方式的一种信号类端口的连接示意图。
图4示出根据本公开一实施方式的一种HAST测试板的部分结构连接示意图。
图5示出根据本公开一实施方式的一种HAST测试板上的部分结构示意图。
图6示出根据本公开一实施方式的一种电源接入端的连接电路示意图。
具体实施方式
下文中,将参考附图详细描述本公开的示例性实施方式,以使本领域技术人员可容易地实现它们。此外,为了清楚起见,在附图中省略了与描述示例性实施方式无关的部分。
在本公开中,应理解,诸如“包括”或“具有”等的术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件、部分或其组合的存在,并且不排除一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在或被添加的可能性。
在本公开中,需要理解的是,术语“上”、“下”、“垂直”、“水平”、 “内”、“外”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
在本公开中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通,对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
在本公开中,需要理解的是,多个的含义是两个或者两个以上,大于、小于、超过等理解为不包括本数,以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
另外还需要说明的是,在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
上文提及,芯片可靠性测试是采用相应的测试装置和测试方法,在芯片出厂之前对芯片可靠性进行测试,对于芯片质量的保证起着至关重要的作用。塑封芯片的可靠性测试包括晶圆可靠性测试和封装可靠性测试,而HAST测试是封装可靠性测试的一种,是在高温、高湿、高气压、偏压条件下进行的一种考察封装芯片耐受湿气浸入、化学反应和电化学反应的一种加速寿命测试。由于HAST测试需要在加电状态下进行高温、高湿、高气压应力条件下进行可靠性测试,因此需要特定的HAST测试装置来进行HAST测试。现有的HAST测试装置中的测试板在测试芯片的过程中,在测试版上电状态下测试芯片功耗已经确定,没法重新优化功耗,而且信号类管脚(如IO管脚)在上下拉配置方面也无法再次更改,测试的灵活性较低。
考虑到上述缺陷,在本公开提出一种HAST测试板,该HAST测试板可以包括至少一个测试座,每个测试座用于放置一个待测芯片,所述测试座包括多个插口,各测试座中的同一个插口相连至同一端口;这样,只需要为各端口提供相应的测试用电信号,该端口就可以将相应的测试用电信号通过插口提供给插入该测试座中的待测芯片的管脚,如此,一个测试板就可以同时测试多个芯片,实现芯片的批量测试,提高测试效率;针对用于插入信号类管脚的信号类插口,所述信号类插口连接至对应的信号类端口,所述信号类端口通过可拆卸连接件连接第一电源端口或接地端口,这样,在进行芯片测试时,每个信号类管脚如IO管脚可根据需要,通过拆装该可拆卸连接件可选择地连接第一电源端口或接地端口,如此,即可以将信号类管脚上拉到电源以获取拉高状态,也可以下拉到地以获取拉低状态,经过信号类管脚的状态控制,一方面可以不断调整管脚状态得到芯片整体最低功耗的连接方案,实现更好的HAST测试,另一方面,可以调整管脚的状态使相应管脚交替上下拉,提高测试灵活性。
本公开实施例提供了一种HAST测试板,图1示出根据本公开一实施方式的一种HAST测试板的结构示意图,如图1所示,所述HAST测试板1包括至少一个测试座(socket)10,示例的,如图1所示,该HAST测试板包括三个测试座10,或者,在其他示例中,该HAST测试板可以包括三十个或更多个测试座,或者,该HAST测试板可以包括一个测试座,在此并不限制测试板中的测试座数量。
在该实施例中,每个测试座10用于放置一个待测芯片,所述测试座10包括多个插口101,各测试座10中的同一个插口相连至同一端口11,该同一插口指的是用于插入同一个管脚的插口,可以是测试座10中同一个位置的插口,示例的,如图1所示,该HAST测试板1中有三个测试座10,则这三个测试座10中的左上角第一个插口会连接至同一个端口处,当然这三个测试座10中的其他的同一个插口如图1中右上角第一个插口等也会连接至相应的一个端口处。这样,在进行芯片测试时,只需要为各端口提供相应的测试用电信号,该端口就可以将相应的测试用电信号通过插口提供给插入该测试座10中的待测芯片的管脚,如此,可以同步进多个芯片的HAST测试,由于这些测试芯片插入该测试座后,相同的管脚就会被连接在一起,这样可以对这些测试芯片的管脚的输入信号进行同时配置,一个测试板就可以同时测试两个或两个以上的芯片,实现芯片的批量测试,提高测试效率。当然,在其他示例的,该测试板包括一个测试座10时,可以直接将该测试座10上的不同插口连接至不同端口处即可。
在该实施例中,测试芯片可以包括多种管脚,比如说测试芯片包括至少一个电源管脚、至少一个地管脚和至少一个信号类管脚,该信号类管脚包括IO(IN OUT,输入输出)管脚等等。示例的,图2示出根据本公开一实施方式的一种测试芯片的结构示意图,如图2所示,该测试芯片2为SOIC(Small Outline Integrated Circuit Package,小外形集成电路封装)16封装的隔离芯片,有16个管脚(Pin),Pin1和Pin16为电源管脚,可以记为Vcc1和Vcc2,Pin2、Pin8、Pin9、Pin15为地管脚,分别记为GND1、GND2、GND1-1和GND1-2;Pin3、Pin4、Pin5、Pin6、Pin7、Pin10、Pin11、Pin12、Pin13、Pin14为IO管脚,分别记为INA、INB、INC、OUTD、EN1、EN2、IND、OUTC、OUTB、OUTD。测试芯片2中的每个管脚会相应地插入该测试芯片2对应的HAST测试板的测试座中的一个插口中,如此连接该HAST测试板中的测试座,由测试座提供相应的测试信号使该测试芯片2处于加电状态,进而在相应的应力条件下进行HAST测试。
在该实施例中,在进行HAST测试时,该测试芯片的电源管脚需要连接至电源,地管脚需要接地,信号类管脚可以根据需要选择性地上拉至电源以获取拉高状态或下拉到地以获取拉低状态。为了灵活地配置该信号类管脚的状态,将信号类插口连接至对应的信号类端口12后,所述信号类端口12可以通过可拆卸连接件连接第一电源端口或接地端口。示例的,图3示出根据本公开一实施方式的一种信号类端口的连接示意图,假设测试芯片如图2所示有十个信号类管脚,各测试芯片中的同一个信号类管脚连接至同一个信号类端口12,如此共有如图3所示的十个信号类端口,对于每个信号类端口12,既可以连接至第一电源端口13也可以连接至接地端口14。如图3所示,对于任一个信号类端口12,将可拆卸连接件的一端连接该信号类端口12,另一端连接第一电源端口13,则将该信号类端口12对应的信号类管脚上拉至电源,获取拉高状态;将可拆卸连接件的一端连接该信号类端口12,另一端连接接地端口14,则将该信号类端口12对应的信号类管脚下拉至地,获取拉低状态。其他信号类管脚的状态调整过程与其类似,在此不一一举例说明。
在该实施方式中,由于HAST测试在芯片功耗较低时测试比较准确,故可以不断调整信号类管脚的状态找到芯片整体最低功耗的连接方案,比如可以找到pin3处于拉高状态时芯片功耗较低,则在HAST测试时,可以将pin3配置为拉高状态,其他信号类管脚可以不断交替上下拉进行HAST测试。
本实施例即可以将信号类管脚上拉到电源以获取拉高状态,也可以下拉到地以获取拉低状态,经过信号类管脚的状态控制,一方面可以不断调整管脚状态得到芯片整体最低功耗的连接方案,实现更好的HAST测试,另一方面,可以调整管脚的状态使相应管脚交替上下拉,提高测试灵活性。
在一种可能的实施方式中,为了更方便地使信号类端口12连接至第一电源端口13或接地端口14,如图3所示,所述第一电源端口13包括N个电源连接端131,所述接地端口14包括N个地连接端141,所述N为所述测试座10中信号类端口12的数量,所述N为大于等于1的整数。
在该实施方式中,每个信号类端口12都对应有一个电源连接端131和一个地连接端141,示例的,仍以测试芯片如图2所示为例进行说明,该测试芯片中有十个信号类管脚,对应连接至十个信号类端口12,则如图3所示,该第一电源端口13包括十个电源连接端131,接地端口14包括十个接地端口141。测试人员可以使用可拆卸连接件,选择性将该信号类端口12连接至电源连接端131或地连接端141。
在一种可能的实施方式中,所述电源连接端131和所述地连接端141为插针,该信号类端口12也是插针,该可拆卸连接件(图中未显示)可以是跳线帽。可以用该跳线帽插在信号类端口12的插针与该电源连接端131的插针上,连接该信号类端口12和电源连接端131,或者,可以用该跳线帽插在信号类端口12的插针与该地连接端141的插针上,连接该信号类端口12和地连接端141,简单方便易实现。
在一种可能的实施方式中,为了更好符合低功耗的测试目标要求,所述信号类插口与相应的信号类端口12之间串联限流电路,以减少芯片的静态漏电流及功耗。
示例的,图4示出根据本公开一实施方式的一种HAST测试板的部分结构连接示意图,仍以测试芯片为图2所示的芯片为例进行说明,该测试芯片的HAST测试板上有十个信号类端口,该信号类插口与相应的信号类端口12之间串联限流电路15。
在一种可能的实施方式中,如图4所示,该限流电路15包括阻值超过预设值的限流电阻,如此,该限流电路实现简单,成本低。
在该实施方式中,该限流电阻的阻值通常都会较高,示例的,可以是10k。
在一种可能的实施方式中,如图4所示,所述测试座10中的插口可以包括至少一个电源插口1011和至少一个接地插口1012;示例的,如图4所示,该测试座10可以包括两个电源插口1011,四个接地插口1012,所述至少一个接地插口连接至所述接地端口14;所述电源插口1011连接至相应的第二电源端口111,不同的电源插口1011可以连接至不同的第二电源端口111,所述电源插口1011与所述接地端口14之间连接滤波电路16。
在该实施方式中,该测试芯片中包括至少一个电源管脚和至少一个接地管脚,相应的,该测试座10也包括至少一个电源插口和一个接地插口。示例的,图2所示的该测试芯片上的地管脚Pin2、Pin8、Pin9、Pin15可以通过接地插口连接至接地端口14,该测试芯片上的电源管脚Pin1和Pin16可以分别通过两个电源插口分别连接至相应的第二电源端口。
在该实施方式中,该电源插口1011与所述接地端口14之间连接滤波电路16,该滤波电路16用于滤除干扰信号。
在一种可能的实施方式中,如图4所示,该滤波电路16可以是滤波电容,示例的,该滤波电容可以是0.1uF的滤波电容,实现简单且成本低。
在一种可能的实施方式中,为了对单个测试芯片进行过流保护,如图4所示,所述电源插口1011与所述第二电源端口111之间连接第一过流保护电路17。
在一种可能的实施方式中,该第一过流保护电路17可以是保险丝,实现简单且成本低。
该保险丝会在电流异常升高到一定的高度和热度的时候,自身熔断切断电流,保护芯片的安全运行,可以根据芯片的具体情况设置不同熔断额定容量的保险丝,该熔断额定容量指的是保险丝在额定电压下能够确实熔断的最大许可电流。
在一种可能的实施方式中,所述测试座10中具有相同输入的不同插口相连后连接至同一端口。
在该实施方式中,该相同意义的不同插口指的是物理位置不同但输入信号相同的插口,示例的,图4中的四个接地插口1012均输入接地信号,可以连接至同一接地端口,两个电源插口1011均输入同一电压值的电压信号,可以连接至同一第二电源端口。在其他示例中,若两个电源插口需要输入不同电压值的电压信号,则可以连接至不同的第二电源端口。
在一种可能的实施方式中,所述HAST测试板还包括:金手指结构。
图5示出根据本公开一实施方式的一种HAST测试板上的部分结构示意图,如图5所示,该金手指结构包括至少一个电源接入端(PS,Power Supply)和一个地接入端,所述电源接入端用于为至少一个电源端口提供相应电源,所述地接入端用于为至少一个接地端口提供接地。
在该实施方式中,该金手指结构中的电源接入端的数量可以是一个或多个。对于不同型号测试设备,HAST测试板上的金手指结构中的电源接入端数量不同,示例的,如图5所示,在某个信号的测试设备中,HAST测试板可以由三个电源接入端(记为PS1,PS2,PS3)及一个地接入端(记为GND)组成,PS1包括三个管脚,PS2包括四个管脚,PS3包括四个管脚,GND包括四个管脚。金手指结构的整体宽度为76mm,金手指结构的管脚与管脚之间的中心间距为4mm,金手指结构的深度为11mm,金手指侧面跟测试板底部距离为110.5mm(图中未显示),金手指结构处的单板厚度为1.6mm(图中未显示),采用镀硬金工艺,金的厚度为30um(图中未显示)。
示例的,如图5所示,该电源接入端PS1可以连接该第一电源端口13,为第一电源端口13提供电源,该电源接入端PS2可以连接第二电源端口111,为第二电源端口111提供电源,该地接入端可以为接地端口14提供接地。当然,在其他实施中,该电源接入端PS1可以连接第一电源端口13和第二电源端口111,为该第一电源端口13和第二电源端口111提供电源。
在一种可能的实施方式中,为了对测试板上的电源接入端进行过流保护,可以在所述电源接入端连接的至少一个电源端口与所述电源接入端之间串联第二过流保护电路。
示例的,图6示出根据本公开一实施方式的一种电源接入端的连接电路示意图,如图6所示,该电源接入端PS1与第一电源端口13之间串联第二过流保护电路18。
在一种可能的实施方式中,如图6所示,所述第二过流保护电路18包括保险丝,实现简单且成本低。
在一种可能的实施方式中,所述HAST测试板的表面设置有保护层。示例的,可以在HAST测试板表面喷三防漆形成保护层,以增加对HAST测试时高温高湿环境的耐受能力。
本公开还提供了一种HAST测试主机,包括:
所述HAST测试主机,用于为所述HAST测试板提供相应的HAST测试条件;所述HAST测试板,固定在所述测试主机内,为上述的任一种HAST测试板,包括至少一个测试座,每个测试座用于测试一个待测芯片,所述待测芯片的管脚插入所述测试座的插口中以进行HAST测试。
示例的,该测试设备可以将为安装有测试芯片的HAST测试板提供130℃、85%RH湿度、230kPa大气压、96小时、5.5V电压或110℃、85%RH湿度、122kPa大气压、264小时、5.5V电压条件下的HAST测试。
在该实施方式中,在进行HAST测试时,该测试设备可以对电源接入端进行周期性on-off(开关)操作,可以满足一旦芯片功耗过大时必须进行周期性上下电测试的需求。
在该实施方式中,该HAST测试板上可以放置一个或多个测试芯片进行HAST测试,可以批量地进行芯片测试。
在该实施方式中,在进行HAST测试时,可以将各信号类端口交替地连接至第一电源端口或接地端口,这样基于可以将信号类管脚上拉到电源以获取拉高状态或下拉到地以获取拉低状态,经过信号类管脚的状态控制,一方面可以不断调整管脚状态得到芯片整体最低功耗的连接方案,实现更好的HAST测试,另一方面,可以调整管脚的状态使相应管脚交替上下拉,提高测试灵活性。
以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解,本公开中所涉及的实用新型范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离所述实用新型构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (15)

1.一种HAST测试板,其特征在于,包括至少一个测试座,每个测试座用于放置一个待测芯片,所述每个测试座包括多个插口,各测试座中的同一个插口相连至同一端口,针对用于插入信号类管脚的任一信号类插口,其中:
所述信号类插口连接至对应的信号类端口,所述信号类端口通过可拆卸连接件连接第一电源端口或接地端口;所述可拆卸连接件连接所述信号类端口和所述第一电源端口时,所述信号类端口连接第一电源端口;所述可拆卸连接件连接所述信号类端口和所述接地端口时,所述信号类端口连接接地端口。
2.根据权利要求1所述的HAST测试板,其特征在于,所述第一电源端口包括N个电源连接端,所述接地端口包括N个地连接端,所述N为所述每个测试座中信号类端口的数量,所述N为大于等于1的整数。
3.根据权利要求2所述的HAST测试板,其特征在于,所述电源连接端、所述地连接端和所述信号类端口包括插针,所述可拆卸连接件包括跳线帽。
4.根据权利要求1所述的HAST测试板,其特征在于,所述信号类插口与对应的信号类端口之间串联限流电路。
5.根据权利要求4所述的HAST测试板,其特征在于,所述限流电路包括阻值超过预设值的限流电阻。
6.根据权利要求1至5任一项所述的HAST测试板,其特征在于,所述每个测试座包括至少一个电源插口和至少一个接地插口;其中:
所述至少一个接地插口连接至所述接地端口;
所述电源插口连接至相应的第二电源端口;
所述电源插口与所述接地端口之间连接滤波电路。
7.根据权利要求6所述的HAST测试板,其特征在于,所述滤波电路包括滤波电容。
8.根据权利要求6所述的HAST测试板,其特征在于,所述电源插口与所述第二电源端口之间连接第一过流保护电路。
9.根据权利要求8所述的HAST测试板,其特征在于,所述第一过流保护电路包括保险丝。
10.根据权利要求1所述的HAST测试板,其特征在于,所述每个测试座中具有相同输入的不同插口相连后连接至同一端口。
11.根据权利要求1所述的HAST测试板,其特征在于,所述HAST测试板还包括:
金手指结构,包括至少一个电源接入端和一个地接入端,所述电源接入端对应连接至少一个电源端口,为其连接的至少一个电源端口提供相应电源,所述地接入端对应连接至少一个接地端口,为其连接的至少一个接地端口提供接地。
12.根据权利要求11所述的HAST测试板,其特征在于,所述电源接入端连接的至少一个电源端口与所述电源接入端之间串联第二过流保护电路。
13.根据权利要求12所述的HAST测试板,其特征在于,所述第二过流保护电路包括保险丝。
14.根据权利要求1所述的HAST测试板,其特征在于,所述HAST测试板的表面设置有保护层。
15.一种HAST测试设备,其特征在于,包括权利要求1至14任意一项所述的HAST测试板和HAST测试主机,其中:
所述HAST测试主机,用于为所述HAST测试板提供相应的HAST测试条件;
所述HAST测试板,固定在所述测试主机内,包括至少一个测试座,每个测试座用于测试一个待测芯片,所述待测芯片的管脚插入所述测试座的插口中以进行HAST测试。
CN202221594855.8U 2022-06-24 2022-06-24 Hast测试板及测试设备 Active CN217156734U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202221594855.8U CN217156734U (zh) 2022-06-24 2022-06-24 Hast测试板及测试设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202221594855.8U CN217156734U (zh) 2022-06-24 2022-06-24 Hast测试板及测试设备

Publications (1)

Publication Number Publication Date
CN217156734U true CN217156734U (zh) 2022-08-09

Family

ID=82672357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221594855.8U Active CN217156734U (zh) 2022-06-24 2022-06-24 Hast测试板及测试设备

Country Status (1)

Country Link
CN (1) CN217156734U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117590206A (zh) * 2024-01-19 2024-02-23 北京芯可鉴科技有限公司 可调节芯片测试板和芯片测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117590206A (zh) * 2024-01-19 2024-02-23 北京芯可鉴科技有限公司 可调节芯片测试板和芯片测试方法
CN117590206B (zh) * 2024-01-19 2024-04-02 北京芯可鉴科技有限公司 可调节芯片测试板和芯片测试方法

Similar Documents

Publication Publication Date Title
US6858453B1 (en) Integrated circuit package alignment feature
CN217156734U (zh) Hast测试板及测试设备
WO2013070753A2 (en) Techniques for configuring contacts of a connector
JPH0637214A (ja) 電気コネクタ回路ウエーハ
JP2016197120A (ja) パッケージ化された半導体デバイスを試験するよう構成された高温セラミックソケット
CN111198320A (zh) 一种芯片的测试装置和方法
US20020158656A1 (en) Apparatus and method for power continuity testing in a parallel testing system
CN113903675B (zh) 射频裸晶片测试系统和测试方法
US20030234659A1 (en) Electrical isolation between pins sharing the same tester channel
US4488111A (en) Coupling devices for operations such as testing
US5952839A (en) Method and apparatus for a pin-configurable integrated circuit tester board
WO2010041324A1 (ja) 回路ボード、回路ボードアッセンブリ及び誤挿入検出装置
CN114217206B (zh) 一种双面工艺pin二极管电源管理芯片的检测系统
CN215813112U (zh) 一种用于片式电阻的老炼装置
CN115144805A (zh) 一种用于射频开关芯片测试的在线快速校准方法
US7285973B1 (en) Methods for standardizing a test head assembly
JP2621766B2 (ja) 半導体装置試験用ユニバーサルバーンインボード
CN220574073U (zh) 芯片筛选装置和芯片筛选系统
CN221079632U (zh) 信号测试治具
CN117572213A (zh) 一种应用于pcba板卡的测试结构及方法
CN117590206B (zh) 可调节芯片测试板和芯片测试方法
CN220730413U (zh) 校准系统及辅助校准治具
US7078924B2 (en) Methodology to accurately test clock to signal valid and slew rates of PCI signals
CN220872542U (zh) 一种电缆负载板和测试装置
CN217116490U (zh) 一种pcb板及探针卡

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant