CN113903675B - 射频裸晶片测试系统和测试方法 - Google Patents

Abstract

本发明提供了一种射频裸晶片测试系统和测试方法，涉及晶片测试的技术领域，射频裸晶片测试系统包括：电源设备、信号发生器、信号分析仪、控制信号发射主板、上位机、预设COB板和多个射频探针。该测试系统将射频探针和COB技术相结合，将待测射频裸晶片的低频引脚从探针的连接方式改为打线连接方式，降低了测试系统中探针的使用数量，从而极大地减少了探针的操作时间，提高了射频裸晶片的测试效率，同时也提高了测试系统的稳定性。

Description

射频裸晶片测试系统和测试方法

技术领域

本发明涉及晶片测试的技术领域，尤其是涉及一种射频裸晶片测试系统和测试方法。

背景技术

随着通信技术的发展，射频芯片不断涌现，射频芯片与普通数字芯片和低频芯片均不同，其性能不仅受Die（晶片）设计和制造影响，很大程度还受Package（封装）影响。在射频芯片的前期设计阶段，特别是Test Chip（测试芯片，非最终产品）验证阶段，设计者希望能排除封装的影响，先着重测试裸晶片的性能。

目前射频裸晶片的测试基本都是采用探针方式完成，由射频探针和直流探针组成整个探针系统，且探针需要专业人员操作，探针的针尖和晶片pad的接触为弹性接触，当晶片pad较多时，为保证每个探针接触良好需要花费较长时间，并且多针长时间测试的稳定性也不易控制。综上所述，现有的射频裸晶片测试方法存在测试稳定性差和测试效率低的技术问题。

发明内容

本发明的目的在于提供一种射频裸晶片测试系统和测试方法，以提高射频裸晶片的测试效率，以及提高测试系统的稳定性。

第一方面，本发明提供一种射频裸晶片测试系统，包括：电源设备、信号发生器、信号分析仪、控制信号发射主板、上位机、预设COB板和多个射频探针；其中，所述预设COB板上放置待测射频裸晶片，且所述待测射频裸晶片的低频引脚与所述预设COB板上的焊盘通过打线的方式一一对应连接；所述预设COB板上的每个焊盘与所述预设COB板上的每个接线端子一一对应连接；所述上位机分别与所述电源设备、所述信号发生器、所述信号分析仪和所述控制信号发射主板相连接；所述信号发生器通过第一射频探针与所述待测射频裸晶片的射频输入引脚相连接；所述信号分析仪通过第二射频探针与所述待测射频裸晶片的射频输出引脚相连接；所述电源设备的输出端与所述预设COB板上的电源接线端子相连接；其中，所述电源接线端子为与所述待测射频裸晶片的电源引脚相连接的焊盘所对应的接线端子；所述控制信号发射主板的输出端与所述预设COB板上的目标接线端子相连接；其中，所述目标接线端子为与所述待测射频裸晶片的控制引脚相连接的焊盘所对应的接线端子；所述电源设备用于在所述上位机的控制下为所述待测射频裸晶片供电；所述上位机用于控制所述控制信号发射主板发送模式控制信号至所述待测射频裸晶片，以配置所述待测射频裸晶片的工作模式；所述信号发生器用于在所述上位机的控制下通过所述第一射频探针向所述射频输入引脚发送第一射频信号；所述信号分析仪用于通过所述第二射频探针接收并分析所述射频输出引脚发送的第二射频信号，得到信号分析结果，并将所述信号分析结果发送至所述上位机。

在可选的实施方式中，所述预设COB板上设有底部支撑部件；所述底部支撑部件用于使得所述预设COB板在放置平面上悬空。

在可选的实施方式中，所述底部支撑部件为可伸缩部件。

在可选的实施方式中，所述底部支撑部件的数量大于3。

在可选的实施方式中，所述预设COB板的电源焊盘周围设有电源滤波电路；其中，所述电源焊盘为与所述待测射频裸晶片的电源引脚相连接的焊盘。

在可选的实施方式中，所述电源滤波电路包括：去耦电容。

在可选的实施方式中，所述预设COB板的目标焊盘周围设有预设外围电路；其中，所述目标焊盘为与所述待测射频裸晶片的控制引脚相连接的焊盘。

在可选的实施方式中，所述待测射频裸晶片的低频引脚根据引脚排列顺序并遵循互不交叉的规则与所述预设COB板上的焊盘相连接。

第二方面，本发明提供一种射频裸晶片测试方法，所述方法应用于上述前述实施方式中任一项所述的射频裸晶片测试系统，所述方法包括：控制电源设备为待测射频裸晶片供电；控制控制信号发射主板发送模式控制信号至所述待测射频裸晶片，以配置所述待测射频裸晶片的工作模式；控制信号发生器通过第一射频探针向所述待测射频裸晶片的射频输入引脚发送第一射频信号；接收信号分析结果；其中，所述信号分析结果为信号分析仪通过所述待测射频裸晶片的第二射频探针接收并分析所述射频输出引脚发送的第二射频信号得到的结果。

在可选的实施方式中，所述方法还包括：获取所述待测射频裸晶片中所有引脚的电气参数；其中，所述电气参数包括：工作频率和引脚功能；基于所述电气参数将所述待测射频裸晶片中的引脚进行分类，得到引脚分类结果；其中，所述分类结果包括：射频引脚和低频引脚。

在可选的实施方式中，在控制电源设备为待测射频裸晶片供电之前，所述方法还包括：利用万用表的二极管模式测量预设COB板上的待测接线端子是否存在二极管效应；其中，所述待测接线端子为与所述待测射频裸晶片的低频引脚相连接的焊盘相对应的接线端子；若存在，则执行控制电源设备为待测射频裸晶片供电的步骤；若不存在，则通知指定人员对所述待测接线端子的连接通路进行核查。

第三方面，本发明提供一种电子设备，包括存储器、处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述前述实施方式中任一项所述的方法的步骤。

第四方面，本发明提供一种具有处理器可执行的非易失的程序代码的计算机可读介质，所述程序代码使所述处理器执行前述实施方式中任一项所述的方法。

本发明提供的射频裸晶片测试系统，包括：电源设备、信号发生器、信号分析仪、控制信号发射主板、上位机、预设COB板和多个射频探针；其中，预设COB板上放置待测射频裸晶片，且待测射频裸晶片的低频引脚与预设COB板上的焊盘通过打线的方式一一对应连接；预设COB板上的每个焊盘与预设COB板上的每个接线端子一一对应连接；上位机分别与电源设备、信号发生器、信号分析仪和控制信号发射主板相连接；信号发生器通过第一射频探针与待测射频裸晶片的射频输入引脚相连接；信号分析仪通过第二射频探针与待测射频裸晶片的射频输出引脚相连接；电源设备的输出端与预设COB板上的电源接线端子相连接；其中，电源接线端子为与待测射频裸晶片的电源引脚相连接的焊盘所对应的接线端子；控制信号发射主板的输出端与预设COB板上的目标接线端子相连接；其中，目标接线端子为与待测射频裸晶片的控制引脚相连接的焊盘所对应的接线端子；电源设备用于在上位机的控制下为待测射频裸晶片供电；上位机用于控制控制信号发射主板发送模式控制信号至待测射频裸晶片，以配置待测射频裸晶片的工作模式；信号发生器用于在上位机的控制下通过第一射频探针向射频输入引脚发送第一射频信号；信号分析仪用于通过第二射频探针接收并分析射频输出引脚发送的第二射频信号，得到信号分析结果，并将信号分析结果发送至上位机。

本发明提供了一种射频裸晶片测试系统，包括：电源设备、信号发生器、信号分析仪、控制信号发射主板、上位机、预设COB板和多个射频探针。该测试系统将射频探针和COB技术相结合，将待测射频裸晶片的低频引脚从探针的连接方式改为打线连接方式，降低了测试系统中探针的使用数量，从而极大地减少了探针的操作时间，提高了射频裸晶片的测试效率，同时也提高了测试系统的稳定性。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种射频裸晶片测试系统的系统框图；

图2为本发明实施例提供的一种可选的射频裸晶片测试系统的系统框图；

图3为本发明实施例提供的一种射频裸晶片测试方法的流程图；

图4为本发明实施例提供的一种电子设备的示意图。

图标：100-电源设备；200-信号发生器；300-信号分析仪；400-控制信号发射主板；500-上位机；600-预设COB板；601-接线端子；701-第一射频探针；702-第二射频探针；800-待测射频裸晶片；900-电源滤波电路；901-预设外围电路；60-处理器；61-存储器；62-总线；63-通信接口。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

现有技术中，在对射频裸晶片进行测试时，射频裸晶片的射频输入输出pad需要使用射频探针（GSG，SG/GS三针结构或两针结构），而低频pad（包括电源pad，低频回流地pad，控制信号pad）采用直流探针（单针结构），也即，射频探针和直流探针组成了整个探针测试系统。

探针需要专业技术人员进行操作，且探针的针尖和晶片pad的接触为弹性接触，因此，搭建射频裸晶片的测试系统需要花费较长时间，且探针接触情况的好坏严重影响测试结果的准确性，也就是说，现有的射频裸晶片测试方法存在测试效率低和测试稳定性差的技术问题。有鉴于此，本发明实施例提供了一种射频裸晶片测试系统，用以缓解上文中所提出的技术问题。

实施例一

图1为本发明实施例提供的一种射频裸晶片测试系统的系统框图，如图1所示，该系统包括：电源设备100、信号发生器200、信号分析仪300、控制信号发射主板400、上位机500、预设COB板600和多个射频探针；其中，预设COB板600上放置待测射频裸晶片800，且待测射频裸晶片800的低频引脚与预设COB板600上的焊盘通过打线的方式一一对应连接；预设COB板600上的每个焊盘与预设COB板600上的每个接线端子601一一对应连接。

上位机500分别与电源设备100、信号发生器200、信号分析仪300和控制信号发射主板400相连接（图1中未示出上位机500与电源设备100、信号发生器200和信号分析仪300之间的连接线）；信号发生器200通过第一射频探针701与待测射频裸晶片800的射频输入引脚相连接；信号分析仪300通过第二射频探针702与待测射频裸晶片800的射频输出引脚相连接。

电源设备100的输出端与预设COB板600上的电源接线端子相连接；其中，电源接线端子为与待测射频裸晶片800的电源引脚相连接的焊盘所对应的接线端子。

控制信号发射主板400的输出端与预设COB板600上的目标接线端子相连接；其中，目标接线端子为与待测射频裸晶片800的控制引脚相连接的焊盘所对应的接线端子。

电源设备100用于在上位机500的控制下为待测射频裸晶片800供电。

上位机500用于控制控制信号发射主板400发送模式控制信号至待测射频裸晶片800，以配置待测射频裸晶片800的工作模式。

信号发生器200用于在上位机500的控制下通过第一射频探针向射频输入引脚发送第一射频信号。

信号分析仪300用于通过第二射频探针接收并分析射频输出引脚发送的第二射频信号，得到信号分析结果，并将信号分析结果发送至上位机500。

具体的，通过上文中对本发明实施例提供的射频裸晶片测试系统的描述可知，利用该测试系统对待测射频裸晶片800进行测试时，待测射频裸晶片800的低频引脚不再使用直流探针进行连接，而是通过打线（wire bonding）的方式与预设COB板600上的焊盘进行连接，由于预设COB板600上每个焊盘都对应一个接线端子601，因此，在确定打线连接完好的情况下，外部设备可以通过与接线端子601连接，以建立与相应的晶片引脚之间的连接关系，相较于采用探针的连接方式，打线的方式能够提供更稳定的连接关系，进而提升测试系统的稳定性，并且，探针数量的减少，能够极大减少测试系统的搭建时间，提高测试效率。

要保证测试用射频信号的准确性，其传输线路上的特征阻抗要求保持50ohm，但是wire bonding的方式难以确保线路阻抗是连续的50ohm，所以容易造成射频信号在测试路径上的反射。有鉴于此，针对待测射频裸晶片800上的射频输入引脚和射频输出引脚，仍采用阻抗控制非常好的射频探针来连接信号，以降低射频信号反射，确保测试结果的准确性。

在本发明实施例中，预设COB板600可以根据待测射频裸晶片800的长、宽和引脚的数量决定，以能放下待测射频裸晶片800为准，也即，预设COB板600上焊盘的数量大于或等于待测射频裸晶片800的引脚数量。本发明实施例不对预设COB板600的形状进行具体限定，用户可以根据实际需求进行设计。

待测射频裸晶片800放置到预设COB板600上之后，将待测射频裸晶片800的低频引脚与预设COB板600上的焊盘通过打线的方式一一对应连接，为了确保测试稳定性，可将待测射频裸晶片800粘贴在预设COB板600上的指定位置，此时，预设COB板600与待测射频裸晶片800可视为一个整体。

在晶片验证阶段，若待测射频裸晶片800的数量是多个，且仍使用全探针的测试系统，那么完成所有晶片样品的测试则需要耗费较长时间；而若采用本发明实施例所提供的测试系统，可将每个待测射频裸晶片800与COB板通过打线的方式进行绑定，在更换测试样品进行测试时，只需要再对射频相关引脚使用射频探针进行连接，与全探针的方式相比，有效缩短了测试时间。

由于待测射频裸晶片800的低频引脚中包含电源引脚、低频回流地引脚和控制信号引脚，因此，在开始测试之前，首先需要将电源设备100和控制信号发射主板400分别连接到上述预设COB板600的相应接线端子上。具体的，将电源设备100的输出端与预设COB板600上的电源接线端子（与待测射频裸晶片800的电源引脚相连接的焊盘所对应的接线端子）进行连接，将控制信号发射主板400的输出端与预设COB板600上的目标接线端子（与待测射频裸晶片800的控制引脚相连接的焊盘所对应的接线端子）进行连接。

接下来，再利用射频探针分别建立信号发生器200、信号分析仪300与待测射频裸晶片800的连接通路，具体的，信号发生器200通过第一射频探针701与待测射频裸晶片800的射频输入引脚相连接，信号分析仪300通过第二射频探针702与待测射频裸晶片800的射频输出引脚相连接。也就是说，第一射频探针701的数量与射频输入引脚的数量相同，第二射频探针702的数量与射频输出引脚的数量相同。

为了提升测试系统的自动化程度，本发明实施例还将电源设备100、信号发生器200、信号分析仪300和控制信号发射主板400通过网线或者GPIB线连接到上位机500上，上位机500可以选择安装有预设测试软件的电脑PC，或者其他能够控制上述仪器的设备。

测试系统搭建完成之后，即可开始对待测射频裸晶片800的测试，上位机500首先控制电源设备100为待测射频裸晶片800供电，以使待测射频裸晶片800启动；接下来，再利用控制信号发射主板400发送模式控制信号至待测射频裸晶片800，以配置待测射频裸晶片800进入工作模式；然后，控制信号发生器200向射频输入引脚发送第一射频信号，此时，信号分析仪300将接收到射频输出引脚反馈的第二射频信号，信号分析仪300对其进行分析后，得到信号分析结果，并反馈给上位机500。上位机500在接收到上述信号分析结果之后，还可进一步对其进行深度分析，以得到其他测试指标。本发明实施例不对信号分析仪300的类型进行具体限定，用户可以根据实际需求设置相应的设备类型。例如，信号分析仪300可以是频谱分析仪。

本发明实施例提供了一种射频裸晶片测试系统，包括：电源设备100、信号发生器200、信号分析仪300、控制信号发射主板400、上位机500、预设COB板600和多个射频探针。该测试系统将射频探针和COB技术相结合，将待测射频裸晶片800的低频引脚从探针的连接方式改为打线连接方式，降低了测试系统中探针的使用数量，从而极大地减少了探针的操作时间，提高了射频裸晶片的测试效率，同时也提高了测试系统的稳定性。

为了辅助待测射频裸晶片800的性能测试，预设COB板600上除了放置待测射频裸晶片800之外，还可以根据实际需求在预设COB板600的背面放置其他元器件，但射频探针与待测射频裸晶片800进行连接时对预设COB板600的水平具有一定要求，如果直接将预设COB板600放置在探针台上，则无法保证水平，因此，在一个可选的实施方式中，预设COB板600上设有底部支撑部件；底部支撑部件用于使得预设COB板600在放置平面上悬空。在底部支撑部件的支撑下，能够保证预设COB板600中间器件的悬空，以保证水平。

考虑到实验室环境复杂，预设COB板600的放置区域还可能是不平的情况，为了确保预设COB板600可以保持相对水平状态，可选的，底部支撑部件为可伸缩部件，进而能调整其伸缩长度，针对实际放置环境可以分别调整每个底部支撑部件的伸缩状态。可选的，底部支撑部件的数量大于3。若预设COB板600为长方形或正方形，则可以选择在预设COB板600的四角上分别放置一个底部支撑部件。

在一个可选的实施方式中，如图2所示，预设COB板600的电源焊盘周围设有电源滤波电路900；其中，电源焊盘为与待测射频裸晶片800的电源引脚相连接的焊盘。

具体的，为了降低电源噪声，提高射频指标测试的精确度，例如噪声系数的测量，本发明实施例提供的测试系统还可以在预设COB板600的电源焊盘周围设置电源滤波电路900，电源滤波电路900的位置可以选择放置在电源焊盘的正面周围，也可以选择放置在电源焊盘的背面周围，本发明实施例不对其进行具体限定，电源滤波电路900的具体放置位置与实际电源滤波需求以及电源滤波电路900的具体设计存在关联。

在一个可选的实施方式中，电源滤波电路900包括：去耦电容，也即，可以通过在电源焊盘周围放置去耦电容的方法来减少电源噪声。若电源引脚使用直流探针的连接方式，则无法放置去耦电容，显然，本发明实施例提供的测试系统与传统测试系统相比，能够有效地提升测试的精度。

在一个可选的实施方式中，预设COB板600的目标焊盘周围设有预设外围电路901；其中，目标焊盘为与待测射频裸晶片800的控制引脚相连接的焊盘。

鉴于预设COB板600存在一定的板空间，所以除电源引脚之外，如果待测射频裸晶片800的控制引脚需要连接外部周边辅助电路也可以就近放置在预设COB板600上，因此，本发明实施例在目标焊盘周围设置预设外围电路901，预设外围电路901可以只在COB板上预留调试位置，根据实际情况选择是否放置电路元器件。

在一个可选的实施方式中，待测射频裸晶片800的低频引脚根据引脚排列顺序并遵循互不交叉的规则与预设COB板600上的焊盘相连接。具体的，在对低频引脚进行打线时，一要确保bonding线的长度足够短，二要确保bonding线互不交叉，因此，控制待测射频裸晶片800的低频引脚根据引脚排列顺序与预设COB板600上的焊盘依次连接即可。

综上所述，本发明实施例提供的射频裸晶片测试系统，将射频探针和COB技术进行结合，调整待测射频裸晶片的低频引脚从探针的连接方式改为打线连接方式，从而减少晶片测试过程中探针的使用数量，缩短探针的操作时间，进而有效抵提高了测试效率，提升了测试系统的稳定性。

实施例二

本发明实施例还提供了一种射频裸晶片测试方法，该射频裸晶片测试方法主要应用于上述实施例一所提供的射频裸晶片测试系统，以下对本发明实施例提供的射频裸晶片测试方法做具体介绍。

图3是本发明实施例提供的一种射频裸晶片测试方法的流程图，如图3所示，该方法具体包括如下步骤：

步骤S102，控制电源设备为待测射频裸晶片供电。

步骤S104，控制控制信号发射主板发送模式控制信号至待测射频裸晶片，以配置待测射频裸晶片的工作模式。

步骤S106，控制信号发生器通过第一射频探针向待测射频裸晶片的射频输入引脚发送第一射频信号。

步骤S108，接收信号分析结果。

其中，信号分析结果为信号分析仪通过待测射频裸晶片的第二射频探针接收并分析射频输出引脚发送的第二射频信号得到的结果。

上述实施例一已经对射频裸晶片测试系统的系统结构，以及利用该测试系统对待测射频裸晶片进行测试的过程进行了详细的介绍，具体可参考上文，此处不再赘述。

在一个可选的实施方式中，本发明方法还包括如下步骤：

步骤S21，获取待测射频裸晶片中所有引脚的电气参数。

步骤S22，基于电气参数将待测射频裸晶片中的引脚进行分类，得到引脚分类结果；其中，分类结果包括：射频引脚和低频引脚。

在利用射频裸晶片测试系统对待测射频裸晶片进行测试时，需要将待测射频裸晶片的低频引脚与预设COB板上的焊盘通过打线的方式一一对应连接，因此，在确定了待测射频裸晶片之后，首先需要确定哪些引脚是低频引脚，哪些引脚是射频引脚。

具体的，首先获取待测射频裸晶片中所有引脚的电气参数，其中，电气参数包括：工作频率和引脚功能。电源引脚和地引脚的工作频率为0Hz，因此可以初步将引脚区分为射频引脚、控制引脚、电源引脚和地引脚。进一步的，射频信号测试时，为了维持50ohm的特征阻抗，射频探针具有三个针尖，分别连接GND，Signal，GND（GSG探针），所以，根据地引脚的引脚功能还能进一步将低频回流地引脚从所有地引脚中筛选出来。一般地，将工作频率不大于1GHz的引脚视为低频引脚，本发明实施例不对低频引脚的阈值频率进行具体限定，用户可以根据实际需求进行设定。

在一个可选的实施方式中，在控制电源设备为待测射频裸晶片供电之前，本发明方法还包括如下步骤：

步骤S31，利用万用表的二极管模式测量预设COB板上的待测接线端子是否存在二极管效应。

若存在，则执行上述步骤S102-S108；若不存在，则执行下述步骤S32。

步骤S32，通知指定人员对待测接线端子的连接通路进行核查。

具体的，为了确保待测射频裸晶片的低频引脚与预设COB板的焊盘已连接无误，在待测射频裸晶片上电之前，还需要对所有打线的引脚进行连接性测试。一般地，射频裸晶片的引脚上都设有ESD保护二极管，因此，可以利用万用表的二极管模式量测预设COB板上的每个待测接线端子是否存在二极管效应，其中，待测接线端子为与待测射频裸晶片的低频引脚相连接的焊盘相对应的接线端子。

若存在二极管效应，则说明打线连接无误，可以开始测试；若不存在二极管效应，则说明打线存在虚接的情况，应立即通知指定人员对待测接线端子的连接通路进行核查，修复连接之后，再允许进行测试。

实施例三

参见图4，本发明实施例提供了一种电子设备，该电子设备包括：处理器60，存储器61，总线62和通信接口63，所述处理器60、通信接口63和存储器61通过总线62连接；处理器60用于执行存储器61中存储的可执行模块，例如计算机程序。

其中，存储器61可能包含高速随机存取存储器（RAM，Random Access Memory），也可能还包括非不稳定的存储器（non-volatile memory），例如至少一个磁盘存储器。通过至少一个通信接口63（可以是有线或者无线）实现该系统网元与至少一个其他网元之间的通信连接，可以使用互联网，广域网，本地网，城域网等。

总线62可以是ISA总线、PCI总线或EISA总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图4中仅用一个双向箭头表示，但并不表示仅有一根总线或一种类型的总线。

其中，存储器61用于存储程序，所述处理器60在接收到执行指令后，执行所述程序，前述本发明实施例任一实施例揭示的流过程定义的装置所执行的方法可以应用于处理器60中，或者由处理器60实现。

处理器60可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器60中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器60可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital SignalProcessing，简称DSP)、专用集成电路(Application Specific Integrated Circuit，简称ASIC)、现成可编程门阵列(Field-Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器61，处理器60读取存储器61中的信息，结合其硬件完成上述方法的步骤。

本发明实施例所提供的一种射频裸晶片测试方法的计算机程序产品，包括存储了处理器可执行的非易失的程序代码的计算机可读存储介质，所述程序代码包括的指令可用于执行前面方法实施例中所述的方法，具体实现可参见方法实施例，在此不再赘述。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

此外，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。

在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种射频裸晶片测试系统，其特征在于，包括：电源设备、信号发生器、信号分析仪、控制信号发射主板、上位机、预设COB板和多个射频探针；其中，所述预设COB板上放置待测射频裸晶片，且所述待测射频裸晶片的低频引脚与所述预设COB板上的焊盘通过打线的方式一一对应连接；所述预设COB板上的每个焊盘与所述预设COB板上的每个接线端子一一对应连接；

所述上位机分别与所述电源设备、所述信号发生器、所述信号分析仪和所述控制信号发射主板相连接；所述信号发生器通过第一射频探针与所述待测射频裸晶片的射频输入引脚相连接；所述信号分析仪通过第二射频探针与所述待测射频裸晶片的射频输出引脚相连接；

所述电源设备的输出端与所述预设COB板上的电源接线端子相连接；其中，所述电源接线端子为与所述待测射频裸晶片的电源引脚相连接的焊盘所对应的接线端子；

所述控制信号发射主板的输出端与所述预设COB板上的目标接线端子相连接；其中，所述目标接线端子为与所述待测射频裸晶片的控制引脚相连接的焊盘所对应的接线端子；

所述电源设备用于在所述上位机的控制下为所述待测射频裸晶片供电；

所述上位机用于控制所述控制信号发射主板发送模式控制信号至所述待测射频裸晶片，以配置所述待测射频裸晶片的工作模式；

所述信号发生器用于在所述上位机的控制下通过所述第一射频探针向所述射频输入引脚发送第一射频信号；

所述信号分析仪用于通过所述第二射频探针接收并分析所述射频输出引脚发送的第二射频信号，得到信号分析结果，并将所述信号分析结果发送至所述上位机。

2.根据权利要求1所述的射频裸晶片测试系统，其特征在于，所述预设COB板上设有底部支撑部件；所述底部支撑部件用于使得所述预设COB板在放置平面上悬空。

3.根据权利要求2所述的射频裸晶片测试系统，其特征在于，所述底部支撑部件为可伸缩部件。

4.根据权利要求2所述的射频裸晶片测试系统，其特征在于，所述底部支撑部件的数量大于3。

5.根据权利要求1所述的射频裸晶片测试系统，其特征在于，所述预设COB板的电源焊盘周围设有电源滤波电路；其中，所述电源焊盘为与所述待测射频裸晶片的电源引脚相连接的焊盘。

6.根据权利要求5所述的射频裸晶片测试系统，其特征在于，所述电源滤波电路包括：去耦电容。

7.根据权利要求1所述的射频裸晶片测试系统，其特征在于，所述预设COB板的目标焊盘周围设有预设外围电路；其中，所述目标焊盘为与所述待测射频裸晶片的控制引脚相连接的焊盘。

8.根据权利要求1所述的射频裸晶片测试系统，其特征在于，所述待测射频裸晶片的低频引脚根据引脚排列顺序并遵循互不交叉的规则与所述预设COB板上的焊盘相连接。

9.一种射频裸晶片测试方法，其特征在于，所述方法应用于上述权利要求1-8中任一项所述的射频裸晶片测试系统，所述方法包括：

控制电源设备为待测射频裸晶片供电；

控制控制信号发射主板发送模式控制信号至所述待测射频裸晶片，以配置所述待测射频裸晶片的工作模式；

控制信号发生器通过第一射频探针向所述待测射频裸晶片的射频输入引脚发送第一射频信号；

接收信号分析结果；其中，所述信号分析结果为信号分析仪通过所述待测射频裸晶片的第二射频探针接收并分析所述射频输出引脚发送的第二射频信号得到的结果。

10.根据权利要求9所述的射频裸晶片测试方法，其特征在于，所述方法还包括：

获取所述待测射频裸晶片中所有引脚的电气参数；其中，所述电气参数包括：工作频率和引脚功能；

基于所述电气参数将所述待测射频裸晶片中的引脚进行分类，得到引脚分类结果；其中，所述分类结果包括：射频引脚和低频引脚。

11.根据权利要求9所述的射频裸晶片测试方法，其特征在于，在控制电源设备为待测射频裸晶片供电之前，所述方法还包括：

利用万用表的二极管模式测量预设COB板上的待测接线端子是否存在二极管效应；其中，所述待测接线端子为与所述待测射频裸晶片的低频引脚相连接的焊盘相对应的接线端子；

若存在，则执行控制电源设备为待测射频裸晶片供电的步骤；

若不存在，则通知指定人员对所述待测接线端子的连接通路进行核查。

12.一种电子设备，包括存储器、处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现上述权利要求9至11中任一项所述的方法的步骤。

13.一种具有处理器可执行的非易失的程序代码的计算机可读介质，其特征在于，所述程序代码使所述处理器执行权利要求9至11中任一项所述的方法。

Images