CN216748737U - 一种串行通信扩展电路 - Google Patents
一种串行通信扩展电路 Download PDFInfo
- Publication number
- CN216748737U CN216748737U CN202123259792.9U CN202123259792U CN216748737U CN 216748737 U CN216748737 U CN 216748737U CN 202123259792 U CN202123259792 U CN 202123259792U CN 216748737 U CN216748737 U CN 216748737U
- Authority
- CN
- China
- Prior art keywords
- pin
- pulse signal
- pins
- signal output
- serial communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Bus Control (AREA)
- Microcomputers (AREA)
Abstract
本实用新型涉及一种串行通信扩展电路，包括单片机、逻辑电路和多个从站设备；所述单片机的脉冲信号输出引脚与逻辑电路的串行输入引脚连接；所述逻辑电路的并行输出引脚与多个从站设备的片选引脚连接；所述单片机的SPI总线引脚与多个从站设备的SPI总线引脚连接。本实用新型巧妙地使用了串口转并口芯片的功能，将并口输出的思路应用到了片选I C的片选信号上，而串口输入端则可以极大程度的节省引脚，从而使用HC595或HC138等芯片，去实现一个本需要大量引脚的占用的功能，从而优化了硬件的拓扑结构，进而节约了硬件和电气成本。
Description
技术领域
本实用新型属于电子工程应用领域，具体地说是一种串行通信扩展电路，应用于微型计算机通信总线的操作。
背景技术
SPI总线是一种常用的芯片间通信半双工总线，点对点的四线SPI通信一般为CE(片选)、SCLK(时钟)、MOSI(主数据发送)、MISO(从数据发送)，当扩展从芯片时，必须增加片选引脚的数量，加挂从站数量增加，单片机引脚复用更加紧张。如加挂8个从站时必须用到8个片选IO引脚，占用单片机的可用引脚数目，电路体积增大，增加单片机的器件成本。
实用新型内容
针对现有技术的不足，本实用新型提供一种串行通信扩展电路。四线SPI总线在片选时应用引脚数量必然会增加，占用单片机的可用引脚数目，引脚数目的提升导致单片机的选型更加复杂，同时提高了器件成本。本实用新型使用尽可能少的单片机引脚数实现了需求的功能，节约了电路体积，降低实现的复杂度，节省了单片机的器件成本。
本实用新型为实现上述目的所采用的技术方案是：一种串行通信扩展电路，包括单片机、逻辑电路和多个从站设备；
所述单片机的脉冲信号输出引脚与逻辑电路的串行输入引脚连接；
所述逻辑电路的并行输出引脚与多个从站设备的片选引脚连接；
所述单片机的SPI总线引脚与多个从站设备的SPI总线引脚连接。
所述单片机的脉冲信号输出引脚为GPIO引脚。
所述逻辑电路为移位寄存器芯片。
所述单片机的脉冲信号输出引脚包括脉冲信号输出引脚PA0、脉冲信号输出引脚PA1、脉冲信号输出引脚PA2，分别与移位寄存器芯片的串行输入引脚SER、串行输入引脚RCLK、串行输入引脚SCLK连接。
所述移位寄存器芯片的多个并行输出引脚分别与多个从站设备的片选引脚连接。
所述单片机的脉冲信号输出引脚包括脉冲信号输出引脚PA0、脉冲信号输出引脚PA1、脉冲信号输出引脚PA2，分别为串行数据引脚DATA、移位时钟引脚 RCLK、时钟引脚SCLK。
所述单片机的脉冲信号输出引脚PA1替换为RTC时钟晶振电路的时钟引脚。
所述逻辑电路为译码器。
所述单片机的脉冲信号输出引脚包括脉冲信号输出引脚PA0、脉冲信号输出引脚PA1、脉冲信号输出引脚PA2，分别与译码器的3个IO输入引脚连接。
所述译码器的多个IO输出引脚分别与多个从站设备的片选引脚连接。
本实用新型具有以下有益效果及优点：
1.减少了单片机的引脚占用，从而节约了单片机的成本，例如原本需要64 引脚封装的单片机芯片才能实现的功能，现在仅需要48引脚封装的单片机芯片即可。
2.巧妙地使用了串口转并口芯片的功能，将并口输出的思路应用到了片选 IC的片选信号上，而串口输入端则可以极大程度的节省引脚，从而使用HC595或 HC138等芯片，去实现一个本需要大量引脚的占用的功能，从而优化了硬件的拓扑结构，进而节约了硬件和电气成本。
3.如加挂8个从站时必须用到8个片选IO引脚，本实用新型可以使用2个或3 个IO信号实现8个从站芯片的片选功能，有效优化了单片机的引脚使用，节约了单片机成本。
附图说明
图1是本实用新型实施例1和实施例2的电路接线图；
图2是本实用新型实施例3的电路接线图。
具体实施方式
下面结合附图及实施例对本实用新型做进一步的详细说明。
实施例1：
使用单片机PA0，PA1，PA2(此处只是举例，也可以是任意GPIO引脚) 三个引脚分为三路PWM脉冲信号，定义为PA0：DATA、PA1:RCLK、PA2：SCLK，分别连接到74HC595的14脚SER、11脚RCLK、12脚SCLK上。HC595的Q0-Q7 引脚连接到从站的8个从站的CE引脚。单片机控制器的SPI总线SCLK、MOSI、MISO都以总线形式连接到所有的SPI从站。当我们要选择第一个从站作为通信片选、其他从站不需要通信时，只需要PA0产生二进制数00000001脉冲，PA1 作为时钟脉冲。此时PA2输出脉冲上升沿，可以将二进制数00000001写入 74HC595的存储寄存器中，存储寄存器将二进制数映射到Q0-Q7引脚，电平为 Q0高电平Q1-Q7为低电平，可以实现第一个从站的片选功能。当需要通信到第二个从站时，P0与PA1输出一个二进制数00000010的脉冲波形，然后使用PA2 将00000010从移位寄存器中转移到HC595的存储寄存器，Q1此时为高电平，Q0 和Q2-Q7为低电平，实现第二个从站的片选功能。
实施例2，省去PA1的RCLK功能使用系统自带的RTC时钟晶振引脚代替，此时PA0依然可以配合RTC时钟晶振引脚配合翻转输出二进制数。这样做的好处是可以节约一个GPIO引脚使得引脚复用极为紧张时可以使用最少数量的引脚。
实施例1和实施例2的硬件连接参见图1。
实施例3：
使用单片机PA0，PA1，PA2(也可以是任意CPIO引脚)三个引脚分为三路推挽输出信号，定义为PA0：IO0、PA1:IO1、PA2：IO2，分别连接到74HC138(仅以此一个型号的三八译码器作为范例，可替换为包含其他形式封装、功能为三八译码器的芯片)的1脚A、2脚B、3脚C上。74HC138的Y0-Y7引脚连接到从站的8个从站的CE引脚。单片机控制器的SPI总线CLK、MOSI、MISO都以总线形式连接到所有的SPI从站。此时使单片机PA0、PA1、PA2输出电平为001，对应的Y0-Y7输出则为10000000，此时选通第一个芯片CE，其他芯片片选为低电平。如需要片选第二个从站芯片时只需要让PA0-PA2输出010电平。此时Y0-Y7 的输出为01000000，此时选同的为第二个芯片。以此类推可以控制所有从站的通信片选。硬件连接参见图2。
实际产生的效果：
1.最大程度节约了单片机的引脚使用率。
2.精简了远距离传输的导线网络数量。
根据实施例1和2的方法，节约了MCU引脚资源，降低了物料成本与设计成本。
48引脚的单片机可能成本上和体积上都更有优势对传统的四线SPI串行通信总线进行电路扩展，仅使用两个(或3个)GPIO实现原本8个GPIO实现的片选功能。在更次级的扩展电路下，可控制28＝256个GPIO信号。传统的四线SPI 总线加挂8个从站必须使用8个CE(片选)信号、1个MOSI、1个MISO、一个 SCLK共11个引脚，在本实用新型应用中只需要使用两个脉冲引脚转化为8个片选信号、或使用3个GPIO译码成8个片选信号。从而节约单片机的GPIO数量，进而降低了电路的整体成本。
Claims (10)
1.一种串行通信扩展电路，其特征在于，包括单片机、逻辑电路和多个从站设备；
所述单片机的脉冲信号输出引脚与逻辑电路的串行输入引脚连接；
所述逻辑电路的并行输出引脚与多个从站设备的片选引脚连接；
所述单片机的SPI总线引脚与多个从站设备的SPI总线引脚连接。
2.根据权利要求1所述的一种串行通信扩展电路，其特征在于，所述单片机的脉冲信号输出引脚为GPIO引脚。
3.根据权利要求1所述的一种串行通信扩展电路，其特征在于，所述逻辑电路为移位寄存器芯片。
4.根据权利要求1或2所述的一种串行通信扩展电路，其特征在于，所述单片机的脉冲信号输出引脚包括脉冲信号输出引脚PA0、脉冲信号输出引脚PA1、脉冲信号输出引脚PA2，分别与移位寄存器芯片的串行输入引脚SER、串行输入引脚RCLK、串行输入引脚SCLK连接。
5.根据权利要求3所述的一种串行通信扩展电路，其特征在于，所述移位寄存器芯片的多个并行输出引脚分别与多个从站设备的片选引脚连接。
6.根据权利要求4所述的一种串行通信扩展电路，其特征在于，所述单片机的脉冲信号输出引脚包括脉冲信号输出引脚PA0、脉冲信号输出引脚PA1、脉冲信号输出引脚PA2，分别为串行数据引脚DATA、移位时钟引脚RCLK、时钟引脚SCLK。
7.根据权利要求6所述的一种串行通信扩展电路，其特征在于，所述单片机的脉冲信号输出引脚PA1替换为RTC时钟晶振电路的时钟引脚。
8.根据权利要求1所述的一种串行通信扩展电路，其特征在于：所述逻辑电路为译码器。
9.根据权利要求1或2所述的一种串行通信扩展电路，其特征在于：所述单片机的脉冲信号输出引脚包括脉冲信号输出引脚PA0、脉冲信号输出引脚PA1、脉冲信号输出引脚PA2，分别与译码器的3个IO输入引脚连接。
10.根据权利要求9所述的一种串行通信扩展电路，其特征在于：所述译码器的多个IO输出引脚分别与多个从站设备的片选引脚连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202123259792.9U CN216748737U (zh) | 2021-12-23 | 2021-12-23 | 一种串行通信扩展电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202123259792.9U CN216748737U (zh) | 2021-12-23 | 2021-12-23 | 一种串行通信扩展电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216748737U true CN216748737U (zh) | 2022-06-14 |
Family
ID=81938097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202123259792.9U Active CN216748737U (zh) | 2021-12-23 | 2021-12-23 | 一种串行通信扩展电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216748737U (zh) |
-
2021
- 2021-12-23 CN CN202123259792.9U patent/CN216748737U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101329663B (zh) | 一种实现片上系统管脚分时复用的装置及方法 | |
| CN110781119B (zh) | 一种i2c总线扩展接口及其控制方法、片上系统 | |
| CN102622192B (zh) | 一种弱相关多端口并行存储控制器 | |
| CN110781117A (zh) | 一种基于fpga的spi扩展总线接口以及片上系统 | |
| CN110444236B (zh) | 选择性连接到非易失性存储器的数据存储设备 | |
| CN102279818B (zh) | 支持有限共享的向量数据访存控制方法及向量存储器 | |
| CN101236774B (zh) | 单端口存储器实现多端口存储功能的装置和方法 | |
| US7836240B2 (en) | Interface arrangement for a system on a chip suitable for outputting higher-frequency signals for operating peripheral devices, and use thereof | |
| CN110795382A (zh) | 一种基于fpga的通用异步收发传输器以及片上系统 | |
| CN216748737U (zh) | 一种串行通信扩展电路 | |
| CN204390227U (zh) | 计算设备扩展装置、以及可扩展的计算系统 | |
| CN105677609A (zh) | 一种SoC系统的总线结构 | |
| CN1180356C (zh) | 一种双通道共享存储器的实现方法 | |
| CN101876960B (zh) | 一种apb总线系统及一种芯片 | |
| CN102693199B (zh) | Idma接口及其控制方法 | |
| CN216772401U (zh) | 一种主设备主控功能实现系统 | |
| CN210983388U (zh) | 一种可一路转多路pci-e和pci总线接口的板卡 | |
| CN205091735U (zh) | 一种基于qpi总线实现扩展系统内存的新型扩展模块 | |
| CN103488601B (zh) | 一种时钟延时、数据访问方法、系统及设备 | |
| CN115114225A (zh) | 芯片控制电路、系统和芯片 | |
| CN203287889U (zh) | Sd/mmc卡和iic从机的控制设备 | |
| CN208000569U (zh) | 一种基于可扩展串行总线系统的数字量输入输出装置 | |
| CN102306142B (zh) | 一种fft倒序操作存储器数据调度方法及电路 | |
| CN107341116B (zh) | 基于arm的pc/104通信方法及其写入、读取时序 | |
| CN101321119B (zh) | 实现数据比特交换的系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |