CN216698360U - 一种电子装置的框架及封装体 - Google Patents

一种电子装置的框架及封装体 Download PDF

Info

Publication number
CN216698360U
CN216698360U CN202122646083.XU CN202122646083U CN216698360U CN 216698360 U CN216698360 U CN 216698360U CN 202122646083 U CN202122646083 U CN 202122646083U CN 216698360 U CN216698360 U CN 216698360U
Authority
CN
China
Prior art keywords
plastic
guide pin
package
extension
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN202122646083.XU
Other languages
English (en)
Inventor
王忠宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Application granted granted Critical
Publication of CN216698360U publication Critical patent/CN216698360U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开一种电子装置的框架及封装体，框架具有复数个导脚，其中，该导脚具有上表面、下表面及侧边，且导脚下表面是供封装体供对外电连通用；载板具有上表面、下表面及凹部，其中，凹部位于上表面，而导脚下表面与载板上表面接合，且载板变形量小于15毫米或载板长度的5％。该框架除了具有导脚外，更可具有开孔或凸点，当导脚与开孔或凸点结合时，导脚至少可借开孔或凸点增加与塑料的接合面积及强度，用以避免塑料与导脚间产生剥离的损坏，另外，封装体的导电件实施为凸块的导电件时，当导电件与开孔接合时可提升封装体的品质，或当导电件与凸点接合时可降低导电件的高度及成本。

Description

一种电子装置的框架及封装体
技术领域
本实用新型涉及电子装置封装技术领域，具体地涉及一种电子装置的封装体结构，尤指用于封装体的框架。
背景技术
如图1A～图1B所示，是现有熟知的无导脚扁平封装体(QFN)的剖视图。首先，如图1A所示，封装体1a包含有：框架(lead frame)、晶片、导电件及塑料，该框架是导体且厚度大于127微米(μm)，框架具有复数个导脚 (inner lead)A、延伸部C及晶片座(die pad)P，该导脚A功用是供晶片20 传输电性到塑料60外供电连通用，导脚A厚度Ta是大于127微米，该延伸部C功用是尽量的靠近晶片20用以缩短导电件18的长度，以及降低封装体1a的成本，延伸部C与导脚A接合而电连通，延伸部C上表面与导脚A 上表面齐平，且延伸部C厚度Tc是64微米，使延伸部C与导电件18接合时呈悬空状，该晶片座P功用是乘载晶片20；晶片20具有复数个连接垫 (bond pad)24供电连通用，并借黏胶40与晶片座P接合；导电件18实施为导电线，其分别与晶片20连接垫24及延伸部C接合或与导脚A接合，使晶片20与导脚A电连通；塑料(encapsulant)60是绝缘材料，塑料60与框架接合并包覆晶片20、导电件18、导脚A、延伸部C及晶片座P，并令导脚A及晶片座P的一部分裸露于塑料60外部；封装体持续被要求体积要更薄、更小及更好的品质，但封装体1a已不易达到上述的需求，说明如下： 1)降低封装体厚度难：如图1A所示，封装体1a厚度是由塑料60厚度与导脚A厚度Ta叠加组成，使封装体1a厚度Ta无法降到最低，再如图1B所示，是将图1A导脚A厚度Ta降为30微米的例子，用以降低封装体1a厚度，但当锡Tn与导脚A接合且锡Tn受外力拉扯时，因导脚A厚度Ta仅为30微米，明显的比图1A的导脚A厚度薄，使塑料60与图1B的导脚A 接合处易产生剥离，以致易使导电件18与导脚A间产生电性断路的损坏； 2)熟知的延伸部限制多：如图1A所示，因延伸部C与导电件18接合时是呈悬空状，若延伸部C长度L大于250微米会因支撑力弱而振动，使导电件18与延伸部C间造成接合强度不足的损坏，令延伸部C的设置受到限制，再如图1B所示，当导脚A厚度Ta降为30微米，而延伸部C厚度Tc仅为15微米时，因延伸部C厚度Tc太薄及支撑力太弱而无法与导电件18接合，令框架无法具有延伸部C的功用。
实用新型内容
本实用新型提供的一种框架及载板结构，该框架供无外引脚的封装体用，所述框架，框架具有复数个导脚，其中，该导脚至少具有上表面、下表面及侧边，且导脚下表面是供封装体供对外电连通用；及所述载板，载板具有上表面、下表面及凹部，其中，凹部位于上表面，而导脚下表面与载板上表面接合，且载板变形量小于15毫米或载板长度的5％。
本实用新型提供的一种无外引脚的封装体，封装体包含有导脚、黏胶、晶片、导电件及塑料，所述导脚，具有上表面、下表面及侧边；所述晶片、导电件及黏胶，黏胶与晶片接合，而晶片上表面具有连接垫供导电件接合，导电件分别与连接垫及导脚接合，使晶片与导脚电连通；及所述塑料，具有上表面、下表面及凹部，该凹部位于塑料下表面，塑料包覆晶片、导电件、黏胶及导脚，其中，黏胶下表面裸露于塑料下表面，而导脚下表面裸露于塑料的凹部供对外电连通用。
本实用新型提供的一种框架，该框架供无外引脚的封装体用并具有导脚、延伸部及绝缘层，所述导脚，具有上表面、下表面及侧边；所述延伸部，延伸部是导脚的一部分并具有上表面、下表面及侧边，延伸部与导脚相邻设置并接合而电连通；及所述绝缘层，具有上表面及下表面，绝缘层包覆导脚及延伸部，令导脚上表面或延伸部上表面的一部分裸露于绝缘层上表面外，并令导脚下表面及延伸部下表面裸露于绝缘层下表面外，其中，导脚下表面供对外电连通用。
本实用新型提供的又一种框架，框架供封装体用，框架具有导脚，而导脚还具有开孔，使开孔成为导脚的一部分，该开孔可供塑料或绝缘层填入，或供锡金属或供实施为凸快导电件的锡块填入，当框架与塑料或绝缘层接合后，导脚下表面是裸露于塑料或绝缘层下表面外；所述导脚，其具有上表面、下表面及侧边，其中，导脚下表面供封装体对外电连通用；及所述开孔，开孔位于导脚上表面与下表面之间，使开孔是贯穿的开孔。
本实用新型提供的另一种框架，框架供无引脚的封装体用，该框架具有导脚，导脚还具有凸点，当框架与塑料接合后，导脚下表面裸露于塑料的下表面外部，所述导脚，具有上表面、下表面及侧边；及所述凸点，凸点供导电件接合用以传输晶片的电性用，凸点具有上表面及侧边，凸点是以蚀刻或电镀方式设置在导脚上表面，使凸点上表面凸出于导脚上表面。
为弥补熟知封装体厚度不易降低的限制，令框架的导脚可具有延伸部或开孔或凸点，使导脚可增加与塑料的接合面积及强度，据此，可降低导脚厚度及封装体的厚度，另外，当导电件实施为凸块的导电件且导脚具有开孔，而锡金属或导电件的锡块容置在开孔内时，使设置在导脚下表面的锡金属可直接与开孔内的锡金属或导电件接合，使导电件与锡金属间不易产生介面金属共化物，进而可提升封装体的品质，或当导电件的锡块与凸点接合时，可设计凸点的高度使导电件的高度及成本得以降低。
附图说明
下面结合附图及实施例对本实用新型作进一步描述：
图1A～图1B：现有熟知的封装体的剖视图；
图2A～图2B：本实用新型实施例的封装体的俯视图及剖视图；
图3A～图3C：本实用新型实施例的框架及载板的剖视图；
图4A～图4E1：本实用新型实施例的封装体制造流程的剖视图；
图5A～图5C：本实用新型实施例的封装体制造流程的剖视图；
图6A～图6C：本实用新型实施例的封装体的剖视图；
图7A-图7C：本实用新型实施例的框架的剖视图；
图7D：本实用新型实施例的封装体的剖视图。
其中：
10、15、1a........封装体；18、28........导电件；
20.............晶片；24..........连接垫；
21、31、391、81、91、3E1...上表面；32、42、62、92、3E2...下表面；
2a............铜柱；2b...........锡块；
33、393.........侧边；34...........开孔；
38............导电层；39、39A、39B、39K、3E9...凸点；
3E22............第二下表面；
A、3B...........导脚；C、3E.........延伸部；
P............晶片座；40............黏胶；
60............塑料；68、88、98、398、3E8......凹部；
70、75..........线路；80............载板；
8C、8D..........元件；90、95.........绝缘层；
CC...........切割线；D............深度；
F...........外来物；H............高度；
L............长度；S3、Sa、Sb、Sk......间隙；
Tn.............锡；T3、T6、Ta、Tc......厚度；
W8、W9、Wa、Wb...宽度；Zb、Zs........填充物。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本实用新型进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本实用新型的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本实用新型的概念。
实施例：
如图2A～图2B所示实施例，图2A是封装体俯视图，图2B是图2A切割线CC剖视图，封装体包含：框架、晶片、黏胶、导电件及塑料，该框架是导体且厚度介于1～204微米间，框架具有复数个导脚3B，本图的导脚还具有延伸部及开孔，令延伸部及开孔是导脚的一部分，该导脚3B可实施为铜或金或银或合金等适用的导体，其功用是供晶片20传输电性到塑料60外供电连通用，导脚3B厚度T3是30微米，该延伸部3E功用是靠近晶片20 用以缩短导电件18长度，及降低封装体10的成本，延伸部3E与导脚3B 相邻设置接合而电连通，且延伸部3E厚度与导脚3B厚度T3相同且位于相同平面，据此，使延伸部3E与导电件18接合时不是呈悬空状，该开孔34 可呈完全封闭状或非完全封闭状，且开孔34可设置在导脚3B或延伸部3E，本实施例是设置在导脚3B，开孔34可呈圆形等适用的形状，用以容置塑料 60等绝缘材料或锡或镍等导电材料；该晶片20上表面具有连接垫24，晶片 20与黏胶40接合并与导脚3B相邻设置；导电件18实施为导电线，导电件 18分别与连接垫24及导脚3B或延伸部3E接合，使晶片20与导脚3B电连通；该塑料60是绝缘材料，塑料60与框架接合并包覆晶片20、导电件18、导脚3B及延伸部3E，并使导脚3B下表面32、延伸部3E下表面32及黏胶 40下表面42裸露于塑料60下表面62外；由上述说明得知，封装体10相比于熟知封装体1a，具有下列优点：1)封装体更薄：借导脚3B具有开孔 34的特征，令塑料60的一部分容置在开孔34内而崁在导脚3B内，可避免导脚3B受外力左右拉扯而造成与塑料60间剥离的损坏，或借导脚3B具有延伸部3E的特征，使导脚3B借延伸部3E的表面及侧边而增加与塑料60 接合的面积及强度，用以避免导脚3B受外力向下拉而造成与塑料60间剥离的损坏，令导脚3B厚度T3可借开孔34或延伸部3E而实施得比熟知导脚 A厚度Ta更薄，甚至可实施为1微米，使封装体10厚度比熟知封装体1a 厚度更薄；2)延伸部限制少：因导脚3B与延伸部3E位于相同水平面，使延伸部3E与载板(80_图5B)接合，或与銲线机(wire bonder)作业区接合时，令延伸部3E是平贴在载板或作业区表面，据此，导电件18不会因延伸部 3E的支撑力弱而造成接合强度不足的损坏，使延伸部3E长度L不受限制而可自由的延伸。
如图3A～图3C所示实施例，是框架及载板的剖视图，首先，如图3A 所示，该框架的导脚还具有延伸部及开孔，令延伸部及开孔是导脚的一部分，延伸部3E与导脚3B相邻设置，并令延伸部3E侧边33的一部分与导脚3B 接合而电连通，而开孔34设置在延伸部3E并贯穿延伸部3E，导脚3B可实施为铜或金或银或合金等适用的导体，该载板80可由铜箔等导电材料组成，或由环氧树脂等绝缘材料组成，本图的载板80实施为铜箔，且导脚3B下表面32及延伸部3E下表面32与载板80上表面81接合；接着，如图3B所示，该框架的导脚3B还具有导电层38，导电层38具有保护导脚3B或延伸部3E的表面不被氧化，或提升与其他导体接合品质的功效，导电层38厚度可小于15微米，可由金或银或锡等适用的金属组成，或由不同的导电材料堆叠组成，如镍及金、镍及钯及金等等，导电层38设置在导脚3B表面(31、 32)，并令导电层38成为导脚3B上表面31或下表面32的一部分，该载板 80具有一设位于其上表面81的凹部88，载板80由二导电的元件8C堆叠组成，元件8C可由铜箔或其他金属组成，导脚3B下表面32与载板80上表面81接合，凹部88低于导脚3B下表面32的深度D可大于1或10或20 微米，令凹部88可容置塑料60或绝缘层90或供晶片或供晶片接合用的黏胶40等材料，令封装体具有凹部(68_图5C)，或令绝缘层90具有凹部(98_ 图6B)，可避免外来导电材料造成电性短路的损坏；接着，如图3C所示，该载板80由二导电的元件8C，及一绝缘的元件8D堆叠组成，并令元件8D 是位于二元件8C之间，该框架具有导脚及绝缘层，其中，导脚还具有延伸部，令延伸部是导脚的一部分，延伸部3E与导脚3B相邻设置并接合而电连通，该绝缘层90可实施为防焊油墨(solder mask)或环氧树脂或其他的绝缘材料，绝缘层90包覆导脚3B及延伸部3E，并令导脚3B的一部分裸露于绝缘体90上表面91外供电连通用，本例是位于延伸部3E的上表面31的一部分裸露于绝缘层90外，而导脚3B下表面32及延伸部3E下表面32裸露于绝缘层90下表面92外，使导脚3B与载板80分离后可供对外电连通，借由绝缘层90的设置可提升框架的功用及实用性，如：参阅图6B所示可在绝缘层90裸露于大气中的表面堆叠线路70，使框架具有二层导电层的结构，或可在二层导电层的结构再堆叠增设绝缘层90及线路而成为多层导电层的结构；上述各载板80主要功用是承载框架，避免框架因弯曲过大而造成挤压损坏，且载板80对弯曲程度的要求是：载板80变形量需小于15毫米(mm) 或其长度的5％。
如图4A～图4D及图4A～图4E1所示，是封装体制作流程的剖视图，首先，如图4A所示，提供框架及载板，框架及载板80的特征与符号与图3A 框架及载板80同，请参阅图3A说明；接着，如图4B所示，提供晶片20、导电件28及塑料60，及提供切割、贴合、焊接、模压等制程(process)，该晶片20上表面21具有连接垫24，晶片20设位在框架表面，导电件28实施以锡为主要材料的凸块(bump)，导电件28的一部分容置在开孔34内，并分别与晶片20连接垫24及延伸部3E接合，使晶片20与导脚3B电连通，另外，依需求在开孔34内可预先填入锡金属，使导电件28可与已填入开孔 34内的锡金属接合，接着，令塑料60与框架接合并包覆晶片20、导电件 28、导脚3B及延伸部3E；接着，如图4C所示，将载板80移除，使导电件28的一部分、导脚3B下表面32及延伸部3E下表面32裸露于塑料60 下表面62外部，至此，封装体10就已形成；接着，如图4D所示，依需求提供实施为防焊油墨等适用材料制成的绝缘层，绝缘层90与塑料60下表面 62接合，并令导脚3B可对外电连通，而延伸部3E的至少一部分被绝缘层90包覆而更稳固的与塑料60接合，并可避免延伸部3E造成电性短路的损坏；接着，如图4C1所示，依需求令载板80上表面81实施为导电的元件(8C_ 参阅图3C)，在完成图4B的制程后，将载板80的一部分移除，并令位于载板80上表面81的导电元件8C仍与塑料60下表面62接合，接着，提供蚀刻工艺将元件8C的一部分移除，令元件8C未被移除的部分转换成线路70；接着，如图4D1所示，提供实施为环氧树脂等适用的绝缘层90，绝缘层90 设置在塑料60下表面62并包覆线路70，并令线路70的一部分裸露于绝缘层90外供电连通，至此，封装体15就已形成；接着，如图4E1所示，可依需求增设至少一第二线路75及第二绝缘层95并与绝缘层90堆叠设置，使框架具有多层线路可更广泛的被使用。
如图5A～图5C所示，是封装体制作流程的剖视图，首先，如图5A所示，提供框架及载板，该载板80由导电的元件8C及/或绝缘的元件8D堆叠组成，载板80的凹部88位于上表面81，该框架具有导脚3B及延伸部3E，导脚3B下表面32及延伸部3E下表面32分别与载板80上表面81接合，该延伸部3E与导脚3B相邻设置但与其他的导脚3B电连通，而导脚3B及延伸部3E的上表面31或下表面32可依需求设置导电层38；接着，如图5B 所示，提供切割、贴合、焊接及模压等制程，及提供晶片20、导电件18及黏胶40等材料，首先，晶片20借黏胶40设位在载板80的一凹部88，晶片20借导电件18与导脚3B及延伸部3E电连通，接着，塑料60具有上表面81及下表面62，塑料60与框架接合并包覆导脚3B、晶片20、导电件18 及延伸部3E，并令塑料60的一部分容置在载板80凹部88内；接着，如图 5C所示，将载板80移除后封装体10就已形成，令塑料60下表面62具有复数个凹部68，同时，各凹部68的深度可大于5或10或20微米，且各凹部68分别与导脚3B、延伸部3E及黏胶40相对应设置，并使导脚3B下表面32、延伸部3E下表面32及黏胶40下表面42裸露于各相对应设置的凹部68，且可依需求在塑料60下表面62设置绝缘层(90_参阅图4C)，并使绝缘层至少包覆延伸部3E下表面32的一部分；塑料60凹部68具有下列优点： 1)封装体10借锡与电路板接合后，当导电的外来物F停留在塑料60下表面62，可借凹部68的深度增大二延伸部3E间的距离，可降低因外来物F 造成电性短路的风险；2)凹部68使导脚3B上表面31及延伸部3E上表面31更靠近晶片20上表面21，并使导电件18的长度及生产时间得以减少而降低封装体10的成本。
如图6A所示实施例，是封装体剖视图，该封装体包含有：框架、晶片 20、塑料60及导电件28，其中，框架的导脚3B具有开孔34且开孔34贯穿导脚3B；晶片20上表面21具有连接垫24；导电件28实施为铜凸块(copper pillar bump)并具有铜柱2a及锡块2b，铜柱2a与晶片20连接垫24接合，而锡块2b的至少一部分容置于开孔34内，可令锡块2b与导脚3B接合或不接合，本图实施为不与导脚3B接合；塑料60是绝缘体，塑料60与框架接合并包覆晶片20、导电件28及导脚3B，且塑料60的一部分容置于开孔 34内，据此，塑料60的一部分可容置在开孔34内并包覆导电件28锡块2b，可增加塑料60与导脚3B的接合面积及强度，以避免造成导脚3B剥离的损坏，同时，令锡块2b的一部分及导脚3B下表面32裸露于塑料60下表面 62外，接着，依需求在导脚3B下表面32设置锡Tn，使锡Tn可同时与导电件28及导脚3B接合，导脚3B亦可具有延伸部3E(参阅图4C)，且延伸部的下表面可依需求可完全裸露，或部分裸露或完全不裸露于塑料60的下表面62；由上述说明可得下列优点；1)品质更好：锡Tn与导电件28锡块 2b的接合，使锡块2b与锡Tn的界面不易产生介面金属共化物 (IMC_intermetalliccompound)，据此，可避免导电件28与锡Tn间造成电性的衰减或损坏，因为，介面金属共化物(IMC)的厚度会随着温度及时间而增厚，使导电件28与锡Tn间的阻抗值随着介面金属共化物厚度而增大，甚至因阻抗过大而造成电性断路；2)接合性更好：锡Tn与导电件28锡块2b的接合，令锡Tn如图钉般崁在塑料60内，使导脚3B更稳固的与塑料60 及锡Tn接合，可降低锡Tn被拉扯而造成导脚3B与塑料60间剥离的损坏，据此，导脚3B厚度(T3_参阅图2B)可实施得更薄，如：小于10或5或1微米，进而降低封装体10的厚度。
如图6B所示实施例是封装体剖视图，封装体具有：框架、晶片、导电件、黏胶及塑料，其中，晶片20、导电件18、黏胶40及塑料60的特征及符号是与图2B所示的相同，请参阅图2B说明，而框架具有导脚3B、绝缘层90及线路70，其中，导脚3B具有延伸部3E，导脚3B、延伸部3E及绝缘层90的特征与图3C的相似，相同处请参阅图3C说明，其不同处是绝缘层90，绝缘层90具是有凹部98，凹部98位于绝缘层90下表面92，并令导脚3B下表面32及延伸部3E下表面32裸露于凹部98，使延伸部3E借凹部98增加与不同电位的导脚或延伸部间的距离(参阅图5C)，可避免外来物 F造成电性短路的风险，该线路70设置在绝缘层90上表面91，并令线路 70与导脚3B电连通，据此，使线路70与导脚3B呈堆叠状设置，另外，可依需求在绝缘层90上表面91增设第二绝缘层95，用以包覆线路70并令线路70的一部分裸露于第二绝缘层外；该晶片20表面具连接垫24，晶片20 借黏胶40设置在绝缘层90上表面91，并借导电件18与线路70接合而与导脚3B电连通，该塑料60与绝缘层90上表面91接合并包覆晶片20及导电件18，并令导脚3B及延伸部3E裸露于塑料60外部，使导脚3B可对外电连通；由上述说明可知，设置绝缘层90及线路70，使框架可具有熟知二层线路电路板相同的功效，但不需如熟知电路板需设置防焊层，用以防止延伸部3E发生电性短路的损坏，据此，封装体10因不需设置防焊层而可达到降低成本及减少厚度的功效。
如图6C所示是封装体的剖视图，封装体具有：晶片、导电件、塑料及框架，其中，该晶片20表面具有连接垫24；该导电件28实施为铜凸块并由铜柱2a及锡块2b组成，导电件28分别与晶片20连接垫24及导脚3B 的凸点接合，使晶片20与导脚3B电连通；该塑料60与框架接合并包覆晶片20、导电件28、导脚3B及凸点，并令导脚3B下表面32裸露于塑料60 下表面62外供电连通；该框架具有复数个导脚3B，该导脚3B具有凸点(39、 39A、39B)，并具有上表面31、下表面32及侧边33，该凸点是以电镀或蚀刻方式设置在导脚3B上表面31，使凸点不需借锡膏等导电的黏接材料就可与导脚3B电连通，并使凸点凸出于导脚3B上表面31在1～15微米间，或依需求可大于16微米，据此，令导脚3B上表面31与凸点之间，不会因黏接材料而造成凸点的剥离或倾斜或位移等损坏，且凸点可以是实心的块状或条状等适用的形状，当导脚3B具有延伸部(3E_参阅图2B)，延伸部3E与导脚3B相邻设置并而电连通，且凸点也可设置在延伸部上表面31，同时，凸点上表面的宽度及高度是经设计而得，说明如下：1)如凸点39所示，凸点 39侧边393需与导电件28锡块2b接合时，凸点39上表面391的宽度需小于锡块2b的宽度，令上表面391宽度可小于15微米，因熟知的锡块2b最小宽度可实施为20微米；2)如凸点39A所示，因塑料60同时含有大直径的填充物Zb及小直径的填充物Zs，当导电件28与凸点39A侧边393间的宽度W9大于填充物Zb的三倍或60微米时，在实施塑料60充填的期间，塑料60自左流入用以填满晶片20与导脚3B上表面31间较大的间隙S3，以及晶片20与凸点39A上表面391间较小的间隙Sa时，正常情况下，各填充物Zb及填充物Zs是随机混合在一起，并依序流入间隙S3及间隙Sa 内，使塑料60可充分填满间隙Sa及间隙S3，但当间隙Sa高度不大于填充物Zb的二倍时，多个填充物Zb会因随机相邻接触而结合在一起，导致该结合的在一起的填充物Zb堆积在间隙Sa外部，使其他的填充物Zb、Zs流入间隙Sa内的速度减慢，以致需用更长的充填时间或加大充填压力等方法才能填满间隙Sa的空间，如此，就令间隙Sa内部易产生气洞(void)损坏的风险；3)如凸点39B所示，是借由缩小凸点39B上表面391宽度Wb，并将原由铜柱2a及锡块2b组成的铜凸块导电件28，改变成只由锡块2b组成的导电件28，而能达到降低导电件28高度及成本的实施例，说明如后：在封装体10中，位于导电件28(锡块2b)与凸点39B侧边393间的宽度W8，是小于填充物Zb直径的二倍宽度或50微米，使凸点39B上表面391宽度 Wb小于凸点39A上表面391宽度Wa，据此，令凸点39B上表面391面积也小于凸点39A上表面391面积，从而，使填充物Zb、Zs流入凸点39B上表面391的路径，得以比流入凸点39A上表面391的路径更短，如此，即使有多个填充物Zb堆积在间隙Sb外时，凸点39B仍可借由侧边393与导电件28间较小的宽度W8，以及较小的上表面391宽度Wa，而不需增加充填的时间或压力，就能使其他的填充物Zb、Zs填满间隙Sb内的空间，令间隙Sb内部不易产生气洞的损坏，其中，凸点39B侧边393与导电件28间的宽度W8，可依框架或填充物Zb或设备能力等因素而调整该宽度W8，如：设备的精度是±5微米时，宽度W8最小可实施为5微米，若导电件28外径是20微米，则凸点39B上表面391宽度Wb最小可实施为30微米；接着，如凸点39K所示，在晶片20上表面21与塑料60下表面62间的空间，可设置不传输晶片20电性的散热件，该散热件的面积及形状可依需要消散的热能而设计，且散热件具有上表面、下表面及侧边，其中，散热件上表面凸出于导脚3B上表面31，使散热片上表面与晶片20上表面21间的间隙Sk，比导脚3B上表面31与晶片20上表面21间的间隙S3小，而散热件下表面裸露于塑料60下表面62，用以快速将晶片20产生的热经由散热件消散到塑料60下表面62外，从而，可避免晶片20过热而造成损坏，该散热件可实施为一导脚与至少一凸点接合的结构，或令散热件与导脚3B上表面31 接合的结构，以一导脚与一凸点的结构为例说明如下：散热件由导脚3B与凸点39K组成，令凸点39K上表面391就是散热件的上表面，导脚3B下表面32就是散热件的下表面，而凸点39K侧边393及导脚3B侧边33就是散热件的侧边，并依需求可令凸点39K侧边393与导脚3B侧边33位于相同的垂直面，或令凸点39K侧边393是凸出于导脚3B侧边33的结构；上述导脚3B与凸点(39、39A、39B、39K)接合的结构，至少还有下列的优点，说明如下：1)成本更低：可在导脚3B上表面31与晶片20间的间隙S3高度不变的条件下，依需求，令凸点39B侧边393的高度H再增加1微米以上，甚至可增加到30微米以上，使凸点39B上表面391更接近晶片20上表面21，据此，可减少导电件28的铜柱2a或锡块2b高度，甚至可移除铜柱 2a或锡块2b，令导电件28可以是仅由铜柱2a或是仅由锡块2b组成，用以降低导电件28材料及制作的成本，同时，若宽度W8实施为5微米时，几乎可忽略宽度W8，而可选用含更大直径填充物Zb的塑料60用以降低成本，因直径大的填充物比直径小的填充物容易生产且便宜；2)品质更好：可依需求在凸点39A、39B、39K上表面391设置凹部398，该凹部398可供容置塑料60的一部分或导电件28的一部分，用以增加与塑料60的接合面积及强度，可避免塑料60与导脚3B间产生剥离的损坏，或预先置入锡金属 Tn用以供导电件28接合用，并能借预先置入的锡金属而减少导电件28锡块2b的材料用量，甚至使导电件28仅由铜柱2a组成，另外，凹部398也可供晶片20固定位置用，用以防止晶片20设置在凸点39A、39B上表面391，因位置不固定或偏移出规范的位置而产生的缺陷或损坏。
如图7A～图7C所示实施例是框架的剖视图，图7A～图7C的共同点是：框架均具有复数个导脚3B，导脚3B具有上表面31、下表面32及侧边，该侧边使导脚3B具有一厚度，且导脚3B更是具有延伸部3E，该延伸部3E 与导脚3B相邻设置接合而电连通，并至少具有上表面3E1、下表面3E2、侧边、凹部3E8及凸点3E9，该侧边使延伸部3E具有一厚度，其中，以蚀刻或电镀的方法在延伸部3E上表面3E1形成凹部3E8，使上表面3E1与凹部3E8的底部之间具有1～30微米的深度，或依需求深度可增至80微米，并令与凹部3E8相邻且凸出于凹部3E8底部的部分，实施为供导电件接合用的凸点3E9，且凸点3E9可不凸出于导脚3B上表面31，该凹部3E8及凸点 3E9亦可依需求设置在导脚3B上表面31，而凸点3E9设置在延伸部3E或导脚3B靠近芯片20的尖端时，更能凸显凸点3E9的功用，该凸点3E9的特征及功用可与图6C所示的凸点39、39A、39B相同，具有增加与导电件 28的接合面积及强度，可降低导电件28的高度(未标示)及成本，使导电件 28的高度可低于40微米，甚至可低于5微米，或/及降低塑料的成本等功效，请参阅图6C说明；而图7A～图7C的不同点是：首先，图7A所示，延伸部 3E的下表面3E2齐平于导脚3B的下表面32，使框架与塑料接合后，延伸部3E的下表面3E2可裸露于塑料外，接着，如图7B所示，导脚3B的厚度比延伸部3E厚，使延伸部3E的下表面3E2不齐平于导脚3B的下表面32，使框架与塑料接合后，延伸部3E的下表面3E2不裸露于塑料外，接着，如图7C所示，延伸部3E具有第二下表面3E22，使框架与塑料接合后，延伸部3E的下表面3E2被塑料包覆，而延伸部3E的第二下表面3E22裸露于塑料外，使延伸部3E的至少一部分可裸露于塑料的下表面62外；接着，如图 7D所示，是结合图7B框架制成的封装体实施例的剖视图，封装体10具有晶片、导电件28、塑料60及导脚3B，其中，晶片20借实施为凸块的导电件28与延伸部3E的凸点3E9接合，使晶片20与导脚3B电连通，塑料60 包覆晶片20、导电件28、导脚3B及延伸部3E，并令导脚3B的下表面32 裸露于塑料60的下表面62。
上述实施例仅例示性说明本发明的原理及功效，故导电件可依晶片使用锡凸块或铜凸块或导电线，该导脚依需求可具有延伸部或导电层，或与开孔或凸点或绝缘层或线路结合，且该延伸部的下表面可完全裸露于塑料的下表面，或部分裸露或完全不裸露于塑料的下表面，该载板依需求可由导电元件或绝缘的元件堆叠组成，或令载板具有凹部等，故举凡所属技术领域中具有通常知识者，在未脱离本发明的所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
应当理解的是，本实用新型的上述具体实施方式仅仅用于示例性说明或解释本实用新型的原理，而不构成对本实用新型的限制。因此，在不偏离本实用新型的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。此外，本实用新型所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (17)

1.一种电子装置的框架，该框架供无外引脚的封装体用，其特征在于：
所述框架，其具有复数个导脚，其中，该导脚具有上表面、下表面及侧边，且导脚下表面是供封装体供对外电连通用；及
载板，其具有上表面、下表面及凹部，其中，所述凹部位于上表面，而导脚下表面与载板上表面接合，且载板变形量小于15毫米或载板长度的5％。
2.一种电子装置的封装体，该封装体无外引脚，所述封装体包含有导脚、黏胶、晶片、导电件及塑料，其特征在于：
所述导脚，其具有上表面、下表面及侧边；
所述晶片、导电件及黏胶，黏胶与晶片接合，而晶片上表面具有连接垫供导电件接合，导电件分别与连接垫及导脚接合，使晶片与导脚电连通；及
所述塑料，其具有上表面、下表面及凹部，该凹部位于塑料下表面，塑料包覆晶片、导电件、黏胶及导脚，其中，黏胶下表面裸露于塑料下表面，而导脚下表面裸露于塑料的凹部供对外电连通用。
3.如权利要求2所述的电子装置的封装体，其特征在于：所述导脚还具有延伸部或开孔或凸点，并令延伸部、开孔及凸点成为导脚的一部分，该延伸部具有上表面、下表面及侧边并与导脚相邻设置及接合，且延伸部下表面也与载板上表面接合，该开孔可位于导脚或延伸部，该凸点设置在导脚上表面或延伸部上表面，并具有上表面及侧边，其中，凸点上表面凸出于导脚上表面。
4.一种电子装置的框架，该框架供无外引脚的封装体用并具有导脚、延伸部及绝缘层，其特征在于：
所述导脚，其具有上表面、下表面及侧边；
所述延伸部，其是导脚的一部分并具有上表面、下表面及侧边，延伸部与导脚相邻设置并接合而电连通；及
所述绝缘层，其具有上表面及下表面，绝缘层包覆导脚及延伸部，令导脚上表面或延伸部上表面的一部分裸露于绝缘层上表面外，并令导脚下表面及延伸部下表面裸露于绝缘层下表面外，其中，导脚下表面供对外电连通用。
5.一种电子装置的封装体，封装体包含有导脚、延伸部、绝缘层、晶片、导电件及塑料，其特征在于：
所述导脚，其具有上表面、下表面及侧边；
所述延伸部，其是所述导脚的一部分并具有上表面、下表面及侧边，所述延伸部与所述导脚相邻设置并接合而电连通；
所述绝缘层，其具有上表面及下表面，所述绝缘层包覆所述导脚及延伸部，令导脚上表面或延伸部上表面的一部分裸露于绝缘层上表面外，并令导脚下表面及延伸部下表面裸露于绝缘层下表面外，其中，导脚下表面供对外电连通用；
所述晶片，其具有连接垫并设位在所述绝缘层上表面，所述晶片借所述导电件与所述导脚电连通；及
所述塑料，其与所述绝缘层接合并包覆所述晶片及导电件，使导脚下表面及延伸部下表面裸露于所述塑料外。
6.一种电子装置的框架，所述框架供封装体用，所述框架具有导脚，所述导脚具有开孔，使所述开孔成为所述导脚的一部分，该开孔可供塑料或绝缘层填入，或供锡金属或供实施为凸快导电件的锡块填入，当所述框架与塑料或绝缘层接合后，导脚下表面是裸露于塑料或绝缘层下表面外；其特征在于：
所述导脚，其具有上表面、下表面及侧边，其中，导脚下表面供封装体对外电连通用；及
所述开孔，其位于导脚上表面与下表面之间，所述开孔是贯穿的开孔。
7.一种电子装置的封装体，所述封装体包含有导脚、晶片、导电件及塑料，其特征在于：
所述导脚，其具有上表面、下表面、侧边及贯穿的开孔；
所述晶片，其具有连接垫；
所述导电件，其实施为凸块的导电件，所述导电件的一端与所述连接垫接合，而所述导电件的另一端容置在开孔内，并令所述晶片可与所述导脚电连通或不电连通；及
所述塑料，其包覆所述晶片、导电件及导脚，并使导脚下表面裸露于塑料外。
8.如权利要求7所述的电子装置的封装体，其特征在于：所述导脚还具有延伸部或凸点，并令所述延伸部及所述凸点成为所述导脚的一部分，使开孔也可设置在所述延伸部，该延伸部具有上表面、下表面及侧边并与所述导脚相邻设置及接合，该凸点设置在导脚上表面或延伸部上表面，并具有上表面及侧边，其中，凸点上表面凸出于导脚上表面，用以供导电件接合用。
9.一种电子装置的框架，所述框架供无引脚的封装体用，该框架具有导脚，所述导脚具有凸点，当所述框架与塑料接合后，导脚下表面裸露于塑料的下表面外部，其特征在于：
所述导脚，其具有上表面、下表面及侧边；及
所述凸点，其供导电件接合用以传输晶片的电性用，所述凸点具有上表面及侧边，所述凸点是以蚀刻或电镀方式设置在导脚上表面，使凸点上表面凸出于导脚上表面。
10.一种电子装置的封装体，所述封装体包含有导脚、晶片、导电件及塑料，其特征在于：
所述导脚，其具有上表面、下表面、侧边及凸点，其中，所述凸点位于导脚上表面并与所述导脚电连通，所述凸点具有上表面及侧边，且凸点上表面凸出于导脚上表面；
所述晶片，其具有连接垫；
所述导电件，其实施为凸块的导电件，所述导电件的一端与所述连接垫接合，而所述导电件的另一端与所述凸点接合，使所述晶片与所述导脚电连通；及
所述塑料，其包覆所述晶片、导电件及导脚，并使导脚下表面裸露于塑料外。
11.如权利要求10所述的电子装置的封装体，其特征在于：所述封装体还具有散热件，所述散热件具有上表面、下表面及侧边，其中，散热件上表面凸出于导脚上表面，当所述晶片借所述导电件与所述凸点接合后，所述散热件位于所述晶片与塑料下表面之间，使散热件上表面与所述晶片间的间隙，比导脚上表面与所述晶片表面间的间隙更小，而散热件下表面是裸露于塑料下表面外部。
12.如权利要求10所述的电子装置的封装体，其特征在于：所述导脚还具有延伸部，使所述延伸部是所述导脚的一部分，该延伸部具有上表面、下表面及侧边并与所述导脚相邻设置接合而电连通，令所述导脚的所述凸点可设置在延伸部上表面，而延伸部下表面可裸露或不裸露于塑料下表面。
13.一种电子装置的框架，所述框架供无引脚的封装体用，该框架具有复数个导脚，所述导脚具有延伸部，当所述框架与塑料接合后，至少导脚下表面是裸露于塑料的下表面外部，其特征在于：
所述导脚，其具有上表面、下表面及侧边；及
所述延伸部，其与所述导脚相邻设置接合而电连通，并至少具有上表面、下表面、侧边、凹部及凸点，其中，所述凹部位于延伸部上表面，使延伸部上表面与所述凹部的底部之间具一深度，并令与所述凹部相邻且凸出于所述凹部底部的部分实施为供导电件接合用的凸点。
14.一种电子装置的封装体，该封装体无外引脚，其特征在于：所述封装体包含有导脚、延伸部、晶片、导电件及塑料，其特征在于：
所述导脚，其具有上表面、下表面及侧边；
所述延伸部，其是所述导脚的一部分，且所述延伸部与所述导脚相邻设置接合而电连通，并至少具有上表面、下表面、凹部及凸点，其中，所述凹部位于延伸部上表面，使延伸部上表面与所述凹部的底部之间具一深度，并令与所述凹部相邻且凸出于所述凹部底部的部分，实施为供所述导电件接合用的凸点；
所述晶片，其表面具有连接垫；
所述导电件，其实施为凸块的导电件，所述导电件分别与所述连接垫及所述延伸部的所述凸点接合，使所述晶片与所述导脚电连通；及
所述塑料，其包覆所述晶片、导电件、导脚及延伸部，且至少导脚下表面是裸露于塑料下表面外。
15.如权利要求14所述的电子装置的封装体，其特征在于：所述延伸部的至少一部分是裸露于塑料下表面外。
16.一种电子装置的封装体，该封装体无外引脚，所述封装体包含有导脚、延伸部、芯片、导电件及塑料，其特征在于：
所述导脚，其具有上表面、下表面及侧边；
所述延伸部，其是所述导脚的一部分，且所述延伸部与所述导脚相邻设置接合而电连通，并至少具有上表面、下表面及侧边；
所述芯片，其的表面具有连接垫；
所述导电件，所述导电件分别与所述连接垫及所述延伸部接合，使所述芯片与所述导脚电连通；及
所述塑料，其包覆所述芯片、导电件、导脚及延伸部，且具有凹部，该凹部位于塑料下表面，所述导脚及延伸部与塑料凹部相对应设置，并令导脚下表面及延伸部下表面裸露于塑料凹部外。
17.如权利要求16所述的电子装置的封装体，其特征在于：所述封装体还具有绝缘层，绝缘层与塑料下表面接合，并至少包覆延伸部下表面的一部分。
CN202122646083.XU 2020-12-31 2021-11-01 一种电子装置的框架及封装体 Expired - Fee Related CN216698360U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109217496 2020-12-31
TW109217496U TWM624255U (zh) 2020-12-31 2020-12-31 電子裝置的端點及載板

Publications (1)

Publication Number Publication Date
CN216698360U true CN216698360U (zh) 2022-06-07

Family

ID=81747614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202122646083.XU Expired - Fee Related CN216698360U (zh) 2020-12-31 2021-11-01 一种电子装置的框架及封装体

Country Status (2)

Country Link
CN (1) CN216698360U (zh)
TW (1) TWM624255U (zh)

Also Published As

Publication number Publication date
TWM624255U (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
KR101117848B1 (ko) 반도체 장치 및 그 제조 방법
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
JP5341337B2 (ja) 半導体装置及びその製造方法
JP4614586B2 (ja) 混成集積回路装置の製造方法
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
US10573583B2 (en) Semiconductor device package with grooved substrate
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
CN102449760A (zh) 具有阻抗控制接合线和导电参考元件的微电子组件
JP4614584B2 (ja) 混成集積回路装置およびその製造方法
CN107833871B (zh) 引线框架和电子部件装置
KR19990069447A (ko) 반도체 패키지와 그 제조방법
CN216698360U (zh) 一种电子装置的框架及封装体
CN101866889B (zh) 无基板芯片封装及其制造方法
CN110677986A (zh) 电路板结构
CN114023732A (zh) 一种电子装置的框架及封装体
KR100788341B1 (ko) 칩 적층형 반도체 패키지
CN210467806U (zh) 具有外凸微型引脚的半导体封装组件
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
US10770375B2 (en) Semiconductor device
JP5104020B2 (ja) モールドパッケージ
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
CN218939665U (zh) 芯片封装结构
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
KR20100008061A (ko) 반도체 디바이스 및 그 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220607