CN216671630U - 一种芯片封装结构 - Google Patents
一种芯片封装结构 Download PDFInfo
- Publication number
- CN216671630U CN216671630U CN202220122051.1U CN202220122051U CN216671630U CN 216671630 U CN216671630 U CN 216671630U CN 202220122051 U CN202220122051 U CN 202220122051U CN 216671630 U CN216671630 U CN 216671630U
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- copper
- clad
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 230000005540 biological transmission Effects 0.000 claims abstract description 16
- 239000011347 resin Substances 0.000 claims description 91
- 229920005989 resin Polymers 0.000 claims description 91
- 238000000465 moulding Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 14
- 239000010949 copper Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 11
- 230000017525 heat dissipation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000654 additive Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000004848 polyfunctional curative Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Abstract
本实用新型公开了一种芯片封装结构。该芯片封装结构包括:芯片支撑结构以及至少两个功能芯片;绝缘介质通孔层,绝缘介质通孔层位于芯片支撑结构和功能芯片之间,绝缘介质通孔层包括绝缘介质层和至少一个第一导电通孔,第一导电通孔用于实现芯片支撑结构和功能芯片之间的电信号的传递;硅桥芯片位于芯片支撑结构和功能芯片之间,硅桥芯片远离芯片支撑结构的表面设置有第一焊盘,硅桥芯片内设置有与第一焊盘电连接的连接芯片,第一焊盘用于实现功能芯片之间的电信号的传递;绝缘介质通孔层和硅桥芯片在芯片支撑结构的正投影无交叠。本实用新型实施例提供的技术方案,降低了芯片封装结构的厚度,进而实现了一种小型化的芯片封装结构。
Description
技术领域
本实用新型实施例涉及半导体技术领域,尤其涉及一种芯片封装结构。
背景技术
随着电子器件越来越高速化和集成化的需求,在芯片封装结构中,功能芯片内部纳米等级的线路,需要通过互连结构和功能芯片外部的芯片支撑结构与外部微米级的线路进行对接,功能芯片、互连结构和芯片支撑结构构成的芯片封装结构可以称为2.5D芯片封装结构。
目前使用的芯片封装结构中,由于芯片支撑结构和功能芯片之间的互连结构的厚度太厚,无法实现芯片封装结构的小型化的需求。
实用新型内容
本实用新型提供了一种芯片封装结构,以降低芯片封装结构的厚度,实现芯片封装结构的小型化的需求。
本实用新型实施例提供了一种芯片封装结构,包括:
芯片支撑结构以及至少两个功能芯片;
绝缘介质通孔层,所述绝缘介质通孔层位于所述芯片支撑结构和所述功能芯片之间,所述绝缘介质通孔层包括绝缘介质层和设置在所述绝缘介质层内的至少一个第一导电通孔,所述第一导电通孔用于实现所述芯片支撑结构和所述功能芯片之间的电信号的传递;
硅桥芯片,所述硅桥芯片位于所述芯片支撑结构和所述功能芯片之间,所述硅桥芯片远离所述芯片支撑结构的表面设置有第一焊盘,所述硅桥芯片内设置有与所述第一焊盘电连接的连接芯片,所述第一焊盘用于实现所述功能芯片之间的电信号的传递;
所述绝缘介质通孔层和所述硅桥芯片在所述芯片支撑结构的正投影无交叠。
可选的,还包括贴装层,所述贴装层位于所述硅桥芯片和所述芯片支撑结构之间,所述贴装层包括导电贴装层或者绝缘贴装层。
可选的,所述第一焊盘在所述芯片支撑结构的正投影覆盖相邻的两所述功能芯片的部分第二焊盘在所述芯片支撑结构的正投影,所述第一焊盘和所述第二焊盘电连接。
可选的,还包括塑封层,所述塑封层覆盖所述功能芯片之间的间隔区域。
可选的,所述芯片支撑结构包括:树脂层,所述树脂层的第一表面设置有第一覆铜线路层,所述树脂层与所述第一表面相对的第二表面设置有第二覆铜线路层;
所述树脂层设置有贯穿所述树脂层第一表面和第二表面的第二导电通孔,所述第二导电通孔用于连接所述第一覆铜线路层和所述第二覆铜线路层。
可选的,所述树脂层包括N层树脂子层,所述第二导电通孔包括N个连通的导电子通孔,所述N的数量包括大于或等于2的偶数;
每层所述树脂子层内设置有一个所述导电子通孔。
可选的,还包括覆铜板,所述第一覆铜线路层远离所述树脂层的表面设置有M层覆铜板,所述M包括大于或等于1的整数;
所述第二覆铜线路层远离所述树脂层的表面设置有M层覆铜板;
所述覆铜板的表面设置有第三覆铜线路层;
所述第一覆铜线路层和位于所述树脂层的第一表面的第三覆铜线路层电连接;
所述第二覆铜线路层和位于所述树脂层的第二表面的第三覆铜线路层电连接。
可选的,所述覆铜板包括绝缘芯板和所述第三覆铜线路层的叠层结构。
可选的,所述绝缘芯板设置有第三导电通孔,所述第三导电通孔用于连接所述绝缘芯板邻近两个相对表面的覆铜线路层。
可选的,最外层覆铜板远离所述树脂层的表面设置有半固化片绝缘层;
和或,紧邻所述树脂层的覆铜板的绝缘芯板包括半固化片绝缘层;
位于所述半固化片绝缘层表面的覆铜线路层为电源线路层或者接地线路层。
本实用新型实施例提供的技术方案,绝缘介质通孔层的第一导电通孔用于实现芯片支撑结构和功能芯片之间的电信号的传递,硅桥芯片的第一焊盘用于实现功能芯片之间的电信号的传递,进而可以实现功能芯片之间的电信号的传递以及将功能芯片的电信号通过绝缘介质通孔层的第一导电通孔传输至芯片支撑结构。其中,绝缘介质通孔层和硅桥芯片在芯片支撑结构的正投影无交叠,相比将硅桥芯片设置在绝缘介质通孔层的绝缘介质层内部的方案,降低了芯片支撑结构和功能芯片之间的互连结构的厚度,进而降低了整个芯片封装结构的厚度,进而实现了一种小型化的芯片封装结构。
附图说明
图1是本实用新型实施例提供的一种芯片封装结构的结构示意图;
图2是本实用新型实施例提供的一种芯片支撑结构的结构示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本实用新型,而非对本实用新型的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本实用新型相关的部分而非全部结构。
本实用新型实施例提供了一种芯片封装结构。图1是本实用新型实施例提供的一种芯片封装结构的结构示意图。示例性的,图1示出了功能芯片200、功能芯片201以及功能芯片202。参见图1,该芯片封装结构包括:芯片支撑结构100以及三个功能芯片;绝缘介质通孔层300,绝缘介质通孔层300位于芯片支撑结构100和功能芯片200、功能芯片201以及功能芯片202之间,绝缘介质通孔层300包括绝缘介质层301和设置在绝缘介质层301内的至少一个第一导电通孔302。示例性的,图1中示出了10个第一导电通孔302。第一导电通孔302用于实现芯片支撑结构100和功能芯片200、功能芯片201以及功能芯片202之间的电信号的传递;硅桥芯片400,硅桥芯片400位于芯片支撑结构100和功能芯片200、功能芯片201以及功能芯片202之间,硅桥芯片400 远离芯片支撑结构100的表面设置有第一焊盘401,硅桥芯片400内设置有与第一焊盘401电连接的连接芯片402,第一焊盘401用于实现功能芯片200和功能芯片201之间以及功能芯片201和功能芯片202之间的电信号的传递;绝缘介质通孔层300和硅桥芯片400在芯片支撑结构100的正投影无交叠。
可选的,芯片支撑结构100靠近功能芯片的表面设置有用于传输电信号的导电凸点100a。导电凸点100a可以将绝缘介质通孔层300中第一导电通孔302 的电信号传递至芯片支撑结构100内部。功能芯片200、功能芯片201以及功能芯片202设置有第二焊盘200a,第二焊盘200a将功能芯片的电信号通过第一导电通孔302和导电凸点100a传递至芯片支撑结构100。且第二焊盘200a 通过硅桥芯片400的第一焊盘401、连接芯片402,可以实现功能芯片200和功能芯片201之间以及功能芯片201和功能芯片202之间的电信号的传递。
示例性的,绝缘介质层301可以选用厚度灵活设置的有机绝缘层。硅桥芯片400的厚度为50微米左右。
本实用新型实施例提供的技术方案,绝缘介质通孔层300的第一导电通孔 302用于实现芯片支撑结构100和功能芯片之间的电信号的传递,硅桥芯片400 的第一焊盘401用于实现功能芯片200和功能芯片201之间以及功能芯片201 和功能芯片202之间的电信号的传递,进而可以实现功能芯片之间的电信号的传递以及将功能芯片的电信号通过绝缘介质通孔层300的第一导电通孔302传输至芯片支撑结构100。其中,绝缘介质通孔层300和硅桥芯片400在芯片支撑结构100的正投影无交叠,相比将硅桥芯片400设置在绝缘介质通孔层300 的绝缘介质层301内部的方案,降低了芯片支撑结构100和功能芯片之间的互连结构的厚度,进而降低了整个芯片封装结构的厚度,进而实现了一种小型化的芯片封装结构。
可选的,参见图1,还包括贴装层500,贴装层500位于硅桥芯片400和芯片支撑结构100之间,贴装层500包括导电贴装层或者绝缘贴装层。
示例性的,贴装层500的厚度为15微米左右。
具体的,贴装层500用于粘结硅桥芯片400和芯片支撑结构100,当贴装层500包括导电贴装层,功能芯片200和功能芯片201连通之后的电信号可以直接通过导电贴装层传递至芯片支撑结构100,相比通过绝缘介质通孔层300 的第一导电通孔302传递至芯片支撑结构100,减少了电信号传输的路径,提高了电信号传输的速度。
当贴装层500包括绝缘贴装层,贴装层500仅仅起到粘结作用,相比将硅桥芯片400设置在绝缘介质通孔层300的绝缘介质层301内部的方案,降低整个芯片封装结构的厚度,进而实现了一种小型化的芯片封装结构,且绝缘贴装层用于保护硅桥芯片400,避免受到外力损毁。
可选的,参见图1,第一焊盘401在芯片支撑结构100的正投影覆盖相邻的两功能芯片的部分第二焊盘200a在芯片支撑结构10的正投影,第一焊盘401 和第二焊盘200a电连接。
具体的,两功能芯片的部分第二焊盘200a和硅桥芯片的第一焊盘401电连接,进而实现硅桥芯片400的第一焊盘401用于实现功能芯片200和功能芯片 201之间以及功能芯片201和功能芯片202之间的电信号的传递。
可选的,参见图1,还包括塑封层600,塑封层600覆盖功能芯片200和功能芯片201之间以及功能芯片201和功能芯片202的间隔区域。具体的,塑封层600用于绝缘不同的功能芯片。
图2是本实用新型实施例提供的一种芯片支撑结构的结构示意图。可选的,参见图2,芯片支撑结构100包括:树脂层10,树脂层10的第一表面10A设置有第一覆铜线路层11,树脂层10与第一表面10A相对的第二表面10B设置有第二覆铜线路层12;树脂层10设置有贯穿树脂层10第一表面10A和第二表面 10B的第二导电通孔13,第二导电通孔13用于连接第一覆铜线路层11和第二覆铜线路层12。
示例性的,树脂层10的原料可以为树脂基材料,其余成分为填料和硬化剂。粉末状树脂基材料熔化后,在175℃溶解成凝胶状态时,粘度会变小,当温度降低后,树脂基材料固化,当温度进一步降低时,树脂基材料与第一覆铜线路层11和第二覆铜线路层12牢固粘结。
可选的,第二导电通孔13可以通过MSAP(Modified Semi-Additive Process) 工艺实现,MSAP工艺相比SAP(Semi-Additive Process)工艺可以形成厚度较厚的面铜和孔铜厚度,进而增强了芯片封装结构的第二导电通孔13的散热性能和大电流导通能力。
本实用新型提供的技术方案中,采用树脂层10作为第一覆铜线路层11和第二覆铜线路层12之间的绝缘芯板,树脂层10的厚度可以灵活设置在一个较小的数值范围内,相比味之素堆积膜(Ajinomoto Build-up Film,ABF)绝缘芯板,降低了芯片支撑结构的厚度,进而实现了一种小型化的芯片支撑结构。
可选的,树脂层10包括N层树脂子层,第二导电通孔13包括N个连通的导电子通孔,N的数量包括大于或等于2的偶数,每层树脂子层内设置有一个导电子通孔。
示例性的,参见图2,树脂层10包括4层树脂子层,分别是树脂子层101、树脂子层102、树脂子层103和树脂子层104;第二导电通孔13包括4个连通的导电子通孔,分别是导电子通孔131、导电子通孔132、导电子通孔133和导电子通孔134,树脂子层101内设置有导电子通孔131,树脂子层102内设置有导电子通孔132,树脂子层103内设置有导电子通孔133,树脂子层104内设置有导电子通孔134。
具体的,可以通过双面镭射工艺,在树脂层10的第一表面10A形成导电子通孔131和导电子通孔132,并且在树脂层10的第二表面10B形成导电子通孔 134和导电子通孔133,相比一次性形成与4个连通的导电子通孔相同深度的一个第二导电通孔13来说,降低了导电通孔制备工艺的难度,节省了制备成本。
可选的,还包括覆铜板,第一覆铜线路层远离树脂层的表面设置有M层覆铜板,M包括大于或等于1的整数;第二覆铜线路层远离树脂层的表面设置有M 层覆铜板;覆铜板的表面设置有第三覆铜线路层;第一覆铜线路层和位于树脂层的第一表面的第三覆铜线路层电连接;第二覆铜线路层和位于树脂层的第二表面的第三覆铜线路层电连接。
示例性的,继续参见图2,M的取值为5,第一覆铜线路层11远离树脂层 10的表面设置有5层覆铜板,分别是覆铜板L6、覆铜板L5、覆铜板L4、覆铜板L3和覆铜板L2。第二覆铜线路层12远离树脂层10的表面设置有5层覆铜板,分别是覆铜板L7、覆铜板L8、覆铜板L9、覆铜板L10和覆铜板L11。覆铜板的表面设置有第三覆铜线路层。其中,靠近树脂层10的第一表面10A的覆铜板L6两个相对的表面分别设置有第三覆铜线路层14a1和第三覆铜线路层14b。靠近树脂层10的第二表面10B的覆铜板L7两个相对的表面分别设置有第三覆铜线路层14a2和第三覆铜线路层14b。其余覆铜板远离树脂层10的表面设置有第三覆铜线路层14b。第一覆铜线路层11和位于树脂层10的第一表面10A 的第三覆铜线路层14a1电连接;第二覆铜线路层12和位于树脂层10的第二表面10B的第三覆铜线路层14a2电连接。
上述技术方案中,由树脂层10、第一覆铜线路层11、第二覆铜线路层12、第一覆铜线路层11远离树脂层10的表面设置的5层覆铜板以及第二覆铜线路层12远离树脂层10的表面设置的5层覆铜板共同构成了一个芯片支撑结构,该芯片支撑结构中,树脂层10的厚度可以灵活设置在一个较小的数值范围内,相比ABF绝缘芯板,降低了芯片支撑结构100的厚度,进而实现了一种小型化的芯片支撑结构100和芯片封装结构。
可选的,覆铜板包括绝缘芯板和第三覆铜线路层的叠层结构。
示例性的,继续参见图2,邻近树脂层10第一表面10A的覆铜板L6包括绝缘芯板L0、第三覆铜线路层14a1和第三覆铜线路层14b的叠层结构。邻近树脂层10第二表面10B的覆铜板L7包括绝缘芯板L0、第三覆铜线路层14a2 和第三覆铜线路层14b的叠层结构。其余覆铜板包括绝缘芯板L0和第三覆铜线路层14b的叠层结构。
具体的,上述技术方案中,由树脂层10、第一覆铜线路层11、第二覆铜线路层12、第一覆铜线路层11远离树脂层10的表面设置的5层覆铜板以及第二覆铜线路层12远离树脂层10的表面设置的5层覆铜板共同构成了一个芯片支撑结构。
可选的,参见图2,绝缘芯板L0包括味之素堆积膜绝缘芯板。
具体的,本实用新型实施例提供的芯片支撑结构中,覆铜板包括ABF绝缘芯板和第三覆铜线路层的叠层结构,ABF绝缘芯板用于绝缘不同表面的第三覆铜线路层。相比树脂层10的绝缘芯板,精细化的ABF绝缘芯板L0表面可以做线路较细且比较复杂的第三覆铜线路层。
可选的,参见图2,绝缘芯板L0设置有第三导电通孔15,第三导电通孔 15用于连接绝缘芯板L0两个相对表面的覆铜线路层。
示例性的,第三导电通孔15的形状可以是长方形或者梯形。第三导电通孔 15可以采用SAP制备。其中SAP工艺包括:在内层ABF绝缘芯板形成导电通孔;在内层ABF绝缘芯板表面压合一层外层ABF绝缘芯板;通过激光钻孔工艺在外层ABF绝缘芯板形成刻蚀孔,露出内层ABF绝缘芯板形成的导电通孔。最后在外层ABF绝缘芯板的刻蚀孔内进行填孔工艺,形成贯通内层ABF绝缘芯板和外层ABF绝缘芯板的第三导电通孔15。由于SAP工艺,从一层薄化学镀铜涂层(小于1.5mm)开始,第三导电通孔15的厚度适中,且不影响高速信号传输的完整性。
示例性的,继续参见图2,绝缘芯板L0设置有第三导电通孔15,第三导电通孔15用于连接绝缘芯板L0两个相对表面的覆铜线路层。其中,邻近树脂层 10的第一表面10A的绝缘芯板L0设置的第三导电通孔15用于连接绝缘芯板L0 两个相对表面的第三覆铜线路层14a1和第三覆铜线路层14b。邻近树脂层10 的第二表面10B的绝缘芯板L0设置的第三导电通孔15用于连接绝缘芯板L0两个相对表面的第三覆铜线路层14a2和第三覆铜线路层14b。其余绝缘芯板L0 设置的第三导电通孔15用于连接绝缘芯板L0两个相对表面的第三覆铜线路层 14b。
上述技术方案中,由树脂层10、第一覆铜线路层11、第二覆铜线路层12、第一覆铜线路层11远离树脂层10的表面设置的5层覆铜板以及第二覆铜线路层12远离树脂层10的表面设置的5层覆铜板共同构成了一个芯片支撑结构,绝缘芯板L0设置的第三导电通孔15用于连接绝缘芯板L0两个相对表面的覆铜线路层的电信号,第一覆铜线路层11和位于树脂层10的第一表面10A的第三覆铜线路层14a1电连接;第二覆铜线路层12和位于树脂层10的第二表面10B 的第三覆铜线路层14a2电连接,进而整个芯片支撑结构的覆铜线路层可以通过第二导电通孔13和第三导电通孔15实现电连接。
可选的,最外层覆铜板远离所述树脂层的表面设置有半固化片绝缘层。和/ 或,紧邻树脂层的覆铜板的绝缘芯板包括半固化片绝缘层。
示例性的,继续参见图2,最外层覆铜板L2远离树脂层10的表面设置有半固化片绝缘层L1。最外层覆铜板L11远离树脂层10的表面设置有半固化片绝缘层L2。紧邻树脂层10的覆铜板L6和覆铜板L7的绝缘芯板L0包括半固化片绝缘层。
具体的,半固化片绝缘层主要由树脂和增强材料组成,制作多层印制板所使用的半固化片大多是采用玻璃纤维布做增强材料,半固化片绝缘层和图1中位于功能芯片和芯片支撑结构100之间的起到连通作用的硅桥芯片400的硅的热膨胀系数接近,因此半固化片绝缘层的设置可以缓解芯片支撑结构的翘曲问题,保证芯片封装结构的焊接良率。
可选的,位于半固化片绝缘层表面的覆铜线路层为电源线路层或者接地线路层。
继续参见图2,具体的,位于半固化片绝缘层L1表面的覆铜线路层14b为电源线路层或者接地线路层。位于半固化片绝缘层L2表面的覆铜线路层14b为电源线路层或者接地线路层。紧邻树脂层10的覆铜板L6和覆铜板L7的绝缘芯板L0包括半固化片绝缘层,其表面的第三覆铜线路层14a1和第三覆铜线路层 14a2为电源线路层或者接地线路层。
具体的,半固化片绝缘层L1和半固化片绝缘层L2的第三导电通孔15可以通过MSAP工艺可以形成,第三导电通孔15的厚度较厚,可以增强封装结构的散热性能和大电流导通能力。因此,第三导电通孔15的厚度可以满足半固化片绝缘层表面的第三覆铜线路层14b对于散热性能和大电流导通能力的需求。
由于树脂层10内的第二导电通孔13可以通过MSAP工艺可以形成,第二导电通孔13的厚度较厚,可以增强封装结构的散热性能和大电流导通能力。因此,第二导电通孔13的厚度可以满足半固化片绝缘层表面的第三覆铜线路层14a1 和第三覆铜线路层14a2对于散热性能和大电流导通能力的需求。
注意,上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解,本实用新型不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此,虽然通过以上实施例对本实用新型进行了较为详细的说明,但是本实用新型不仅仅限于以上实施例,在不脱离本实用新型构思的情况下,还可以包括更多其他等效实施例,而本实用新型的范围由所附的权利要求范围决定。
Claims (10)
1.一种芯片封装结构,其特征在于,包括:
芯片支撑结构以及至少两个功能芯片;
绝缘介质通孔层,所述绝缘介质通孔层位于所述芯片支撑结构和所述功能芯片之间,所述绝缘介质通孔层包括绝缘介质层和设置在所述绝缘介质层内的至少一个第一导电通孔,所述第一导电通孔用于实现所述芯片支撑结构和所述功能芯片之间的电信号的传递;
硅桥芯片,所述硅桥芯片位于所述芯片支撑结构和所述功能芯片之间,所述硅桥芯片远离所述芯片支撑结构的表面设置有第一焊盘,所述硅桥芯片内设置有与所述第一焊盘电连接的连接芯片,所述第一焊盘用于实现所述功能芯片之间的电信号的传递;
所述绝缘介质通孔层和所述硅桥芯片在所述芯片支撑结构的正投影无交叠。
2.根据权利要求1所述的芯片封装结构,其特征在于,还包括贴装层,所述贴装层位于所述硅桥芯片和所述芯片支撑结构之间,所述贴装层包括导电贴装层或者绝缘贴装层。
3.根据权利要求1所述的芯片封装结构,其特征在于,所述第一焊盘在所述芯片支撑结构的正投影覆盖相邻的两所述功能芯片的部分第二焊盘在所述芯片支撑结构的正投影,所述第一焊盘和所述第二焊盘电连接。
4.根据权利要求1所述的芯片封装结构,其特征在于,还包括塑封层,所述塑封层覆盖所述功能芯片之间的间隔区域。
5.根据权利要求1所述的芯片封装结构,其特征在于,所述芯片支撑结构包括:树脂层,所述树脂层的第一表面设置有第一覆铜线路层,所述树脂层与所述第一表面相对的第二表面设置有第二覆铜线路层;
所述树脂层设置有贯穿所述树脂层第一表面和第二表面的第二导电通孔,所述第二导电通孔用于连接所述第一覆铜线路层和所述第二覆铜线路层。
6.根据权利要求5所述的芯片封装结构,其特征在于,所述树脂层包括N层树脂子层,所述第二导电通孔包括N个连通的导电子通孔,所述N的数量包括大于或等于2的偶数;
每层所述树脂子层内设置有一个所述导电子通孔。
7.根据权利要求5所述的芯片封装结构,其特征在于,还包括覆铜板,所述第一覆铜线路层远离所述树脂层的表面设置有M层覆铜板,所述M包括大于或等于1的整数;
所述第二覆铜线路层远离所述树脂层的表面设置有M层覆铜板;
所述覆铜板的表面设置有第三覆铜线路层;
所述第一覆铜线路层和位于所述树脂层的第一表面的第三覆铜线路层电连接;
所述第二覆铜线路层和位于所述树脂层的第二表面的第三覆铜线路层电连接。
8.根据权利要求7所述的芯片封装结构,其特征在于,所述覆铜板包括绝缘芯板和所述第三覆铜线路层的叠层结构。
9.根据权利要求8所述的芯片封装结构,其特征在于,所述绝缘芯板设置有第三导电通孔,所述第三导电通孔用于连接所述绝缘芯板邻近两个相对表面的覆铜线路层。
10.根据权利要求7所述的芯片封装结构,其特征在于,最外层覆铜板远离所述树脂层的表面设置有半固化片绝缘层;
和或,紧邻所述树脂层的覆铜板的绝缘芯板包括半固化片绝缘层;
位于所述半固化片绝缘层表面的覆铜线路层为电源线路层或者接地线路层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220122051.1U CN216671630U (zh) | 2022-01-17 | 2022-01-17 | 一种芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220122051.1U CN216671630U (zh) | 2022-01-17 | 2022-01-17 | 一种芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216671630U true CN216671630U (zh) | 2022-06-03 |
Family
ID=81761960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220122051.1U Active CN216671630U (zh) | 2022-01-17 | 2022-01-17 | 一种芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216671630U (zh) |
-
2022
- 2022-01-17 CN CN202220122051.1U patent/CN216671630U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7821795B2 (en) | Multilayer wiring board | |
US6707124B2 (en) | HID land grid array packaged device having electrical and optical interconnects | |
KR101095161B1 (ko) | 전자부품 내장형 인쇄회로기판 | |
US5519176A (en) | Substrate and ceramic package | |
WO1998047331A1 (fr) | Tableau de connexions, son procede de fabrication et boitier de semi-conducteur | |
CN213547921U (zh) | 一种电路板 | |
KR100257926B1 (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
CN102119588A (zh) | 元器件内置模块的制造方法及元器件内置模块 | |
JP4875925B2 (ja) | 多層配線板及びその製造方法 | |
JP3691995B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
CN114267661A (zh) | 电子设备、芯片封装结构及其制作方法 | |
WO2023246602A1 (zh) | 电路板、封装结构及电子设备 | |
JP5192865B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP3884179B2 (ja) | 半導体装置及びその製造方法 | |
CN216671630U (zh) | 一种芯片封装结构 | |
KR20160090626A (ko) | 전자부품내장형 인쇄회로기판 및 그 제조방법 | |
US11690173B2 (en) | Circuit board structure | |
CN216719939U (zh) | 一种芯片支撑结构以及芯片封装结构 | |
CN110349934B (zh) | 线路板、封装结构及其制造方法 | |
JP2000340907A (ja) | 配線基板およびその製造方法 | |
TW201929617A (zh) | 可撓式基板及其製法 | |
JP2023170480A (ja) | 配線基板 | |
JP2023170472A (ja) | 配線基板 | |
TW202327003A (zh) | 配線基板 | |
JP2023131595A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Room a-522, 188 Yesheng Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306 Patentee after: Shanghai Suiyuan Technology Co.,Ltd. Country or region after: China Address before: Room a-522, 188 Yesheng Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306 Patentee before: SHANGHAI ENFLAME TECHNOLOGY Co.,Ltd. Country or region before: China |
|
CP03 | Change of name, title or address |