CN216253335U - 印刷电路板及通信设备 - Google Patents
印刷电路板及通信设备 Download PDFInfo
- Publication number
- CN216253335U CN216253335U CN202122573122.8U CN202122573122U CN216253335U CN 216253335 U CN216253335 U CN 216253335U CN 202122573122 U CN202122573122 U CN 202122573122U CN 216253335 U CN216253335 U CN 216253335U
- Authority
- CN
- China
- Prior art keywords
- pads
- pad
- circuit board
- printed circuit
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本实用新型公开了一种印刷电路板及通信设备,印刷电路板包括包括封装芯片和PCB基板,封装芯片的边缘设置有多个用于实现电气连接的导电焊盘;PCB基板包括相对设置的第一面和第二面,第一面设置有多个用于与导电焊盘连接的第一焊盘,PCB基板设置有沿厚度方向延伸的应力释放槽,应力释放槽位于多个第一焊盘之间。根据本实用新型实施例提供的方案,通过在PCB基板的第一面设置多个第一焊盘,第一焊盘与导电焊盘连接,可以实现PCB基板与封装芯片的连接,通过在多个第一焊盘之间设置应力释放槽,能够降低因封装芯片、焊料、PCB等材料CTE不匹配而产生的交替应变所造成的焊点热应力,有利于提高封装芯片焊接的可靠性。
Description
技术领域
本实用新型涉及电子封装技术领域,尤其涉及一种印刷电路板及通信设备。
背景技术
随着电子类产品的小型化发展,PCB(Printed Circuit Board,印刷电路板)的主板面积越来越小,对于电子封装的可靠性和组装过程中元器件的要求也越来越高,近年来有许多新的封装类器件出现,例如方形扁平无外露引脚封装(Quad Flat No-Lead,QFN)芯片或双扁平无外露引脚封装(Dual Flat No-lead,DFN)芯片等底部端焊接类封装器件,主要应用在通讯、军工、医疗设备等电子产品上,在封装过程中,由于各材料热膨胀系数(Coefficientof Thermal Expansion,CTE)不匹配容易造成温循应力,尤其是封装芯片与PCB之间的CTE差异,在冷热交替或温度升降波动时,封装芯片、焊料、PCB等材料CTE不匹配而产生的交替应变会造成热应力,长期使用后容易产生焊点疲劳开裂的情况,使得焊接可靠性降低,造成预期寿命差,甚至有前期失效的风险。
实用新型内容
本实用新型旨在至少解决现有技术中存在的技术问题之一。为此,本实用新型提出一种印刷电路板及通信设备,能够降低焊接应力,有利于提高封装芯片焊接的可靠性。
第一方面,本实用新型实施例提供一种印刷电路板,包括封装芯片和PCB基板,所述封装芯片的边缘设置有多个用于实现电气连接的导电焊盘;所述PCB基板包括相对设置的第一面和第二面,所述第一面设置有多个用于与所述导电焊盘连接的第一焊盘,所述PCB基板设置有沿厚度方向延伸的应力释放槽,所述应力释放槽位于所述多个第一焊盘之间。
第二方面,本实用新型实施例提供一种通信设备,包括本实用新型第一方面实施例所述的印刷电路板。
本实用新型实施例包括:印刷电路板及通信设备。根据本实用新型实施例提供的方案,印刷电路板包括封装芯片和PCB基板,PCB基板包括有相对设置的第一面和第二面,第一面朝向封装芯片的底部,封装芯片的边缘设置有多个导电焊盘以实现电气连接,通过在第一面设置多个第一焊盘,第一焊盘与导电焊盘连接,可以实现PCB基板与封装芯片的连接,由于封装芯片与PCB基板之间会存在CTE差异,各材料CTE不匹配造成的温循应力集中于PCB基板与封装芯片的连接处,通过在多个第一焊盘之间设置应力释放槽,在冷热交替或温度升降波动时,能够降低因封装芯片、焊料、PCB等材料CTE不匹配而产生的交替应变所造成的热应力,有利于提升焊接质量,降低因助焊剂残留等引起的短路风险,应力释放槽沿PCB基板的厚度方向延伸,即令需焊接封装芯片所对应区域的PCB基板的厚度减薄,从而降低此区域PCB基板的刚度,进而降低封装芯片回流焊后的焊接应力,有利于提高封装芯片焊接的可靠性。
本实用新型的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本实用新型而了解。本实用新型的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本实用新型技术方案的进一步理解,并且构成说明书的一部分,与本实用新型的实施例一起用于解释本实用新型的技术方案,并不构成对本实用新型技术方案的限制。
下面结合附图和实施例对本实用新型进一步地说明;
图1是本实用新型的一个实施例提供的印刷电路板的结构示意图;
图2是本实用新型的另一个实施例提供的PCB基板的俯视图;
图3是本实用新型的另一个实施例提供的PCB基板的俯视图;
图4是本实用新型的另一个实施例提供的QFN芯片的结构示意图;
图5是本实用新型的另一个实施例提供的DFN芯片的结构示意图;
图6是本实用新型的另一个实施例提供的印刷电路板的结构示意图;
图7是本实用新型的另一个实施例提供的印刷电路板的结构示意图。
具体实施方式
本部分将详细描述本实用新型的具体实施例,本实用新型之较佳实施例在附图中示出,附图的作用在于用图形补充说明书文字部分的描述,使人能够直观地、形象地理解本实用新型的每个技术特征和整体技术方案,但其不能理解为对本实用新型保护范围的限制。
在本实用新型的描述中,若干的含义是一个或者多个,多个的含义是两个以上,大于、小于、超过等理解为不包括本数,以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本实用新型的描述中,除非另有明确的限定,设置、安装、连接等词语应做广义理解,所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本实用新型中的具体含义。
本实用新型实施例提供一种印刷电路板及通信设备,能够降低焊接应力,有利于提高封装芯片焊接的可靠性。
下面结合附图,对本实用新型实施例作进一步阐述。
如图1至图5所示,本实用新型的第一方面实施例提供一种印刷电路板100,包括封装芯片200和PCB基板300,封装芯片200的边缘设置有多个用于实现电气连接的导电焊盘210;PCB基板300包括相对设置的第一面310和第二面320,第一面310设置有多个用于与导电焊盘210连接的第一焊盘330,PCB基板300设置有沿厚度方向延伸的应力释放槽340,应力释放槽340位于多个第一焊盘330之间。
在本实施例中,PCB基板300包括有相对设置的第一面310和第二面320,第一面310朝向封装芯片200的底部,封装芯片200的边缘设置有多个导电焊盘210以实现电气连接,通过在第一面310设置多个第一焊盘330,第一焊盘330与导电焊盘210连接,可以实现PCB基板300与封装芯片200的连接,由于封装芯片200与PCB基板300之间会存在CTE差异,各材料CTE不匹配造成的温循应力集中于PCB基板300与封装芯片200的连接处,通过在多个第一焊盘330之间设置应力释放槽340,在冷热交替或温度升降波动时,能够降低因封装芯片200、焊料、PCB等材料CTE不匹配而产生的交替应变所造成的热应力,有利于提升焊接质量,降低因助焊剂残留等引起的短路风险,应力释放槽340沿PCB基板300的厚度方向延伸,即令需焊接封装芯片200所对应区域的PCB基板300的厚度减薄,从而降低此区域PCB基板300的刚度,进而降低封装芯片200回流焊后的焊接应力,有利于提高封装芯片200焊接的可靠性。
如图4和图5所示,需要说明的是,封装芯片200可以为QFN芯片或DFN芯片等底部端焊接类封装器件,具有良好的电性能和热性能,使得封装后的印刷电路板100体积小、重量轻,适用场合更加广泛。
需要说明的是,PCB基板300上可以贴装封装芯片200,也可以安装各种性能芯片和元器件,为了贴装封装芯片200,PCB基板300设有与封装芯片200对应的封装区域,在封装区域的外侧设置有多个第一焊盘330,第一焊盘330与封装芯片200的导电焊盘210一一对应,第一焊盘330的数量和尺寸可根据导电焊盘210的数量和尺寸进行匹配设计,通过将封装芯片200贴装在PCB基板300上的相应位置,第一焊盘330与封装芯片200的导电焊盘210可通过焊料实现焊接,使得封装芯片200与PCB基板300所对应的封装区域对齐贴合。
由于材料CTE不匹配造成的温循应力主要集中在PCB基板300与封装芯片200的连接处,应力容易传递至焊接处,即第一焊盘330与导电焊盘210连接的位置,使得封装芯片200中的导电焊盘210与PCB基板300的第一焊盘330会出现受力损坏的情况,从而导致焊点开裂,使得电气连接出现异常,造成印刷电路板100所应用的电气设备出现故障,本实用新型实施例通过在多个第一焊盘330之间开设应力释放槽340,应力释放槽340可以起到应力释放的作用,降低封装芯片200与PCB基板300结合时所承载的应力,应力释放槽340沿PCB基板300的厚度方向延伸,使得与封装芯片200对应区域的PCB基板300的刚度降低,所产生的温循应力可以有更大的空间释放,从而降低应力传递至第一焊盘330的可能,在对PCB基板300进行加工的时候,可以直接在需焊接封装芯片200所对应的区域开设应力释放槽340,实现简单有效,有利于提高焊接的可靠性,从而大大提高产品的寿命,提高用户的使用体验感。
需要说明的是,应力释放槽340可以为一个连通的开槽,例如应力释放槽340的区域为多个第一焊盘围成的区域,应力释放槽340也可以包括多个独立的开槽。
如图1所示,在上述的印刷电路板100中,应力释放槽340贯穿PCB基板300。
在本实施例中,应力释放槽340贯穿PCB基板300,即在加工的时候钻孔穿透PCB基板300的第一面310和第二面320,以形成应力释放槽340,应力释放槽340可以起到应力释放作用,降低在冷热交替或温度升降波动时,因封装芯片200、焊料、PCB基板300等CTE不匹配造成的应力,另外对PCB基板300和封装芯片200变形所产生的应力同样有缓冲作用,从而能够提升封装芯片200焊接的可靠性,延长其预期服役寿命,使得印刷电路板100的可靠性能更高,此外,应力释放槽340设置于多个第一焊盘330之间,还能够为封装芯片200回流焊接过程提供辅助的受热和排气通道。
如图6和图7所示,在上述的印刷电路板100中,应力释放槽340的深度小于PCB基板300的厚度。
在本实施例中,应力释放槽340的深度小于PCB基板300的厚度,即没有穿透PCB基板300,在对PCB基板300进行加工时,可以采用控深铣工艺从PCB基板300的第一面310开始向下进行开槽,或者从PCB基板300的第二面320向上进行开槽,以实现应力释放槽340沿PCB基板300的厚度方向延伸,可以理解的是,本实施例通过控深铣开设的应力释放槽340同样可以减薄应力集中敏感区域所对应的PCB基板300的厚度,应力集中敏感区域即PCB基板300与封装芯片200所对应的封装区域,从而可以降低敏感区域所对应的PCB基板300的刚度,能够有效地降低因不同材料CTE之间不匹配造成的应力,同时对PCB基板300和封装芯片200变形所造成的应力同样有缓冲作用。
如图1至图5所示,在上述的印刷电路板100中,封装芯片200的中央位置设置有大面积的用于导热的裸露焊盘220,第一面310设置有用于与裸露焊盘220连接的第二焊盘350,应力释放槽340位于第一焊盘330和第二焊盘350之间。
在本实施例中,封装芯片200的中央位置设置有大面积的裸露焊盘220,多个导电焊盘210设置于裸露焊盘220的外围,PCB基板300的第一面310设置有第二焊盘350,第二焊盘350与第一焊盘330通过布线层电连接,裸露焊盘220可以焊接到第二焊盘350上,印刷电路板100在工作时产生的热量可以通过封装芯片200底部的裸露焊盘220直接传导至第二焊盘350,第二焊盘350将热量导出,具有较好的散热性能,同时第二焊盘350能够吸收封装芯片200与PCB连接处所产生的应力,从而能够限制一部分应力,应力释放槽340位于第一焊盘330和第二焊盘350之间,另一部分应力可通过应力释放槽340释放,使得应力不会传递至第一焊盘330处,减少出现焊点开裂的情况,有利于提高印刷电路板100的使用寿命,同时应力释放槽340能为封装芯片200回流焊接过程提供辅助的受热和排气通道,不仅可以提升焊接质量,还可以降低因助焊剂残留等引起印刷电路板100短路的风险。
需要说明的是,第二焊盘350是导热性能良好的金属板体,例如铝板或铜板。
在上述的印刷电路板100中,第二焊盘350的尺寸小于或等于裸露焊盘220的尺寸。
需要说明的是,第二焊盘350与裸露焊盘220对应设置,可以根据裸露焊盘220的尺寸进行常规匹配设计,第二焊盘350的尺寸可以小于裸露焊盘220的尺寸,或者第二焊盘350的尺寸与裸露焊盘220的尺寸相同,则在贴装的时候可以令封装芯片200的裸露焊盘220与PCB基板300的第二焊盘350对齐。第二焊盘350的尺寸可以为零,对应封装芯片200没有裸露焊盘220的情况。
如图1至图3所示,在上述的印刷电路板100中,应力释放槽340的宽度小于或者等于第一焊盘330与第二焊盘350之间的间距。
需要说明的是,通过令应力释放槽340的宽度小于或者等于第一焊盘330与第二焊盘350之间的间距,即应力释放槽340的宽度不大于第一焊盘330与第二焊盘350之间的间距的宽度,能够更好地保证第一焊盘330或第二焊盘350的完整性,降低加工过程中对其结构造成损坏的可能,应力释放槽340可以为贯穿于PCB基板300的通孔或未穿透PCB基板300的盲孔。
如图1、图2和图4所示,在上述的印刷电路板100中,封装芯片200为QFN芯片,QFN芯片的四周边缘均设置有一排导电焊盘210,裸露焊盘220位于四排导电焊盘210中间,PCB基板300相应设置有四排与导电焊盘210对应的第一焊盘330,第二焊盘350位于四排第一焊盘330中间,每排第一焊盘330与第二焊盘350之间均设置有应力释放槽340。
在本实施例中,封装芯片200采用QFN芯片,QFN芯片呈正方形或矩形,QFN芯片的底部中央位置有一个裸露焊盘220用来导热,围绕在裸露焊盘220的外围四周设置有多个导电焊盘210,导电焊盘210相对两侧的数目是相同的,相应地,PCB基板300的第一面310中央位置设置有第二焊盘350,多个第一焊盘330分布在第二焊盘350的四周,即设置有四排第一焊盘330,裸露焊盘220与第二焊盘350对应连接,导电焊盘210与第一焊盘330对应连接,在每排第一焊盘330与第二焊盘350之间均设置有应力释放槽340,多个应力释放槽340能够围成环形槽体,最终形成的应力释放槽340的区域位于第二焊盘350围成的区域与多个第一焊盘330围成的区域之间。
如图2所示,在上述的印刷电路板100中,应力释放槽340的长度小于与之相邻的一排第一焊盘330的长度。
在本实施例中,在开设应力释放槽340的时候,以第二焊盘350的四角外沿为起始点,对称、均匀向外侧扩充,为了保证PCB基板300的连贯性,应力释放槽340的长度小于与之相邻的一排的第一焊盘330的长度,可以理解的是,每排第一焊盘330与第二焊盘350之间均设置有应力释放槽340,所形成的多个应力释放槽340并不完全连通,在第二焊盘350四边外沿均有部分区域与PCB基板300连接,即最终所形成的应力释放槽340的总长度不会达到相互连接贯穿的长度,能够保证第二焊盘350对应区域的PCB基板300不会脱离。
如图1、图3和图5所示,在上述的印刷电路板100中,封装芯片200为DFN芯片,DFN芯片的两侧边缘分别设置有一排导电焊盘210,裸露焊盘220位于两排导电焊盘210中间,PCB基板300相应设置有两排与导电焊盘210对应的第一焊盘330,第二焊盘350位于两排第一焊盘330中间,每排第一焊盘330与第二焊盘350之间均设置有应力释放槽340。
在本实施例中,封装芯片200采用DFN芯片,DFN芯片的底部中央位置有一个裸露焊盘220用来导热,多个导电焊盘210设置于裸露焊盘220的两侧,两排导电焊盘210相对设置,相应地,PCB基板300的第一面310中央位置设置有第二焊盘350,多个第一焊盘330分布在第二焊盘350的两侧,即设置有两排第一焊盘330,裸露焊盘220与第二焊盘350对应连接,导电焊盘210与第一焊盘330对应连接,在每排第一焊盘330与第二焊盘350之间均设置有应力释放槽340,从而形成两个矩形应力释放槽340,两个应力释放槽340分布在第二焊盘350的两侧。
本实用新型的实施例还提供一种通信设备,包括如上实施例的印刷电路板100。
在本实施例提供的通信设备中,设置有印刷电路板100,印刷电路板100包括有封装芯片200和PCB基板300,PCB基板300包括有相对设置的第一面310和第二面320,第一面310朝向封装芯片200的底部,封装芯片200的边缘设置有多个导电焊盘210以实现电气连接,通过在第一面310设置多个第一焊盘330,第一焊盘330与导电焊盘210连接,可以实现PCB基板300与封装芯片200的连接,由于封装芯片200与PCB基板300之间会存在CTE差异,各材料CTE不匹配造成的温循应力集中于PCB基板300与封装芯片200的连接处,通过在多个第一焊盘330之间设置应力释放槽340,在冷热交替或温度升降波动时,能够降低因封装芯片200、焊料、PCB等材料CTE不匹配而产生的交替应变所造成的热应力,有利于提升焊接质量,降低因助焊剂残留等引起的短路风险,应力释放槽340沿PCB基板300的厚度方向延伸,即令需焊接封装芯片200所对应区域的PCB基板300的厚度减薄,从而降低此区域PCB基板300的刚度,进而降低封装芯片200回流焊后的焊接应力,有利于提高封装芯片200焊接的可靠性,使得通信设备的使用寿命大大提高。
需要说明的是,通信设备可以为手机、电脑、光端机等对可靠性有较高要求的电子设备。
上面结合附图对本实用新型实施例作了详细说明,但是本实用新型不限于上述实施例,在所述技术领域普通技术人员所具备的知识范围内,还可以在不脱离本实用新型宗旨的前提下作出各种变化。
Claims (10)
1.一种印刷电路板,其特征在于,包括:
封装芯片,所述封装芯片的边缘设置有多个用于实现电气连接的导电焊盘;
印刷电路板PCB基板,所述PCB基板包括相对设置的第一面和第二面,所述第一面设置有多个用于与所述导电焊盘连接的第一焊盘,所述PCB基板设置有沿厚度方向延伸的应力释放槽,所述应力释放槽位于所述多个第一焊盘之间。
2.根据权利要求1所述的印刷电路板,其特征在于,所述应力释放槽贯穿所述PCB基板。
3.根据权利要求1所述的印刷电路板,其特征在于,所述应力释放槽的深度小于所述PCB基板的厚度。
4.根据权利要求1所述的印刷电路板,其特征在于,所述封装芯片的中央位置设置有用于导热的裸露焊盘,所述第一面设置有用于与所述裸露焊盘连接的第二焊盘,所述应力释放槽位于所述第一焊盘和所述第二焊盘之间。
5.根据权利要求4所述的印刷电路板,其特征在于,所述应力释放槽的宽度小于或者等于所述第一焊盘与所述第二焊盘之间的间距。
6.根据权利要求4所述的印刷电路板,其特征在于,所述封装芯片为方形扁平无外露引脚封装QFN芯片,所述QFN芯片的四周边缘均设置有一排所述导电焊盘,所述裸露焊盘位于四排所述导电焊盘中间,所述PCB基板相应设置有四排与所述导电焊盘对应的所述第一焊盘,所述第二焊盘位于四排所述第一焊盘中间,每排所述第一焊盘与第二焊盘之间均设置有所述应力释放槽。
7.根据权利要求6所述的印刷电路板,其特征在于,所述应力释放槽的长度小于与之相邻的一排所述第一焊盘的长度。
8.根据权利要求4所述的印刷电路板,其特征在于,所述封装芯片为双扁平无外露引脚封装DFN芯片,所述DFN芯片的两侧边缘分别设置有一排所述导电焊盘,所述裸露焊盘位于两排所述导电焊盘中间,所述PCB基板相应设置有两排与所述导电焊盘对应的所述第一焊盘,所述第二焊盘位于两排所述第一焊盘中间,每排所述第一焊盘与第二焊盘之间均设置有所述应力释放槽。
9.根据权利要求4所述的印刷电路板,其特征在于,所述第二焊盘的尺寸小于或等于所述裸露焊盘的尺寸。
10.一种通信设备,其特征在于,包括权利要求1至9任一项所述的印刷电路板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122573122.8U CN216253335U (zh) | 2021-10-25 | 2021-10-25 | 印刷电路板及通信设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122573122.8U CN216253335U (zh) | 2021-10-25 | 2021-10-25 | 印刷电路板及通信设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216253335U true CN216253335U (zh) | 2022-04-08 |
Family
ID=80990602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122573122.8U Active CN216253335U (zh) | 2021-10-25 | 2021-10-25 | 印刷电路板及通信设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216253335U (zh) |
-
2021
- 2021-10-25 CN CN202122573122.8U patent/CN216253335U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8213180B2 (en) | Electromagnetic interference shield with integrated heat sink | |
US20040164385A1 (en) | Semiconductor device and manufacturing method thereof | |
KR20080014004A (ko) | 인터포저 및 반도체 장치 | |
US7928543B2 (en) | Tape wiring substrate and tape package using the same | |
US9000571B2 (en) | Surface-mounting light emitting diode device and method for manufacturing the same | |
JP2000031327A (ja) | 半導体装置及びその製造方法 | |
US20020189853A1 (en) | BGA substrate with direct heat dissipating structure | |
JP2013089847A (ja) | プリント基板およびそれを用いた電子機器 | |
JP2011044512A (ja) | 半導体部品 | |
KR20080023744A (ko) | 방열기를 가지는 전자 모듈 어셈블리 | |
US7126211B2 (en) | Circuit carrier | |
CN109616452B (zh) | 一种散热组件、相应的散热装置以及相应的电路板 | |
CN211719597U (zh) | 一种具有释热防短路结构的贴片式二极管 | |
JPH11312769A (ja) | デバイス放熱用のヒートシンクアセンブリ | |
US20090091027A1 (en) | Semiconductor package having restraining ring surfaces against soldering crack | |
WO2022170788A1 (zh) | 电子元件封装体、电子元件组装结构及电子设备 | |
CN216253335U (zh) | 印刷电路板及通信设备 | |
CN112997305B (zh) | 芯片封装结构、电子设备 | |
TW201729374A (zh) | 用於陶瓷無引線表面安裝型電子器件之應力縮減中介層 | |
WO2022252478A1 (zh) | 电子元件封装体、电子元件封装组件及电子设备 | |
US20020066592A1 (en) | Ball grid array package capable of increasing heat-spreading effect and preventing electromagnetic interference | |
WO2020135579A1 (zh) | 芯片封装 | |
EP3723121A1 (en) | Wafer package device | |
US20230066512A1 (en) | Semiconductor device | |
CN216311775U (zh) | 封装测试用的集成电路载板构造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |