CN215496682U - 一种半导体封装 - Google Patents

一种半导体封装 Download PDF

Info

Publication number
CN215496682U
CN215496682U CN202121048957.5U CN202121048957U CN215496682U CN 215496682 U CN215496682 U CN 215496682U CN 202121048957 U CN202121048957 U CN 202121048957U CN 215496682 U CN215496682 U CN 215496682U
Authority
CN
China
Prior art keywords
substrate
semiconductor package
moisture
vias
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121048957.5U
Other languages
English (en)
Inventor
C·格兰西
Q·阮
K·辛哈
S·U·阿里芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202121048957.5U priority Critical patent/CN215496682U/zh
Application granted granted Critical
Publication of CN215496682U publication Critical patent/CN215496682U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型涉及一种半导体封装。根据本实用新型的一实施例,一种半导体封装包含衬底,其具有第一表面和第二表面;以及半导体裸片,其耦合至所述衬底的所述第一表面,其中所述衬底中包含多个通孔,且所述多个通孔中的每一者贯穿所述衬底以将所述第一表面与所述第二表面连通。

Description

一种半导体封装
技术领域
本实用新型大体涉及半导体封装技术,尤其涉及具有新型排湿通孔结构的半导体封装。
背景技术
在当前半导体封装技术中,由于封装工艺制程不可避免地暴露在有湿气的环境中,导致湿气(例如水分)可能被困在半导体封装内部的器件交界面之间。并且,积聚在衬底附近的湿气还将在后续工艺步骤(例如回流焊工艺)中朝封装的顶部或侧面方向蒸发,蒸发后的膨胀气体将对半导体封装产生过度的应力,从而导致例如芯片开裂、脱层乃至鼓胀爆裂(俗称为“爆米花效应”)等一系列涉及湿气积聚无法及时、有效排出的技术问题。例如,芯片开裂可发生在芯片的侧部或边缘处,此处开裂通常带来相当大的半导体封装缺陷。上述问题不仅会直接影响后续的封装制造步骤,还会不利地影响后期产品的用户体验和产品寿命,从而成为半导体封装领域所面临的棘手问题。
为解决上述技术问题,传统方法大多将注意力集中在对于加工环境/氛围的改善和处理上,例如降低环境湿度以减少封装过程中渗入的湿气量,或是在较低的温度区间内对封装进行长时间烘烤以在回流焊工艺前使封装缓慢烘干。然而,上述传统方法都存在耗时长、开销大等问题,且难以对上述排湿过程实现完全控制。
有鉴于此,本领域迫切需要提供改进方案以解决上述问题。
实用新型内容
本公开提供了一种半导体封装,该半导体封装具有新型排湿通孔结构。
根据本实用新型的一实施例,提供了一种半导体封装,其特征在于包含:衬底,其具有第一表面和第二表面;以及半导体裸片,其耦合至所述衬底的所述第一表面,其中所述衬底中包含多个通孔,且所述多个通孔中的每一者贯穿所述衬底以将所述第一表面与所述第二表面连通。
根据本实用新型的另一实施例,半导体封装中的所述半导体裸片经由底部填料、焊片和/或第一级互连层而耦合至所述衬底的所述第一表面。
根据本实用新型的另一实施例,半导体封装中的所述多个通孔位于所述半导体裸片下方。
根据本实用新型的另一实施例,半导体封装中的所述多个通孔排列为规则阵列。
根据本实用新型的另一实施例,半导体封装中的所述多个通孔包含垂直内壁。
根据本实用新型的另一实施例,半导体封装中的所述多个通孔包含倾斜或锥形内壁。
根据本实用新型的另一实施例,半导体封装中的所述多个通孔进一步包含湿气扩散材料,所述湿气扩散材料相较所述衬底具有更高的湿气扩散率。
根据本实用新型的另一实施例,半导体封装中的所述湿气扩散材料的湿气扩散率比所述衬底的湿气扩散率高至少一个数量级。
根据本实用新型的另一实施例,半导体封装进一步包含模塑材料,所述模塑材料位于所述衬底上方并包封所述半导体裸片。
本实用新型实施例的额外层面及优点将部分地在后续说明中描述、显示、或是经由本实用新型实施例的实施而阐释。
附图说明
图1显示现有技术中存在湿气残留的半导体封装示意图。
图2显示了现有技术中半导体封装因湿气残留而发生脱层的示意图。
图3显示了现有技术中半导体封装因湿气残留而发生开裂的示意图。
图4显示了根据本实用新型一实施例的新型排湿通孔结构。
图5显示图4实施例所示的包含多个通孔的衬底的俯视示意图。
图6显示根据本实用新型一实施例的包含多个通孔的衬底侧视图。
图7显示根据本实用新型另一实施例的包含多个通孔的衬底侧视图。
具体实施方式
为更好的理解本实用新型的精神,以下结合本实用新型的部分优选实施例对其作进一步说明。
以下揭示内容提供了多种实施方式或例示,其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见,这些叙述仅为例示,其本意并非用于限制本揭示内容。举例来说,在下文的描述中,将一第一特征形成于一第二特征上或之上,可能包括某些实施例其中所述的第一与第二特征彼此直接接触;且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间,而使得第一与第二特征可能没有直接接触。此外,本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的,且其本身不代表所讨论的不同实施例和/或组态之间的关系。
在本说明书中,除非经特别指定或限定之外,相对性的用词例如:“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便,且并不要求将本实用新型以特定的方向建构或操作。
以下详细地讨论本实用新型的各种实施方式。尽管讨论了具体的实施,但是应当理解,这些实施方式仅用于示出的目的。相关领域中的技术人员将认识到,在不偏离本实用新型的精神和保护范围的情况下,可以使用其他部件和配置。
图1显示现有技术中存在湿气残留的半导体封装示意图。如图1所示,在半导体封装(10)中,半导体裸片(100)形成在衬底(102)上方,并通过若干导线(103)引线键合至相应的导电焊盘(101)。模塑材料(105)位于衬底(102)上方并包封半导体裸片(100),并包封导线(103)及导电焊盘(101),其中导电焊盘(101)进一步与位于模塑材料(105)外部的引脚(104)耦合,以实现芯片的外部电连接。
然而,由于封装工艺通常暴露在潮湿的环境中,湿气(106)(例如水分)可渗入到半导体封装(10)中并被困在半导体封装(10)内部而无法及时、有效地排出半导体封装(10),从而残留在衬底(102)附近,特别是残留在半导体裸片(100)与衬底(102)的交界面处(如图1所示)。更为严重的是,这些残留的湿气(106)不会仅简单地以液态存在于半导体封装(10)内部,而是会在后续工艺步骤(例如回流焊工艺)中朝向封装的顶部或侧方蒸发并产生膨胀气体,从而对半导体封装(10)产生过度的应力,导致半导体封装(10)发生开裂、脱层乃至爆米花效应等诸多问题。例如(但不限于),衬底(102)可在应力的作用下发生形变,从而导致衬底(102)的底部从初始位置(102')(图1虚线)不利地移位至形变位置(102”)。
图2显示了现有技术中半导体封装因湿气残留而发生脱层的示意图。如图2所示,半导体裸片(200)形成在衬底(201)上方,模塑材料(202)位于衬底(201)上方并包封半导体裸片(200),其中半导体裸片(200)可为多层裸片形成的裸片堆叠。由于湿气残留在半导体裸片(200)与衬底(201)之间,导致本应与衬底(201)紧密结合的半导体裸片(200)在膨胀气体的应力作用下产生脱层,从而在半导体裸片(200)与衬底(201)之间形成分离层(203)(如图2中虚线所示)。上述脱层现象严重时可进一步发展至半导体封装的鼓胀爆裂,即产生爆米花效应,从而导致整个芯片报废。
显然,图2所示的脱层现象不仅影响后续的封装制造工艺,而且不利地影响后期产品的用户体验和产品寿命。
除图2所示的脱层现象外,半导体封装中的湿气残留还可导致半导体裸片(尤其是半导体裸片的顶部)发生开裂。图3显示了现有技术中半导体封装因湿气残留而发生开裂的示意图。如图3所示,在膨胀气体的应力作用下,半导体裸片(300)的顶部可能会随机地产生若干裂痕(303),且这些裂痕(303)随时间推移可进一步扩大,从而伤及半导体裸片(300)本身,破坏其内部电路结构。
显然,图3所示的开裂现象也会影响后续的封装制造工艺,并不利地影响后期产品的用户体验和产品寿命。
图4显示了根据本实用新型一实施例的新型排湿通孔结构。如图4所示,在半导体封装(40)中,半导体裸片(400)形成在衬底(402)上方。模塑材料(403)位于衬底(402)上方并包封半导体裸片(400)。其中,衬底(402)包含多个通孔(404),且多个通孔(404)中的每一者均贯穿衬底(402),从而将衬底(402)的上、下表面连通。作为一实施例,半导体裸片(400)可进一步经由底部填料(401)耦合至衬底(402)。应可知晓,半导体裸片(400)也可经由其他材料(例如但不限于焊片、第一级互连层等)而耦合至衬底(402)。仍应可知晓,半导体裸片(400)还可通过若干导线引线键合至相应的导电焊盘(未示出),以实现与外部装置的电连接。
由于存在多个通孔(404),封装过程中渗入半导体封装(40)内部的湿气不会积聚在衬底(402)附近的器件交界面(405)处,而是能够快速、高效地经由多个通孔(404)朝衬底(402)的下表面移动,进而向下排出半导体封装(40)(如图4中的向下箭头所示)。
在一实施例中,可不必在衬底(402)的多个通孔(404)中填充任何材料,即可排出湿气。在另一实施例中,可在多个通孔(404)中填充适当的材料并确保该湿气扩散材料的湿气扩散率大于衬底(402)材料的湿气扩散率,从而更快、更高效地排出湿气。当半导体封装(40)中包含底部填料(401)且该底部填料(401)具有比衬底(402)更高的湿气扩散率时,可直接在多个通孔(404)中填充与底部填料(401)相同的材料,从而快速、高效地地排出湿气。作为一实施例,湿气扩散材料的湿气扩散率可经选择以较衬底(402)的湿气扩散率高至少一至二个数量级。
图5显示图4实施例所示的包含多个通孔的衬底的俯视示意图。在图5所示的半导体封装(50)中,半导体裸片(500)形成在衬底(502)上方。衬底(502)包含多个通孔(504),且多个通孔(504)中的每一者均以图4所示的方式贯穿衬底(502),从而将衬底(502)的上、下表面连通。在图5所示实施例中,半导体裸片(500)经由底部填料(501)耦合至衬底(502)。如图5所示,衬底(502)覆盖的投影区域通常比底部填料(501)覆盖的投影区域大,且底部填料(501)覆盖的投影区域通常比半导体裸片(500)覆盖的投影区域大。
在图5所示实施例中,为了更好地排出湿气,可将多个通孔(504)组成的通孔阵列设置在底部填料(501)覆盖的投影区域内,以确保底部填料(501)与衬底(502)的交界面处的湿气能够及时、有效地排出半导体封装(50)。
在另一实施例中,半导体裸片(500)也可不经由其他材料层(例如底部填料)而直接耦合至衬底(502)。此时,可将多个通孔(504)组成的通孔阵列仅仅设置在半导体裸片(500)覆盖的投影区域内,以确保半导体裸片(500)与衬底(502)的交界面处的湿气能够及时、有效地排出半导体封装(50)。
然而,应可知晓,由多个通孔(504)组成的通孔阵列可设置在衬底(502)覆盖的任意投影区域内,而不限于半导体裸片(500)或底部填料(501)覆盖的投影区域内,只要能够确保及时、有效地排出半导体封装(50)即可。仍应可理解,从俯视角度观察,多个通孔(504)的形状不限于圆形,而可为包括矩形、三角形、不规则形等在内的任意形状。
图6显示根据本实用新型一实施例的包含多个通孔的衬底侧视图。如图6所示,从侧面观察,衬底(602)包含多个通孔(604),且多个通孔(604)中的每一者也贯穿衬底(602),从而将衬底(602)的上、下表面连通。然而,不同于图4所示的实施例,图6中的多个通孔(604)的侧壁并不垂直于衬底(602)的上、下表面,而是包含大致上窄下宽的倾斜或锥形内壁,此种形状可有助于及时、有效地排出湿气。
图7显示根据本实用新型另一实施例的包含多个通孔的衬底侧视图。如图7所示,从侧面观察,衬底(702)包含多个通孔(704),且多个通孔(704)中的每一者同样贯穿衬底(702),从而将衬底(702)的上、下表面连通。然而,不同于图4和图6所示的实施例,图7中的多个通孔(704)包含大致呈单叶双曲面形内壁,此种形状进一步有助于及时、有效地排出湿气。
然而,应可理解,本实用新型各个实施例中的多个通孔(404、504、604、704)可具有其他任意大小和形状,且其排布方式也可为任意不规则阵列,故上述通孔可根据所需的排湿效果而更为灵活地设置。
仍应可理解,本实用新型各个实施例中的多个通孔(404、504、604、704)既可在制造衬底期间随衬底一起形成,也可在完成衬底制造之后形成。此外,多个通孔(404、504、604、704)亦可在完成半导体封装(40、50)之后,采用机械钻孔和/或湿气扩散材料的方式形成。
本实用新型所提出的新型排湿通孔结构使得通常积聚在衬底附近的湿气能够在回流焊期间经由设置在衬底中的通孔阵列朝向衬底的底部快速、高效地排出。得益于将湿气导向距离更近的封装底部,而不是将其导向距离较远的封装顶部或侧面,本实用新型能够有效地避免各种常见的由湿气残留所带来的技术问题。湿气距衬底底部的距离较衬底顶部或侧壁更近不仅便于更高效地排出湿气,而且允许以更灵活的方式设计和制造通孔的尺寸、形状及阵列图案。同时,由于上述技术问题早在封装工艺初期就已得到解决,因此,封装工艺的所有后续步骤都可得以顺畅实施,而无需顾虑是否仍有湿气残留。
此外,本实用新型所提出的新型排湿通孔结构及其形成方法能够简化制造工艺、降低制造成本并有效地提高产品良率。并且,适当的通孔湿气扩散材料也不会对机械和热性能产生任何负面影响。
需要说明的是,在本说明书通篇中对“本实用新型一实施例”或类似术语的参考意指连同其它实施例一起描述的特定特征、结构或特性包含于至少一个实施例中且可未必呈现在所有实施例中。因此,短语“本实用新型一实施例”或类似术语在本说明书通篇中的各处的相应出现未必指同一实施例。
此外,可以任何适合方式来组合任何特定实施例的所述特定特征、结构或特性与一或多个其它实施例。
本实用新型的技术内容及技术特点已由上述相关实施例加以描述,然而上述实施例仅为实施本实用新型的范例。熟悉本领域的技术人员仍可能基于本实用新型的教示及揭示而作种种不背离本实用新型精神的替换及修饰。因此,本实用新型已公开的实施例并未限制本实用新型的范围。相反地,包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。

Claims (9)

1.一种半导体封装,其特征在于,其包含:
衬底,其具有第一表面和第二表面;以及
半导体裸片,其耦合至所述衬底的所述第一表面,
其中所述衬底中包含多个通孔,且所述多个通孔中的每一者贯穿所述衬底以将所述第一表面与所述第二表面连通。
2.根据权利要求1所述的半导体封装,其特征在于,所述半导体裸片经由底部填料、焊片和/或第一级互连层而耦合至所述衬底的所述第一表面。
3.根据权利要求1所述的半导体封装,其特征在于,所述多个通孔位于所述半导体裸片下方。
4.根据权利要求1所述的半导体封装,其特征在于,所述多个通孔排列为规则阵列。
5.根据权利要求1所述的半导体封装,其特征在于,所述多个通孔包含垂直内壁。
6.根据权利要求1所述的半导体封装,其特征在于,所述多个通孔包含倾斜或锥形内壁。
7.根据权利要求1-6中任一者所述的半导体封装,其特征在于,所述多个通孔进一步包含湿气扩散材料,所述湿气扩散材料相较所述衬底具有更高的湿气扩散率。
8.根据权利要求7所述的半导体封装,其特征在于,所述湿气扩散材料的湿气扩散率比所述衬底的湿气扩散率高至少一个数量级。
9.根据权利要求1所述的半导体封装,其特征在于,进一步包含模塑材料,所述模塑材料位于所述衬底上方并包封所述半导体裸片。
CN202121048957.5U 2021-05-17 2021-05-17 一种半导体封装 Active CN215496682U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202121048957.5U CN215496682U (zh) 2021-05-17 2021-05-17 一种半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202121048957.5U CN215496682U (zh) 2021-05-17 2021-05-17 一种半导体封装

Publications (1)

Publication Number Publication Date
CN215496682U true CN215496682U (zh) 2022-01-11

Family

ID=79778426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202121048957.5U Active CN215496682U (zh) 2021-05-17 2021-05-17 一种半导体封装

Country Status (1)

Country Link
CN (1) CN215496682U (zh)

Similar Documents

Publication Publication Date Title
TWI701781B (zh) 系統級封裝裝置及用於形成系統級封裝裝置之方法
US7417329B2 (en) System-in-package structure
US20180350734A1 (en) Semiconductor package and manufacturing method thereof
JP5607758B2 (ja) 半導体をパッケージングする方法
US20100072600A1 (en) Fine-pitch oblong solder connections for stacking multi-chip packages
US8110928B2 (en) Stacked-type chip package structure and method of fabricating the same
TW200839903A (en) Method for manufacturing electrical connections in wafer
US20130049198A1 (en) Semiconductor package structure and manufacturing method thereof
US8436462B2 (en) Semiconductor housing package, semiconductor package structure including the semiconductor housing package, and processor-based system including the semiconductor package structure
JP5905104B2 (ja) はんだ付け緩和方法およびそれを使用した半導体デバイス
US20170207104A1 (en) Fabrication method of semiconductor package
TWI567894B (zh) 晶片封裝
US6242284B1 (en) Method for packaging a semiconductor chip
US9515040B2 (en) Package structure and fabrication method thereof
CN215496682U (zh) 一种半导体封装
US20100237485A1 (en) Stack type semiconductor package apparatus
TW202212553A (zh) 移除抗蝕劑層的方法及製造半導體結構的方法
US9607941B2 (en) Conductive via structure and fabrication method thereof
CN113035794B (zh) 芯片封装结构制作方法和芯片封装结构
CN212517143U (zh) 基板放置盒
TWI483364B (zh) 半導體裝置及其製造方法
JP2010087403A (ja) 半導体装置
US20210343546A1 (en) Electronic package and method for fabricating the same
US20020130401A1 (en) Underfill applications using film technology
US20160351522A1 (en) Package-on-package device and cavity formation by solder removal for package interconnection

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant