CN215420914U - 一种低成本的pcb板叠层结构 - Google Patents

Abstract

本实用新型提供一种低成本的PCB板叠层结构，包括层叠设置的若干芯板和若干半固化片，每两块相邻的芯板通过所述半固化片高温压合连接，所述芯板包括高损耗基板和设置在高损耗基板两面的用于布置信号线的铜箔层，所述半固化片为低损耗基板，所述若干芯板和若干半固化片上沿层叠方向设有导通孔，所述导通孔内设有镀铜层，所述镀铜层与所述信号线导通。本PCB板叠层结构的损耗介于高损耗板材和低损耗板材之间，从而取代一块单板采用不同损耗级别板材的core板的传统混压方式，代替全为低损耗的叠层设计。

Description

一种低成本的PCB板叠层结构

技术领域

本实用新型属于PCB生产技术领域，尤其是涉及一种低成本的PCB板叠层结构。

背景技术

多层PCB板是由多块芯板（core）、多块半固化片（PP）和铜箔层叠构成。其实芯板也是由PP加铜箔构成的。一般情况下core板和pp都是同一种材料，core板是硬板，pp相当于胶水，高温下可以把多个core板粘合在一起，形成多层板。

随着信号速率的提升，需要担心PCB走线和其他损耗。介质损失是绝缘材料在电场作用下，由于介质电导和介质极化的滞后效应，在其内部引起的能量损耗。PCB板材也随之发展，产生了中等损耗（middle loss）、低损耗（low loss）、极低损耗（ultra low loss）等不同损耗级别的板材。每层信号线的损耗与其相邻的板材特性直接相关，通过更换低损耗级别的板材可以降低信号线的损耗，从而满足更长距离的传输。PCB的成本也随之提高，给产品的成本控制带来了挑战。

现有技术针对PCB的成本控制采用混压方法：一块单板采用不同损耗级别板材的core板，通过相同板材的pp加工生产出来，形成不同损耗级别的信号层。将高速信号走在低损耗的层面，将低速信号走在高损耗的层面。这样可以减少低损耗级别板材的core板数量，从而降低成本。其不足之处在于：成本降低幅度有限，且高速信号走线需控制在低损耗的层面内。

实用新型内容

本实用新型旨在解决上述技术问题，提供一种低成本的PCB板叠层结构。

为了达到上述目的，本实用新型采用如下技术方案：

一种低成本的PCB板叠层结构，包括层叠设置的若干芯板和若干半固化片，每两块相邻的芯板通过所述半固化片高温压合连接，所述芯板包括高损耗基板和设置在高损耗基板两面的用于布置信号线的铜箔层，所述半固化片为低损耗基板，所述若干芯板和若干半固化片上沿层叠方向设有导通孔，所述导通孔内设有镀铜层，所述镀铜层与所述信号线导通。

作为优选，所述PCB板叠层结构还包括阻焊层和丝印层，所述阻焊层设置在所述PCB板叠层结构的上下两面，所述丝印层设置在所述阻焊层的外表面。

作为优选，所述芯板和所述半固化片的厚度均不小于3mil，所述半固化片和所述芯板的厚度比为3:7—4.5:5.5。

作为优选，所述半固化片的厚度为3mil，所述芯板的厚度为7mil。

采用上述技术方案后，本实用新型具有如下优点：

采用本PCB板叠层结构，使得每层布置信号线的铜箔层的上下两侧的介质都是两种不同的板材，即每层信号线都要相邻高损耗基板和低损耗基板。高损耗的芯板和低损耗的半固化片组合的叠层下，本PCB板叠层结构的损耗介于高损耗板材和低损耗板材之间，从而取代一块单板采用不同损耗级别板材的芯板的传统混压方式，代替全为低损耗的叠层设计。相对于传统混压方式，本实用新型的PCB板叠层结构不需要将高速信号走线需控制在低损耗的层面内。

在高损耗的芯板和低损耗的半固化片组合的叠层下，通过调整芯板和半固化片的厚度，可以优化线路损耗，达到扩大应用场景的目的。走线损耗是指线路电磁场在介质中的损耗，电磁效应在两边介质都会存在，但更近的介质中，会分布更多的电磁效应，同时更多的电磁效应应该处于更优的介质中才能保证损耗更小。即需要让半固化片中的损耗尽量小。限制芯板和半固化片的总厚度为10mil，可得出如下方案损耗比较，3mil半固化片+7mil芯板损耗＜4 mil半固化片+6mil芯板损耗＜4.5 mil半固化片+5.5mil芯板损耗。

附图说明

图1为一种低成本的PCB板叠层结构的结构示意图；

图2为两边板材为低损耗板材情况下，线路损耗仿真图；

图3为两边板材为高损耗板材情况下，线路损耗仿真图；

图4为两边板材芯板为高损耗板材、半固化片为低损耗板材情况下，线路损耗仿真图；

图5为两边板材为3mil低损耗半固化片和7mil高损耗芯片情况下，线路损耗仿真图；

图6为两边板材为4mil低损耗半固化片和6mil高损耗芯片情况下，线路损耗仿真图；

图7为两边板材为4.5mil低损耗半固化片和5.5mil高损耗芯片情况下，线路损耗仿真图；

图8为两边板材为6mil低损耗半固化片和4mil高损耗芯片情况下，线路损耗仿真图；

图中：

1-芯板；11-高损耗基板；12-铜箔层；2-半固化片；3-导通孔；31-镀铜层；4-阻焊层；5-丝印层。

具体实施方式

以下结合附图及具体实施例，对本实用新型作进一步的详细说明。

如图1所示，一种低成本的PCB板叠层结构，包括层叠设置的若干芯板1和若干半固化片2。

每两块相邻的芯板1通过所述半固化片2高温压合连接，所述芯板1包括高损耗基板11和设置在高损耗基板11两面的用于布置信号线的铜箔层12，所述半固化片2为低损耗基板。所述若干芯板1和若干半固化片2上沿层叠方向设有导通孔3，所述导通孔3内设有镀铜层31，所述镀铜层31与所述信号线导通。

所述PCB板叠层结构还包括阻焊层4和丝印层5，所述阻焊层4设置在所述PCB板叠层结构的上下两面，所述丝印层5设置在所述阻焊层4的外表面。

通过仿真来验证线路层在两边不同板材下的损耗特性：

两边板材为低损耗板材情况下，线路损耗仿真如图2所示；两边板材为高损耗板材情况下，线路损耗仿真如图3所示：两边板材芯板为高损耗板材、半固化片为低损耗板材情况下，线路损耗仿真如图4所示。通过仿真结果可以得出，高损耗的芯板和低损耗的半固化片组合的叠层下，损耗介于高损耗和低损耗板材之间。

采用本PCB板叠层结构，使得每层布置信号线的铜箔层的上下两侧的介质都是两种不同的板材，即每层信号线都要相邻高损耗基板和低损耗基板。高损耗的芯板和低损耗的半固化片组合的叠层下，本PCB板叠层结构的损耗介于高损耗板材和低损耗板材之间，从而取代一块单板采用不同损耗级别板材的core板的传统混压方式，代替全为低损耗的叠层设计。

在高损耗的芯板和低损耗的半固化片组合的叠层下，通过调整芯板和半固化片的厚度，可以优化线路损耗，达到扩大应用场景的目的。走线损耗是指线路电磁场在介质中的损耗，电磁效应在两边介质都会存在，但更近的介质中，会分布更多的电磁效应，同时更多的电磁效应应该处于更优的介质中才能保证损耗更小。即需要让半固化片中的损耗尽量小。

通常情况下，会保持芯板厚度小于半固化片厚度，芯板和半固化片厚度都不会小于3mil，损耗上半固化片和芯板厚度越相近，损耗越小，性能越优。本实施例中，半固化片用到的板材等级相比芯板更优，所以在厚度调整上与常规情况不同。限制芯板和半固化片的总厚度为10mil，通过仿真来验证厚度比不同的芯板和半固化片的损耗特性：

3mil低损耗半固化片和7mil高损耗芯片，仿真结果如图5所示；4mil低损耗半固化片和6mil高损耗芯片，仿真结果如图6所示；4.5mil低损耗半固化片和5.5mil高损耗芯片，仿真结果如图7所示；6mil低损耗半固化片和4mil高损耗芯片，仿真结果如图8所示。

可得出如下方案损耗比较，3mil半固化片+7mil芯板损耗＜4 mil半固化片+6mil芯板损耗＜4.5 mil半固化片+5.5mil芯板损耗。

因此，设定所述芯板和所述半固化片的厚度均不小于3mil，所述半固化片和所述芯板的厚度比为3:7—4.5:5.5。优选的，所述半固化片的厚度为3mil，所述芯板的厚度为7mil。

除上述优选实施例外，本实用新型还有其他的实施方式，本领域技术人员可以根据本实用新型作出各种改变和变形，只要不脱离本实用新型的精神，均应属于本实用新型所附权利要求所定义的范围。

Claims (4)

1.一种低成本的PCB板叠层结构，其特征在于，包括层叠设置的若干芯板和若干半固化片，每两块相邻的芯板通过所述半固化片高温压合连接，所述芯板包括高损耗基板和设置在高损耗基板两面的用于布置信号线的铜箔层，所述半固化片为低损耗基板，所述若干芯板和若干半固化片上沿层叠方向设有导通孔，所述导通孔内设有镀铜层，所述镀铜层与所述信号线导通。

2.如权利要求1所述的低成本的PCB板叠层结构，其特征在于，所述PCB板叠层结构还包括阻焊层和丝印层，所述阻焊层设置在所述PCB板叠层结构的上下两面，所述丝印层设置在所述阻焊层的外表面。

3.如权利要求1或2所述的低成本的PCB板叠层结构，其特征在于，所述芯板和所述半固化片的厚度均不小于3mil，所述半固化片和所述芯板的厚度比为3:7—4.5:5.5。

4.如权利要求3所述的低成本的PCB板叠层结构，其特征在于，所述半固化片的厚度为3mil，所述芯板的厚度为7mil。

Images