CN214378418U - 一种芯片的封装结构 - Google Patents

一种芯片的封装结构 Download PDF

Info

Publication number
CN214378418U
CN214378418U CN202022980090.9U CN202022980090U CN214378418U CN 214378418 U CN214378418 U CN 214378418U CN 202022980090 U CN202022980090 U CN 202022980090U CN 214378418 U CN214378418 U CN 214378418U
Authority
CN
China
Prior art keywords
chip
pin
crystal
pins
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022980090.9U
Other languages
English (en)
Inventor
尹华平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Huacaiwei Technology Co ltd
Original Assignee
Dongguan Huacaiwei Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Huacaiwei Technology Co ltd filed Critical Dongguan Huacaiwei Technology Co ltd
Priority to CN202022980090.9U priority Critical patent/CN214378418U/zh
Application granted granted Critical
Publication of CN214378418U publication Critical patent/CN214378418U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本实用新型涉及芯片技术领域，特指一种芯片的封装结构。其包括芯片晶体、支架、引脚，以及芯片放置片，芯片放置片与所有的引脚相互分离，并且芯片放置片和引脚与支架通过注塑成型方式固结为一体；于支架上表面成型有一凹陷位，所述的芯片放置片具有显露于凹陷位底部的固晶区域，所述的芯片晶体固定在该固晶区域上；所述的引脚的一端显露于凹陷位内形成连接端，引脚的另一端延伸至支架外形成引脚端；所述的芯片晶体上的连接点与对应的引脚通过导线连接；于所述的凹陷位中设置有封胶体，通过封胶体将凹陷位内的芯片晶体以及与之芯片晶体连接的连接端一起封装。本实用新型相对于现有技术工艺简单，不需要较高的工艺精度，特别适用于一些小型的芯片封装。

Description

一种芯片的封装结构
技术领域：
本实用新型涉及芯片技术领域，特指一种芯片的封装结构。
背景技术：
芯片在使用时通常需要经过封装后再使用，通常是将半导体集成电路晶体安装在一个外壳中，通过外壳对晶体进行固定、密封、保护，同时晶体上的连接点通过导线(例如金线)连接至壳体上的引脚上。使用时，将封装后的芯片设置在电路板上，并通过焊接的方式将芯片的引脚与电路板上对应的线路或者器件连接。根据芯片的不同需求，目前的封装后的芯片根据引脚的不同主要分为直插式(DIP)和表面贴装两种类别。但是不论采用哪张方式，作为芯片封装的壳体通常采用陶瓷或者塑胶材料。
对于采用陶瓷或者塑胶材料作为封装壳体的芯片产品而言，其目前采用的封装方式为：将晶体与对应的导电金属片(或金属条)进行焊接，然后将焊接完成后的半成本与壳体一起封装，令壳体与晶体、导电金属条一体成型。最后，将延伸出壳体外部的金属条进行剪切，切掉多余的部分，最后通过弯折工艺，将其弯折成型为芯片的引脚。这种方式制作工艺复杂，需要较高的工艺精度。在生产一些引脚较少的小型芯片时，采用这种方式导致生产成本较高。
有鉴于此，为了简化生产工艺，提高生产效率，本发明人提出以下技术方案。
实用新型内容：
本实用新型的目的在于克服现有技术的不足，提供一种便于生产，并且可有效降低产品成本的芯片封装机构。
为了解决上述技术问题，本实用新型采用了如下技术方案：一种芯片的封装结构，其包括芯片晶体、绝缘材料制作的支架、与支架固结的多数个引脚，以及用于固定芯片晶体的芯片放置片，所述的芯片放置片与所有的引脚相互分离，并且芯片放置片和引脚与支架通过注塑成型方式固结为一体；于所述支架上表面成型有一凹陷位，所述的芯片放置片具有显露于凹陷位底部的固晶区域，所述的芯片晶体固定在该固晶区域上；所述的引脚的一端显露于凹陷位内形成连接端，引脚的另一端延伸至支架外形成引脚端；所述的芯片晶体上的连接点与对应的引脚通过导线连接；于所述的凹陷位中设置有封胶体，通过封胶体将凹陷位内的芯片晶体以及与之芯片晶体连接的连接端一起封装。
进一步而言，上述技术方案中，所述的固晶区域位于凹陷位底部的中间区域，所述的连接端分布于固晶区域外围。
进一步而言，上述技术方案中，所述的芯片放置片具有延伸出支架外的延伸引脚。
进一步而言，上述技术方案中，所述支架的下表面采用全包覆结构，即所述的芯片放置片未由支架的下表面显露。
进一步而言，上述技术方案中，所述引脚的引脚端自支架的侧面延伸出后，向下形成折弯部。
采用上述技术方案后，本实用新型与现有技术相比较具有如下有益效果：
首先，现有产品中将芯片晶体直接固定在其中一个引脚的连接端上，而本实用新型中芯片放置片与所有的引脚是相互分离，芯片晶体直接固定在芯片放置片的固晶区域上，这样便于点胶作业，并且芯片放置片与引脚分离，在后续改进过程中可将芯片放置片作为导电桥接元件，从而令本实用新型具有一定的扩展性。
其次，本实用新型是先将引脚、芯片放置片设计加工完成，然后与支架进行固定，接着将芯片晶体安装在支架上，最后通过封胶体进行封装。相对于现有技术中的先封装，然后再对引脚进行剪切加工，本实用新型工艺简单，不需要较高的工艺精度，特别适用于一些小型的芯片封装。
再者，本实用新型的引脚、芯片放置片在支架注塑成型时与支架一体固结，此时引脚和芯片放置片有部分区域被支架包覆，这样显露于支架外的区域面积就减少了，这样再进行电镀时就可以减少电镀成本，并且节能环保。而现有产品中，由于采用一次封装，所以引脚在未封装前必须先进行电镀作业，造成一定的浪费，不利于环保。
最后，本实用新型引脚的引脚端自支架的侧面延伸出后，向下形成折弯部，形成蝴蝶脚的结构，这种结构更利于一些小型化产品，减少安装后产品的空间。
附图说明：
图1是本实用新型中支架与引脚主视图；
图2是本实用新型横向剖视图；
图3是本实用新型具体实施状态下的主视图。
具体实施方式：
下面结合具体实施例和附图对本实用新型进一步说明。为了便于说明，下面所述的“芯片”是指封装后的芯片产品，“芯片晶体”是指未封装的半导体集成电路晶体。
见图1、图2所示，本实用新型为一种芯片的封装结构，其包括：芯片晶体 1、支架2、若干的引脚3、芯片放置片6。支架2采用塑胶或者陶瓷材料，本实用新型优选塑胶材料。引脚3和芯片放置片6采用导电金属材料。
引脚3的数量根据芯片晶体1的型号进行设定，例如，图1、图2中引脚3 采用了8个引脚。引脚3和芯片放置片6与绝缘材料制作的支架2一体成型，固结为一体。
所述的支架2上表面成型有一凹陷位20，该凹陷位20用于安装芯片晶体1。所述的芯片放置片6与所有的引脚3相互分离。所述的芯片放置片6具有显露于凹陷位20底部的固晶区域60，所述的芯片晶体1固定在该固晶区域60上；所述的引脚3的一端显露于凹陷位20内形成连接端31，引脚3的另一端延伸至支架2外形成引脚端32。本实施例中采用了8个引脚3，而凹陷位20的区域相对较小，所以当连接端31伸入凹陷位20后，可通过对引脚3进行适当的造型设计，令所有的引脚连接端均可以分布在凹陷位20中。图1所示，本实施例中，固晶区域60位于凹陷位20底部的中间区域，所述的连接端31分布于固晶区域60外围。
所述的芯片晶体1上的连接点与对应的引脚3通过导线4连接。另外，于所述的凹陷位20中设置有封胶体5，通过封胶体5将凹陷位20内的芯片晶体1以及与之芯片晶体1连接的连接端31一起封装。
本实用新型中，所述支架2的下表面采用全包覆结构，即所述的芯片放置片 6未由支架2的下表面显露。这样通过支架2对芯片放置片6形成更好的保护。
另外，所述的芯片放置片6为了成型需要，可延伸出支架2外的延伸引脚 61。当然，也可以仅作为固晶用而无需形成延伸引脚61。另外，本实用新型芯片放置片6与引脚3相互分离，在后续改进过程中可将芯片放置片6作为导电桥接元件，从而令本实用新型具有一定的扩展性。
引脚3的引脚端32可采用直插式，也可采用表面贴装式，即引脚端32呈L 造型。另外，本实用新型引脚由于采用先成型、后封装的方式，所述引脚3可根据需要进行加工成型。现有的产品中的引脚采用包脚结构，本实用新型引脚3采用蝴蝶引脚，这种结构便于后续生产焊接。
下面结合图3来说明本实用新型的封装过程。
首先，将根据需要封装芯片晶体1的型号，本实施例中芯片晶体1为一种 LED灯用控制芯片，其具有7个连接点。为了令最终形成的芯片引脚对称，所以选择设置8个引脚。对其进行分布设计后，将8个引脚3、芯片放置片6与支架 2一体成型，固结为一体。
其次，点胶。将芯片晶体1通过胶水固定在芯片放置片6上，然后通芯片晶体1上的连接点与对应的引脚3通过导线4连接。由于多了一个引脚3，如图3 所示，对应支架2右侧的第2个引脚为空脚。芯片放置片6除了固晶作用外，还具有一定的散热性，同时也为整个芯片提供扩展性。例如，其可以桥接元件接入电路中，也可以作为整个封装芯片的接地端，在后续电路连接中用于与地线连接。
最后，点胶完成后，向凹陷位20中注入封胶体5，通过封胶体5将凹陷位 20内的芯片晶体1以及与之芯片晶体1连接的连接端31一起封装。为保持统一，封胶体5可采用与支架2相同的材料。
本实用新型制作工艺简单，在生产一些小型芯片时，采用本实用新型可大大降低生产成本，批量加工完引脚后，再讲引脚与支架一体注塑成型，将芯片晶体安装在支架上，最后再通过封胶体将用于安装芯片晶体的凹陷位20密封即可。这种结构以及生产方式简单，可大大降低生产成本。
当然，以上所述仅为本实用新型的具体实施例而已，并非来限制本实用新型实施范围，凡依本实用新型申请专利范围所述构造、特征及原理所做的等效变化或修饰，均应包括于本实用新型申请专利范围内。

Claims (5)

1.一种芯片的封装结构，其包括：芯片晶体(1)、支架(2)、与支架(2)固定的引脚(3)，以及用于固定芯片晶体(1)的芯片放置片(6)，其特征在于：
所述的芯片放置片(6)与所有的引脚(3)相互分离，并且芯片放置片(6)和引脚(3)与支架(2)通过注塑成型方式固结为一体；
于所述支架(2)上表面成型有一凹陷位(20)，所述的芯片放置片(6)具有显露于凹陷位(20)底部的固晶区域(60)，所述的芯片晶体(1)固定在该固晶区域(60)上；
所述的引脚(3)的一端显露于凹陷位(20)内形成连接端(31)，引脚(3)的另一端延伸至支架(2)外形成引脚端(32)；
所述的芯片晶体(1)上的连接点与对应的引脚(3)通过导线(4)连接；
于所述的凹陷位(20)中设置有封胶体(5)，通过封胶体(5)将凹陷位(20)内的芯片晶体(1)以及与之芯片晶体(1)连接的连接端(31)一起封装。
2.根据权利要求1所述的一种芯片的封装结构，其特征在于：所述的固晶区域(60)位于凹陷位(20)底部的中间区域，所述的连接端(31)分布于固晶区域(60)外围。
3.根据权利要求1所述的一种芯片的封装结构，其特征在于：所述的芯片放置片(6)具有延伸出支架(2)外的延伸引脚(61)。
4.根据权利要求1-3中任意一项所述的一种芯片的封装结构，其特征在于：所述支架(2)的下表面采用全包覆结构，即所述的芯片放置片(6)未由支架(2)的下表面显露。
5.根据权利要求1-3中任意一项所述的一种芯片的封装结构，其特征在于：所述引脚(3)的引脚端(32)自支架(2)的侧面延伸出后，向下形成折弯部。
CN202022980090.9U 2020-12-08 2020-12-08 一种芯片的封装结构 Active CN214378418U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022980090.9U CN214378418U (zh) 2020-12-08 2020-12-08 一种芯片的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022980090.9U CN214378418U (zh) 2020-12-08 2020-12-08 一种芯片的封装结构

Publications (1)

Publication Number Publication Date
CN214378418U true CN214378418U (zh) 2021-10-08

Family

ID=77983817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022980090.9U Active CN214378418U (zh) 2020-12-08 2020-12-08 一种芯片的封装结构

Country Status (1)

Country Link
CN (1) CN214378418U (zh)

Similar Documents

Publication Publication Date Title
CN101944514B (zh) 半导体封装结构以及封装制作工艺
CN100466241C (zh) 半导体器件
CN104916606B (zh) 半导体装置及其制造方法
CN1457513A (zh) 增强型无铅芯片座架
US6710439B2 (en) Three-dimensional power semiconductor module and method of manufacturing the same
CN103165562A (zh) 无引线封装半导体器件
CN104934404A (zh) 半导体装置及其制造方法
CN104241238A (zh) 基于引线框的半导体管芯封装
US20130249071A1 (en) Semiconductor device and method of assembling same
CN214378418U (zh) 一种芯片的封装结构
CN105097749A (zh) 组合的qfn和qfp半导体封装
CN1312767C (zh) 电源电路装置
CN102222627B (zh) 具有晶圆尺寸贴片的封装方法
CN102779761B (zh) 用于封装半导体管芯的引线框架和方法
CN1595641B (zh) 半导体装置及其制造方法
CN205004351U (zh) Led支架及led封装结构
CN103311210B (zh) 用于组装半导体器件的引线框
US20210210418A1 (en) Lead frame package having conductive surfaces
CN205789946U (zh) 导线架预成形体及导线架封装结构
CN207993847U (zh) 半导体封装组件
CN209929295U (zh) 一种dfn-6l三基岛封装框架
CN203134785U (zh) 导线架框条及封装体
CN209232767U (zh) 一种新型半导体封装结构
US10840172B2 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package
CN103038878A (zh) 改进引线的二极管包及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant