CN214225910U - 一种接口板及印迹分析设备 - Google Patents

Abstract

本实用新型涉及一种接口板及印迹分析设备，包括：处理器；帧接收缓存器，其与处理器连接经配置以缓存控制指令；以及总线接口，其经配置以与多个并行模块通信；其中，所述处理器经配置以利用PEC通道将所述控制指令从所述接口板的通信接口缓存器传输到所述帧接收缓存器；响应于所述控制指令被正确收到，通过所述总线接口将所述控制指令转发给多个所述并行模块。本实用新型通过基于中断响应的PEC传输方法，对多模块印迹分析设备进行多模块控制指令传输，能够有效减少多模块控制指令的时延问题，提高了多模块印迹分析设备的稳定性。

Description

一种接口板及印迹分析设备

技术领域

本实用新型涉及医疗器械技术领域，特别地涉及一种接口板及印迹分析设备。

背景技术

印迹分析设备可以自动进行各种蛋白质样品分离、免疫检测、定性和定量分析，广泛应用于蛋白质性质鉴定、蛋白质定量分析、蛋白质功能研究、蛋白质修饰和差异表达研究等多个领域。现有的印迹分析设备包括多个独立的控制模块，保证在同一时间能够处理更多的样品，提高产品的处理能力，减少等待时间。

然而，为了保证分析结果的准确性，即使采用了多个并行运行的控制模块，也必须保证各个模块同时开始工作。然而，多模块的印迹分析设备各个模块之间在接收指令时可能出现丢失或时延的问题，影响分析结果的准确性。

实用新型内容

针对现有技术中存在的技术问题，本实用新型提出了一种接口板，包括：处理器；帧接收缓存器，其与处理器连接经配置以缓存控制指令；以及总线接口，其经配置以与多个并行模块通信；其中，所述处理器经配置以利用PEC通道将所述控制指令从所述接口板的通信接口缓存器传输到所述帧接收缓存器；响应于所述控制指令被正确收到，通过所述总线接口将所述控制指令转发给多个所述并行模块。

如上所述的接口板，进一步包括通信接口；其中所述通信接口经配置以响应于所述接口板的通信接口缓存器收到预定数量的控制指令数据，产生一次PEC中断；其中所述处理器经配置以响应于利用PEC通道将预定数量的所述控制指令数据从所述接口板的通信接口缓存器传输到所述帧接收缓存器，结束本次PEC中断处理。

如上所述的接口板，所述通信接口包括通信接口缓存器，经配置以与主控模块通信。

如上所述的接口板，所述总线接口为CAN总线接口。

如上所述的接口板，其中所述帧接收缓存器包括FIFO缓存器。

如上所述的接口板，其中所述FIFO缓存器的缓存空间为3-6KB。

根据本实用新型另一方面，提出一种多模块印迹分析设备，包括：主控模块；如上所述的接口板；以及多个并行模块；其中，主控模块与多个并行模块与所述的接口板通信。

如上所述的多模块印迹分析设备，其中利用高速总线将所述控制指令转发给多个所述并行模块。

如上所述的多模块印迹分析设备，所述高速总线为CAN总线。

如上所述的多模块印迹分析设备，所述主控模块为个人电脑，所述个人电脑通过RS232接口与所述的接口板通信。

本实用新型通过基于中断响应的PEC传输方法，对多模块印迹分析设备进行多模块控制指令传输，能够有效减少多模块的时延问题，提高了多模块印迹分析设备的稳定性。

附图说明

下面，将结合附图对本实用新型的优选实施方式进行进一步详细的说明，其中：

图1是根据本实用新型一个实施例的双模块印迹分析设备的示意图；

图2是根据本实用新型一个实施例的双模块控制结构示意图；

图3是根据本实用新型一个实施例的控制指令传输方法示意图；

图4是根据本实用新型一个实施例的不同传输方法执行任务时序图；

图5是根据本实用新型一个实施例的控制指令接收流程示意图；以及

图6是根据本实用新型一个实施例的控制指令读取流程示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。

图1是根据本实用新型一个实施例的双模块印迹分析设备的示意图。如图1所示，印迹分析设备包括两个独立的模块，分别控制两组摇床同时工作。为了保证分析结果的准确性，两组摇床需要具有非常高的同步性。其中一个模块的控制指令出现丢失或者时延，分析设备的检测结果将会受到严重影响。

图2是根据本实用新型一个实施例的双模块控制结构示意图。如图所示，主控模块(例如个人电脑)与接口板通过通信接口连接(例如RS232接口)，用于发送控制指令至接口板。接口板分别与模块1和模块2通过总线接口(例如CAN总线接口)通信连接，用于发送控制指令。

其中，模块1和模块2并行运行，用于接收并执行控制命令。模块1包括主板1、功能板1-1、功能板1-2，以总线方式通信连接，其与多个模块进行指令传输；模块2包括主板2、功能板2-1、功能板2-2。功能板包括但不限于驱动系统、温控系统、图像采集系统等。以驱动系统的功能为例，模块1和模块2之间的同步性具有很高的要求。参考图2的系统，由于采用分布式结构，接口板的通信效率直接影响整机的功能和性能。

为了解决接口板的通信效率问题，在本实用新型的实施例中，对双模块并行运行时，通信接口采用基于中断方式的PEC传输方法，通过从当前CUP进程空闲周期完成任意两个内存地址间的数据传输，解决双模块并行控制指令传输的延时问题，以保证传输的快速和高效，从而实现高度实时性。

图3是根据本实用新型一个实施例的控制指令传输方法示意图。如图所示，控制指令的传输方法包括如下步骤：

步骤310，接口板的通信接口初始化。在控制指令传输开始前，接口板的通信接口需要进行初始化。在一些实施例中，接口板的通信接口包括通信接口缓存器，用于与主控模块通信。主控模块与接口板之间的通信接口为串口，例如RS232接口。当然，二者之间的通信接口也可以为其它类型的接口或者串口的其它类型。

在步骤320，接口板处理器收到外部指令PEC中断触发。在一些实施例中，响应于接口板通信接口缓存器收到预定数量的控制指令数据，产生一次PEC中断。在现有技术中，如果以串口接收一帧16字节的指令为例，每接收到一字节产生一个中断。在PEC中断服务程序中，接口板处理器将该字节从通信接口缓存器中取出，然后顺序放入帧接收缓存器。当整个帧接收完成后，进行帧处理。

在采用现有的中断传输方式时，处理器暂停执行当前正在执行的主程序，保存当前处理器状态、PSW、正在执行程序的地址等。然后进行上下文切换，执行相应的中断服务程序。待中断服务程序结束后处，处理器继续执行原来被中断的主程序。由于这种中断传输会产生很多中断，产生大量的进入和退出中断或强制中断服务程序时的处理器开销，不但浪费了大量时间，而且容易出现控制指令传输的丢失或者延时。

在一些实施例中，配置控制指令的优先级高于普通指令的优先级，其中优先级可以是14或者15，通过提高控制指令的优先级能够增强多模块并行控制指令的实时性，让处理器优先处理多模块控制指令，进一步提高多模块动作的响应速度；在另一些实施例中，配置控制指令的优先级为最高级；然后定义相应的PEC服务通道，例如定义PEC源指针和目的指针，该中断就具有PEC功能，成为处理器外部的PEC中断源。当PEC通道配置完成后，处理器收到中断触发信号，就可以利用PEC通道完成控制指令的传输。

在步骤330，响应于外部指令PEC中断，中断主程序，利用PEC通道将控制指令从接口板的通信接口缓存器传输到帧接收缓存器。

在一些实施例中，响应于外部指令PEC中断触发，处理器判断优先级符合要求下，暂时停止主程序的工作，将使用权交给PEC传输通道。在一些实施例中，响应于利用PEC通道将预定数量的控制指令数据从接口板的通信接口缓存器传输到帧接收缓存器，结束本次PEC中断程序。仍以一帧16字节的指令为例，将PEC通道控制寄存器赋值为16，源指针定义为主控模块中的通信接口缓存器，目的指针定义为帧接收缓存器首地址。每次传输完成后，目的指针加1。通信接口缓存器每接收到预定数量的控制指令数据，触发一次PEC服务，其中可以连续产生多个PEC中断处理。这样，以硬件方式将控制指令从通信接口缓存器传输到帧接收缓存器，结束PEC中断程序。

中断请求触发PEC时，在通信接口缓存器和帧接收缓存器之间执行单周期字节传送，减少CPU进入和退出中断或强制中断服务程序时的接口板处理器的开销，相当于只需从当前CPU操作中“窃取”一个周期就能实现PEC操作，从而减轻接口板处理器的中断请求负荷。

在步骤340，读取帧接收缓存器中的控制指令，对控制指令进行解析。在一些实施例中，对控制指令的读取和解析可以与控制指令从通信接口缓存器的接收同时进行。在一些实施例中，控制指令也可以在通信接口缓存器接收完成后，读取帧接收缓存器中的控制指令，对控制指令进行解析。

在步骤350，响应于控制指令接收完成，对控制指令进行CRC校验。在控制指令被解析和CRC校验后，确定控制指令被正确接收。

在步骤360，将控制指令放入总线缓存中。接口板处理器将控制指令放入总线缓存中，以通过与模块1和模块2之间的总线通信将控制指令发送到两个模块中。在一些实施例中，利用高数总线将控制指令转发给多个并行模块，例如CAN总线。接口板与两个并行模块之间的总线通信可以保证同步性，例如us量级的同步。

在步骤370，回复指令Ack，确认控制指令被正确收到并转发给多个并行模块。在一些实施例中，发出控制指令的是主控模块上运行的应用软件发送控制指令到接口板，接口板接收控制指令并反馈应答Ack，形成控制指令闭环处理，提高指令传输的可靠性、稳定性问题。在一些实施例中，同样地，模块1和模块2收到控制指令后，也回复指令Ack以确认该控制指令被正确地接收。这样的回复也可以被返回应用软件以确认控制指令的接收。在一些实施例中，接口板等待收到模块1和模块2的回复指令后，再回复指令Ack，以简化控制过程。

如本领域技术人员所理解的，在如上的实施例中，在中断处理程序中指令的读取、解析和CRC校验等是在恢复主程序后进行的，将这些操作放到中断处理程序外部，能够减小中断处理程序的冗余度，增强双模块并行控制指令接收的实时性能。

图4是根据本实用新型一个实施例的不同传输方法执行任务时序图。如图所示，当印记分析设备采用中断传输传送方式时，外设向处理器发送中断请求，处理器在满足一定的条件下，暂停执行当前正在执行的主程序，保存当前处理器状态、PSW、正在执行程序的地址等，待中断结束之后处理器继续执行原来被中断的主程序。因此中断传输每接收一字节，产生一个中断，产生了大量的进入和退出中断或强制中断服务程序时的处理器开销，浪费了大量时间。如果采用PEC传输，只要定义好PEC传输通道，当外设发出中断请求触发PEC传输时，不必进行进入和退出中断程序，只需从处理器中“窃取”一个周期就可以实现PEC传输，节省了大量的进入和退出的时间，传输效率大大提高。因此，为了解决多模块并行运行的延时问题，采用基于中断方式的PEC传输方法。以下通过一些实施例进一步说明PEC传输方法。

PEC传输流程主要分为两个阶段：指令接收阶段和指令读取阶段。根据本实用新型的一个实施例，接收指令阶段是在中断响应阶段进行的；指令读取阶段是在恢复主程序后进行的。

图5是根据本实用新型一个实施例的控制指令接收流程示意图。如图所示，所示方法包括如下步骤：

在步骤510，接收外部指令PEC中断触发信号，中断主程序。在一些实施例中，PEC中断触发前需要对指令进行识别，其中识别条件包括但不限于指令优先级和指令类型。当接口板处理器判断指令优先级和指令类型等识别条件均符合预设规定时，中断主程序，开启PEC传输通道。

在步骤520，读取接口板的通信接口缓存器中的控制指令。响应于开启PEC传输通道，根据配置好的源指针和目的指针信息接收来自接口板的通信接口缓存器的控制指令。

在步骤530，计算帧接收缓存器的剩余空间。在一些实施例中，帧接收缓存器可以是FIFO缓存器，FIFO缓存器能够对连续的数据流进行缓存。为了保证指令正确的写入或读出，而不发生溢出或空读的状态，必须保证在FIFO满的情况下不能进行写操作，空的状态下不能进行读操作。在一些实施例中，存入帧接收缓存器之前确定帧接收缓存器是否已满。所以在利用PEC传输指令之前，首先要计算FIFO的剩余空间和判断FIFO边界。若写入的指令字节数小于或等于FIFO剩余空间，那么可以接收指令，写指针写完自动加1；若写入的指令字节数大于FIFO剩余空间，那么将分多次进行接收，写指针写完自动加1。

在步骤540，响应于帧接收缓存器剩余空间大于控制指令长度，通过PEC通道接收该指令并放入帧接收缓存器。传统的缓存器存储空间较小，容易发生数据丢失的风险。因此在本方案中，将FIFO缓存器的缓存空间提高至3-6KB，能够有效防止数据传输和存储操作时丢失数据。

在步骤550，重置PEC源指针和目的指针。指令接收完成后，处理器恢复主程序，并重新设置PEC源指针和目的指针，返回步骤510，等待外部PEC中断的下一次触发。

在步骤560，响应于指令接收完成，恢复主程序。在利用PEC传输通道接收完控制指令后，恢复主程序处理工作，同时对该指令进行进一步读取工作，将指令的读取放到中断程序的外部，能够减小中断处理程序的冗余度，提高PEC传输指令效率。

图6是根据本实用新型一个实施例的控制指令读取流程示意图。如图所示，控制指令读取方法包括如下步骤：

在步骤610，确定帧接收缓存器是否为空。在一些实施例中，在读取帧接收缓存器(例如FIFO)中指令之前，首先要判断FIFO是否为空状态。FIFO配置有空标志位，当FIFO已空或将要空时，由FIFO的状态电路送出的一个信号，以阻止FIFO的读操作继续从FIFO中读出指令而造成无效指令的读出。

在步骤620，读取帧接收缓存器中的控制指令，输出指针加1。确定帧接收缓存器不是空状态时，读取帧接收缓存器中控制指令，每读完一个数据，输出指针指向下一个地址，并且输出指针自动加1。

在步骤630，解析控制指令中的数据。解析控制指令中的数据即提取控制指令内容，并按照相应内容作出反应。比如指令内容为启动双模块的驱动系统，则串口处理器根据控制指令要求作出相应的应答指令；比如指令内容为设备的状态信息，只需将信息保存在本地即可不需要作出应答指令。

在步骤640，响应于控制指令读取完成，校验所述指令是否正确。校验指令的方式包括CRC校验，CRC校验是一种用查错检验码校验的方法。CRC校验码是前面几段指令内容经过特定的计算方法得出的校验值放在信息字段的后面。接收方接收到指令后，利用相同的计算方式得出信息字段的校验码，对比接收到的实际校验码，如果检验码一致，说明信息正确，如果校验码不一致，则说明信息不正确，删除错误指令，结束指令校验。在另一些实施例中，校验指令是否正确方式包括检查指令各部分是否完整，通常控制指令格式为：头部+指令长度+指令地址+指令正文+校验码。首先检查整个指令长度是否符合预设数值，若不符合则说明有部分指令丢失，则删除错误指令，结束指令校验；若指令长度与预设值一致，则说明指令完整，进入下一步骤。其中导致指令错误的原因有很多，比如电磁干扰导致指令不完整或错误、硬件驱动效率不够导致指令丢失等。

在步骤650，将控制指令放入指令队列。指令队列用于暂存各种预取指令，当确认指令正确无误后，将指令放入指令队列中，依据指令的轻重缓急进行处理。在一些实施例中，提高控制指令的优先级，将控制指令始终处于优先状态，避免出现延时问题。

在步骤660，回复反馈指令。反馈指令是在数据通信中，接收站发给发送站的一种传输类控制字符，表示发来的指令已确认无误。对于发送站而言，只有接收到反馈指令，才会认为消息被正确接收或者处理成功了，因此回复反馈指令相当于在接收站和发送站建立了一种简单的“担保”机制。在一些实施例中，当通信接口接收到控制指令后，立即回复反馈指令，形成控制指令闭环处理，提高指令传输的可靠性和稳定性。

上述实施例仅供说明本实用新型之用，而并非是对本实用新型的限制，有关技术领域的普通技术人员，在不脱离本实用新型范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本实用新型公开的范畴。

Claims (8)

1.一种印迹分析设备，其特征在于，包括：

主控模块；

接口板，包括：

处理器；

帧接收缓存器，其与处理器连接经配置以缓存控制指令；以及

总线接口，其经配置以与多个并行模块通信；

其中，所述处理器采用已知计算机程序经配置将所述控制指令从所述接口板的通信接口缓存器传输到所述帧接收缓存器；响应于所述控制指令被正确收到，通过所述总线接口将所述控制指令转发给多个所述并行模块；以及

多个并行模块；

其中，主控模块与多个并行模块与所述的接口板通信。

2.根据权利要求1所述的印迹分析设备，其特征在于，所述通信接口包括通信接口缓存器，经配置以与主控模块通信。

3.根据权利要求1所述的印迹分析设备，其特征在于，所述总线接口为CAN总线接口。

4.根据权利要求1所述的印迹分析设备，其特征在于，其中所述帧接收缓存器包括FIFO缓存器。

5.根据权利要求4所述的印迹分析设备，其特征在于，其中所述FIFO缓存器的缓存空间为3-6KB。

6.根据权利要求1所述的印迹分析设备，其特征在于，其中利用高速总线将所述控制指令转发给多个所述并行模块。

7.根据权利要求6所述的印迹分析设备，其特征在于，所述高速总线为CAN总线。

8.根据权利要求1所述的印迹分析设备，其特征在于，所述主控模块为个人电脑，所述个人电脑通过RS232接口与所述的接口板通信。

Images