KR940000453B1 - 전전자 교환기의 하위레벨 프로세서 로딩방법 - Google Patents

전전자 교환기의 하위레벨 프로세서 로딩방법 Download PDF

Info

Publication number
KR940000453B1
KR940000453B1 KR1019910005885A KR910005885A KR940000453B1 KR 940000453 B1 KR940000453 B1 KR 940000453B1 KR 1019910005885 A KR1019910005885 A KR 1019910005885A KR 910005885 A KR910005885 A KR 910005885A KR 940000453 B1 KR940000453 B1 KR 940000453B1
Authority
KR
South Korea
Prior art keywords
loading
pbooter
processor
signal
receiving
Prior art date
Application number
KR1019910005885A
Other languages
English (en)
Other versions
KR920020901A (ko
Inventor
한태만
조주현
김화성
임동선
Original Assignee
한국전기통신공사
이해욱
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기통신공사, 이해욱, 재단법인 한국전자통신연구소, 경상현 filed Critical 한국전기통신공사
Priority to KR1019910005885A priority Critical patent/KR940000453B1/ko
Priority to US08/107,855 priority patent/US5404130A/en
Priority to PCT/US1992/003457 priority patent/WO1992019467A2/en
Publication of KR920020901A publication Critical patent/KR920020901A/ko
Application granted granted Critical
Publication of KR940000453B1 publication Critical patent/KR940000453B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q1/00—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor
    • B60Q1/26—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to indicate the vehicle, or parts thereof, or to give signals, to other traffic
    • B60Q1/44—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to indicate the vehicle, or parts thereof, or to give signals, to other traffic for indicating braking action or preparation for braking, e.g. by detection of the foot approaching the brake pedal
    • B60Q1/445—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to indicate the vehicle, or parts thereof, or to give signals, to other traffic for indicating braking action or preparation for braking, e.g. by detection of the foot approaching the brake pedal controlled by inertial devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Signal Processing (AREA)
  • Stored Programmes (AREA)
  • Lighting Device Outwards From Vehicle And Optical Signal (AREA)

Abstract

내용 없음.

Description

전전자 교환기의 하위레벨 프로세서 로딩방법
제1도는 본 발명이 실행되는 하드웨어 구성도.
제2도는 본 발명의 로딩요구 과정을 나타내는 흐름도.
제3도는 본 발명의 로딩요구 과정의 또다른 실시예를 나타내는 흐름도.
제4도는 본 발명의 로딩수행과정을 나타내는 흐름도.
* 도면의 주요부분에 대한 부호의 설명
1 : 메인보드 2 : 통신제어보드
3 : 이중화제어보드 4 : 보조기억장치 제어보드
5,12 : DMA 6 : DUSCC
7 : TXFIFO 8 : RXFIFO
9,14 : 제어레지스터 10,13 : MFP
11 : MPCC 15 : 노드
16 : 메모리 100 : 유지보수 프로세서
200 : 하위레벨 프로세서 메인보드
본 발명은 전전자 교환기의 하위레벨 프로세서 로딩방법에 관한 것으로서, 특히 프로세서간 통신을 이용한 로딩을 수행하는 전전자 교환기의 하위레벨 프로세서 로딩방법에 관한 것이다.
전전자 교환기의 하위레벨 운영체제와 사용자 프로그램을 개발하는데 있어서 실제시스템에서 시험을 해야하며 프로그램을 시험하기 위해서는 시스템에 로딩을 하여야 한다.
종래에는 전전자 교환기의 사용자 프로그램기능을 시험하기 위하여 RS233C 프로토콜을 이용한 다운로더를 사용하였다. 그러나 RS232C 프로토콜을 이용한 다운로더는 그 속도의 한계로 인해 교환기와 기존 대규모 소프트웨어 프로그램을 개발하는데 병목현상을 발생시켰으며 편의성 및 에러에 대한 신뢰성이 부족하였다.
따라서 본 발명의 목적은 전전자 교환기의 시동시나 사용자 프로그램을 시험하는데 있어서 고속의 로딩을 수행할 수 있는 전전자 교환기의 하위레벨 프로세서 로딩방법을 제공함에 있다.
본 발명은 상기 목적을 달성하기 위하여 시스템로더를 내장하고 있는 메인보드를 포함하여 구성된 유지보수 프로세서와, 상기 유지보수프로세서에 연결되며 로딩기능 수행프로그램(이하, PBOOTER라 함)을 내장한 메모리를 포함하여 구성되는 하위레벨 프로세서 메인보드로 구성되는 전전자 교환기의 하위레벨 프로세서 로딩방법에 있어서, 유지보수프로세서에 의한 로딩을 요구하는 제1단계, PBOOTER에서 하위레벨 운영체제 데이타를 수신하여 체크섬한 결과를 송신하는 제2단계, 상기 제2단계에서 체크섬한 결과를 비교하는 제3단계, PBOOTER에서 사용자 프로그램데이타를 수신하여 체크섬한 결과를 송신하는 제4단계, 상기 제4단계에서 체크섬한 결과를 비교후 스타팅 단계로 천이하는 제5단계로 구성한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제1도는 본 발명이 실행되는 하드웨어 구성도이다.
도면에서 1은 메인보드, 2는 통신제어보드, 3은 이중화제어보드, 4는 보조기억장치제어보드, 5와 12는 DMA(Direct memory Access), 6은 DUSCC(Dual Universal Serial Communication Controller), 7은 TXFIFO(Transmit First-In First-out), 8은 RXFIFO(Receive First-In First-Out), 9와 14는 제어레지스터, 10과 13은 MFP(Multi-Function Periphereal Processor), 11은 MPCC(Multi- Protocol Communications Controller), 15는 노드, 16은 메모리, 100은 유지보수프로세서, 200은 하위레벨 프로세서 메인보드를 나타낸다.
본 발명의 수행을 위한 하드웨어는 크게 유지보수프로세서(이하 OMP라함, 100)와, 상기 OPM(100)와 채널로 연결된 노드(15) 및, 상기 노드(15)와 채널로 연결된 하위레벨 프로세서 메인보드(200)로 구성된다.
상기 OMP(100)는 시스템로드(OMPSL)를 내장하고 있는 메인보드(1), 상기 메인보드(1)에 연결된 통신 제어보드(2), 상기 통신제어보드(2)에 연결된 이중화제어보드(3), 상기 이중화 제어보드(3)에 연결된 보조기억장치 제어보드(4)로 구성된다. 또한 상기 통신제어보드(2)는 프로세서간 송수신을 담당하는 DMA(5)와 DUSCC(6) 및, Tx/Rx FIFO(7,8)와, 상기 DUSCC(4)에 연결되며 노드(9) 경보 입력 및 리얼타임 클럭을 산출하기 위한 MFP(10), 그리고 상기 DMA(5)에 연결된 제어레지스터(9)로 구성된다.
상기 하위레벨 프로세서 메인보드(200)는 MPCC(11)와, 상기 MPCC(11)에 연결된 DMA(12)와, 상기 DMA(12)에 연결된 MFP(13) 및, 상기 MFP(13)에 연결된 제어레지스터(14)와 메모리(16)로 구성된다. 상기 메모리(16)에 내장되어 있으며 디스크가 없는 하위레벨 프로세서 메인보드(200)가 OMP(100)와의 통신을 통해 로딩기능을 수행하게 하는 프로그램을 PBOOTER라 명명한다.
PBOOTER는 OMP(100)와 통신을 위한 기본적인 프로토콜을 가지고 시그날을 통해 OMP의 시스템로더(이하 OMPSL이라 함)로 부터 하위레벨 운영체제(이하 PPOS라 함)를 받아 주 기억장치에 놓고 이를 수행시켜주는 기능을 갖는다.
전전자 교환기에 있어서 하위레벨 프로세서는 전원을 켠후 정상적인 수행을 위해 필요한 소프트웨어를 주기억장치에 옮겨놓고 수행을 시작하는데 상기 과정을 일반적으로 부팅 과정이라 한다.
PBOOTER의 부팅과정은 로딩에 대한 필요성이 발생하면 로딩요구를 하는 로딩요구단계와 실제적인 로딩이 이루어지는 로딩수행단계 및 PBOOTER가 로딩된 PPOS를 실행시켜주는 스타팅 단계등 3가지로 나눌수 있다.
본 발명은 상기 단계중 로딩연구단계와 로딩수행단계에 관한 것이다.
제2도는 본 발명의 로딩요구과정을 나타내는 흐름도이다.
OMP(100)와 하위레벨 프로세서 메인보드(200)간의 통신로딩을 시작하기 위한 송신대기(10)후 OMP(100)가 개별번지를 이용하여 하위레벨 프로세서 메인보드( 200)에게 상태를 물어보면(102) 이 시그날을 받은 하위레벨 프로세서 메인보드(200)의 PBOOTER는 자신의 상태를 시그날을 통해 응답한다(103). 그러면 OMP(100)는 시그날을 수집하여 프로세서간 통신로딩의 필요성을 결정한다(104). 만약 결정된 프로세서가 여러개면 여러개의 번지를 이용하여 프로세서간 통신로딩 준비를 하고(105) 한개일때는 개별 번지를 이용하여 프로세서간 통신 로딩 프로시저로 천이한다(106).
제3도는 본 발명의 로딩요구 과정의 또 다른 실시예를 나타내는 흐름도로서 각 프로세서에 의한 로딩요구이며 디스크가 없는 프로세서의 전원을 켰을때 또는 다른 문제로 인해 PPOS를 다시 로딩할 필요성이 생겼을때 발생하는 경우를 기술한다.
송신대기(107) 후 PBOOTER는 OMP(100)가 OMPSL에게 로딩요구시그날을 보내면(108) OMPSL은 이시그날을 받아 로딩준비를 하고 (109), 그 프로세서에게 로딩허용시그날을 보내면(110), PBOOTER는 이 시그날을 수신하여(111) 로딩수행준비상태로 천이한다(112).
로딩요구과정을 거치면 로딩을 위한 준비가 끝난 상태가 되며 이제부터는 실질적인 로딩과정을 수행해야 한다. 로딩요구과정에서 결정된 로딩 스킴(Scheme)은 개별로딩 또는 여러개 로딩으로 구별된다. 개별 또는 여러개 로딩의 절차는 거의 같지만 한가지 다른점이 있다. 개별 로딩의 경우 전송로상에서 발생하는 에러에 대하여 복구를 완전히 해주지만, 여러개의 경우 전송로상에서 잃어버리는 경우 이의 복구능력이 없다. 따라서 전송로상의 시그날 유실이 발생하면 OMPSL과 PBOOTER 사이의 적절한 규율에 의하여 이의 복구를 행해야 한다.
제4도는 본 발명의 로딩수행과정을 나타내는 흐름도이다.
PBOOTER는 수신상태에 있다(201), OMPSL에서 PPOS의 헤더(Header) 신호를 전송하면 PBOOTER에서는 PPOS의 헤더신호를 받는다(202), OMPSL에서 PPOS의 코드신호와 함께 데이타를 전송하면(203) PBOOTER에서는 PPOS의 코드신호를 받고 데이타를 하위레벨 프로세서 메인보드(200)의 메모리(16)에 옮긴후(204) OMPSL에서 보낸 PPOS의 로딩종료신호를 받고(205) 체크섬(Check Sum)을 계산하여 그 결과를 OMPSLM에 보낸다(206). 그러면 OMPSL에서는 이미 PPOS의 코드신호를 보낼때 체크섬을 저장해 두었다가 PPOS의 로딩 완료신호와 함께온 체크섬을 비교하여 같으면 PBOOTER에 사용자 헤더 신호를 보내고 다르면 PPOS의 로딩실패신호를 보낸다. 한편 PBOOTER 측에서는 사용자 프로그램 헤더신호를 받았는가를 검사하여(207) PPOS 로딩실패신호가 도착하였으면 부팅처음상태로 천이한다(208). 그렇지 않으면 사용자 프로그램 헤더신호를 수신한 것으로 간주한다(209). PBOOTER는 OMPSL에서 보낸 사용자 프로그램 로드신호 및 데이타를 받고(210) 데이타를 해당되는 메모리(16)로 옮긴후(211) 사용자 프로그램 로딩종료신호를 OMPSL로 부터 받았으며(212) 사용자 프로그램 로딩완료 신호와 함께 체크섬한 결과를 OMPSL에 보낸다 (213).
OMPSL에서는 이미 사용자 프로그램 코드신호를 보낼때 체크섬을 저장해두었다가 사용자프로그램 로딩 완료신호와 함께 체크섬을 비교하여 같으면 다음 스타팅 단계로 천이하고 다르면 PPOS의 로딩실패신호를 보낸다.
PBOOTER에서는 PPOS의 로딩실패신호를 받았나 체크하여(214) PPOS의 로딩실패신호를 받으면 부팅처음 상태로 천이하고(215), 그렇지 않으면 다음 스타팅 단계로 처천이한다(216).
상기 PPOS의 코드와 사용자 프로그램 코드는 220 바이트로 구성되며 따라서 PPOS 로딩에서 한프레임의 구성은 어드레스 4바이트와 코드 220 바이크로 이루어져 있다.
따라서, 상기와 같은 처리절차를 가지고 수행되는 본 발명의 적용 효과는 다음과 같다.
첫째, 수동시험에 비해 정확한 프로토콜을 사용함으로서 로딩에러를 감소시킨다.
둘째, 로딩요구과정이 자동으로 이루어지므로 로딩요구에 필요한 인력을 감소시킨다.
셋째, 프로세서간 통신을 함으로서 속도향상을 도모한다.

Claims (7)

  1. 시스템로더(OMPSL)를 내장하고 있는 메인보드(1)를 포함하여 구성된 유지보수 프로세서(OMP : 100)와, 상기 유지보수프로세서(100)에 연결되며 로딩기능 수행프로그램(이하, PBOOTER라 함)을 내장한 메모리(16)를 포함하여 구성되는 하위레벨 프로세서 메인보드(200)로 구성되는 전전자 교환기의 하위레벨 프로세서 로딩방법에 있어서, 유지보수프로세서(100)에 의한 로딩을 요구하는 제1단계, PBOOTER에서 하위레벨 운영체제(PPOS) 데이타를 수신하여 체크섬한 결과를 송신하는 제2단계, 상기 제2단계에서 체크섬한 결과를 비교하는 제3단계, PBOOTER에서 사용자 프로그램데이타를 수신하여 체크섬한 결과를 송신하는 제4단계, 상기 제4단계에서 체크섬한 결과를 비교후 스타팅 단계로 천이하는 제5단계로 구성됨을 특징으로 하는 전전자 교환기의 하위레벨 프로세서 로딩방법.
  2. 제1항에 있어서, 상기 제1단계는 프로세서의 상태를 체크하는(101, 102) 제1과정, PBOOTER에서 프로세서의 상태를 응답하는(103) 제2과정, 프로세서간 통신로딩의 필요성을 결정한후(104) 프로세서간 통신로딩을 준비하는(105, 106) 제3과정으로 구성됨을 특징으로 하는 전전자 교환기의 하위레벨 프로세서 로딩방법.
  3. 제1항에 있어서, 상기 제1단계는 PBOOTER에서 로딩요구신호를 송신하면(100) 시스템로더에서 로딩준비를 하는 제1과정, 시스템로더(OMPSL)에서 로딩허용신호를 보내면(110) PBOOTER에서 로딩허용 신호를 수신하여(111) 로딩수행준비 상태로 천이하는(112) 제2과정으로 구성됨을 특징으로 하는 전전자 교환기의 하위레벨 프로세서 로딩방법.
  4. 제2항 또는 제3항에 있어서, 상기 제2단계는 시스템로더에서 하위레벨 운영체제(PPOS)의 헤더(Header)신호를 송신하면 PBOOTER에서 상기 하위레벨 운영체제의 헤더신호를 수신하는(201, 202) 제1과정, 상기 시스템로더에서 상기 하위레벨운영체제의 코드신호와 함께 데이타를 전송하면 PBOOTER에서 데이타를 저장하는(203,204) 제2과정, 상기 하위레벨운영체제의 로딩종료신호를 수신하여 체크섬을 계산, 그 결과를 상기 시스템로더에 송신하는(205, 206) 제3과정으로 이루어짐을 특징으로 하는 전전자 교환기의 하위레벨 프로세서 로딩방법.
  5. 상기 제2항 또는 3항에 있어서, 상기 제3단계는 PBOOTER 측에서 사용자 프로그램 헤더신호를 수신하였나를 판단하는(207) 제1과정, PPOS로딩 실패신호가 도착하였으면 부팅처음 상태로 천이하고 그렇지 않으면 사용자 프로그램 헤더신호를 수신한 것으로 간주하는(208,209) 제2과정으로 구성됨을 특징으로 하는 전전자 교환기의 하위레벨 프로세서 로딩방법.
  6. 제2항 또는 3항에 있어서, 상기 제4단계는 PBOOTER에서 사용자 프로그램 코드신호 및 데이타를 수신하여(210) 상기 데이타를 해당메모리(16)에 저장하는(211) 제1과정, 사용자 프로그램 로딩종료신호를 수신하여 체크섬한 결과를 시스템로더에 송신하는(212,213) 제2과정으로 구성됨을 특징으로 하는 전전자 교환기의 하위레벨 프로세서 로딩방법.
  7. 제2항 또는 3항에 있어서, 상기 제5단계는 하위레벨운영체제(PPOS)의 로딩실패신호를 받았나 체크하는(214) 제1과정, 하위레벨 운영체제 로딩실패신호를 받으면 부팅처음상태로 천이하고 그렇지 않으면 스타링 절차로 천이하는(215,216) 제2과정으로 구성됨을 특징으로 하는 전전자 교환기의 하위레벨 프로세서 로딩방법.
KR1019910005885A 1991-04-12 1991-04-12 전전자 교환기의 하위레벨 프로세서 로딩방법 KR940000453B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910005885A KR940000453B1 (ko) 1991-04-12 1991-04-12 전전자 교환기의 하위레벨 프로세서 로딩방법
US08/107,855 US5404130A (en) 1991-04-12 1992-04-27 Sudden-stop brake-light warning system
PCT/US1992/003457 WO1992019467A2 (en) 1991-04-12 1992-04-27 Sudden-stop brake-light warning system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910005885A KR940000453B1 (ko) 1991-04-12 1991-04-12 전전자 교환기의 하위레벨 프로세서 로딩방법

Publications (2)

Publication Number Publication Date
KR920020901A KR920020901A (ko) 1992-11-21
KR940000453B1 true KR940000453B1 (ko) 1994-01-21

Family

ID=19313196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005885A KR940000453B1 (ko) 1991-04-12 1991-04-12 전전자 교환기의 하위레벨 프로세서 로딩방법

Country Status (2)

Country Link
KR (1) KR940000453B1 (ko)
WO (1) WO1992019467A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228297B1 (ko) * 1996-05-10 1999-11-01 윤종용 디지탈 셀룰라시스템의 기지국에서 로딩에러 검출방법
DE202005012548U1 (de) * 2005-08-10 2005-10-27 Pommer, Fredi Alexander Elektrische Schaltung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3593278A (en) * 1968-05-29 1971-07-13 Frank D Bower Vehicle brake light system
US3760353A (en) * 1971-10-18 1973-09-18 Dv Displays Corp Emergency vehicular warning system
US3846749A (en) * 1973-02-01 1974-11-05 Massachusetts Inst Technology Vehicle brake light control system
US4663609A (en) * 1985-10-21 1987-05-05 Rosario George M Brake alert device
US4843368A (en) * 1987-04-10 1989-06-27 Poulos Vincent M Enhanced deceleration condition disclosing device

Also Published As

Publication number Publication date
KR920020901A (ko) 1992-11-21
WO1992019467A3 (en) 1993-01-07
WO1992019467A2 (en) 1992-11-12

Similar Documents

Publication Publication Date Title
US5784712A (en) Method and apparatus for locally generating addressing information for a memory access
US4809217A (en) Remote I/O port for transfer of I/O data in a programmable controller
US6886107B2 (en) Method and system for selecting a master controller in a redundant control plane having plural controllers
CA1263759A (en) Arrangement for on-line diagnostic testing of an off- line standby processor in a duplicated processor configuration
US20110179211A1 (en) Bios architecture
KR20080109708A (ko) 멀티프로세서 시스템, 및 슬레이브 시스템의 부팅 방법
US5574865A (en) System for data transfer protection during module connection/disconnection onto live bus
US6845274B2 (en) Communication port control module for lighting systems
US7114102B2 (en) Monitoring system and method for monitoring and processing data transmitted between a host and a managing system
US6526535B1 (en) Synchronous data adaptor
KR940000453B1 (ko) 전전자 교환기의 하위레벨 프로세서 로딩방법
KR100321274B1 (ko) 파이프라인형 멀티 프로세서 시스템
US6862647B1 (en) System and method for analyzing bus transactions
CN110737480A (zh) 一种串口驱动程序复用方法和装置
McCabe Enhancements to the CPX I2C Bus
CN118069556A (zh) 软件模拟实现uart通信的方法
US11928022B2 (en) Introduction and detection of parity error in a UART
CN115599408B (zh) 处理器的数据烧录方法、设备及存储介质
US8855950B2 (en) Interprocessor communication measurement system
KR0168946B1 (ko) 이더넷을 이용한 전전자 교환기의 제어계 부팅 방법
JPH06295289A (ja) 複数計算機におけるブート方法
KR100451792B1 (ko) Ｉｓａ버스를 이용한 시스템과의 ｐｂ버스 인터페이스로직
KR960016399B1 (ko) 오류취급 기능을 갖는 기억장치
KR930010294B1 (ko) 사용자 프로그램 로딩방법
KR100369630B1 (ko) 에프피지에이 이피엘디의 로딩 검출장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981223

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee