JP5093986B2 - プロセッサ間通信方法及びプロセッサ間通信装置 - Google Patents
プロセッサ間通信方法及びプロセッサ間通信装置 Download PDFInfo
- Publication number
- JP5093986B2 JP5093986B2 JP2005011638A JP2005011638A JP5093986B2 JP 5093986 B2 JP5093986 B2 JP 5093986B2 JP 2005011638 A JP2005011638 A JP 2005011638A JP 2005011638 A JP2005011638 A JP 2005011638A JP 5093986 B2 JP5093986 B2 JP 5093986B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- processor
- transmission
- reception
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Description
[第一実施例]
図1は、本発明の第一実施例に係る、情報処理装置におけるプロセッサ間通信に係る回路構成を示す図である。本発明に係るプロセッサ間通信に関する主な回路構成を示し、その他の回路構成について省略される。
[第二実施例]
次に、プロセッサ間通信における割込み処理を効率的に行う仕組みについて第二実施例にて説明する。
(付記1)
複数のプロセッサ間でデータ転送を行うプロセッサ間通信装置であって、
前記複数のプロセッサに対応させて、各プロセッサからの送信データを一時的に格納する複数の送信バッファと、
前記データ転送を制御する通信コントローラとを有し、
前記通信コントローラは、送信元プロセッサからの前記送信データを対応する前記送信バッファへの格納に関する処理をした後、該送信データに係る送信ステータスを、該送信元プロセッサとの間に設けられた送信ステータスレジスタへ書き込むことを特徴とするプロセッサ間通信装置。
(付記2)
前記通信コントローラは、前記送信元プロセッサに対応する前記送信バッファに空きがない場合、前記送信ステータスレジスタへ前記送信ステータスを書き込むことを特徴とするプロセッサ間通信装置。
(付記3)
前記通信コントローラは、各複数のプロセッサとの間に設けられた該プロセッサによって送信データを書き込み可能な送信データレジスタから該送信データを読み込んで該送信元プロセッサに対応する前記送信バッファへ格納することを特徴とする付記1又は2記載のプロセッサ間通信装置。
(付記4)
更に、前記複数のプロセッサに対応させて、各プロセッサへの受信データを一時的に格納する複数の受信バッファと、
前記通信コントローラは、各複数のプロセッサとの間に設けられた該プロセッサによって送信先プロセッサを識別する送信先プロセッサ識別情報を書き込み可能な送信先プロセッサレジスタから該送信先プロセッサ識別情報を読み込み、該送信先プロセッサ識別情報に対応する前記受信バッファへ前記送信データを前記受信データとして格納することを特徴とする付記1乃至3のいずれか一項記載のプロセッサ間通信装置。
(付記5)
前記通信コントローラは、各複数のプロセッサとの間に設けられた該プロセッサによって送信データサイズを書き込み可能な送信データサイズレジスタから該送信データサイズを読み込むことを特徴とする付記1乃至4のいずれか一項記載のプロセッサ間通信装置。
(付記6)
前記通信コントローラは、前記送信データサイズレジスタから読み込んだ前記送信データサイズ分、前記送信データレジスタから前記送信データを順次読み込んで、前記送信バッファへ格納することを特徴とする付記5記載のプロセッサ間通信装置。
(付記7)
複数のプロセッサ間でデータ転送を行うプロセッサ間通信装置であって、
前記複数のプロセッサに対応させて、各プロセッサへの受信データを一時的に格納する複数の受信バッファと、
前記データ転送を制御する通信コントローラとを有し、
前記通信コントローラは、前記受信バッファに格納されている前記受信データを受信すべき送信先プロセッサへ転送する処理をした後、該受信データに係る受信ステータスを、該送信先プロセッサとの間に設けられた受信ステータスレジスタへ書き込むことを特徴とするプロセッサ間通信装置。
(付記8)
前記通信コントローラは、前記送信先プロセッサに対応する前記受信バッファが空の場合、ダミーデータを該送信先プロセッサへ転送した後、前記受信エラーを発生したことを示す受信ステータス情報を前記受信ステータスレジスタへ書き込むことを特徴とする付記7記載のプロセッサ間通信装置。
(付記9)
前記通信コントローラは、各複数のプロセッサとの間に設けられた該プロセッサによって読み込み可能な受信データレジスタへ受信データを書き込むことを特徴とする付記7又は8記載のプロセッサ間通信装置。
(付記10)
更に、前記複数のプロセッサに対応させて、各プロセッサからの送信データを一時的に格納する複数の送信バッファと、
前記通信コントローラは、各複数のプロセッサとの間に設けられた該プロセッサによって読み込み可能な送信元プロセッサレジスタへ送信元プロセッサを識別する送信元プロセッサ識別情報を書き込んで、該送信元プロセッサ識別情報に対応する前記送信バッファから取り出した前記送信データを、前記送信先プロセッサに対応する前記受信バッファへ受信データとして格納することを特徴とする付記7乃至9のいずれか一項記載のプロセッサ間通信装置。
(付記11)
前記通信コントローラは、各複数のプロセッサとの間に設けられた該プロセッサによって読み込み可能な受信データサイズレジスタへ受信データサイズを書き込むことを特徴とする付記7乃至10のいずれか一項記載のプロセッサ間通信装置。
(付記12)
前記通信コントローラは、前記受信データサイズ分、前記受信バッファから順次取り出して、前記受信データレジスタへ書き込むことを特徴とする付記11記載のプロセッサ間通信装置。
(付記13)
複数のプロセッサ間での割込みを制御するプロセッサ間割込み制御装置であって、
前記送信元プロセッサから前記送信データを受信する送信先プロセッサへの割込みを制御するプロセッサ間割込み制御手段と、
前記複数のプロセッサによって読み取り可能であって、該複数のプロセッサの夫々に対応し、割込み要因毎にビットを対応させた複数の割込み要因格納レジスタと、
前記複数のプロセッサの夫々に対応する、前記要因格納レジスタのビットへの設定に基づいて割込みを検出する複数の割込み検出手段とを有し、
前記プロセッサ間割込み制御手段は、前記割込みに応じて、前記送信先プロセッサに対応する前記割込み要因格納レジスタの該割込みの割込み要因に対応するビットを設定し、
各複数の割込み手段は、前記割込みを検出すると前記送信先プロセッサへ割込み信号を出力することを特徴とするプロセッサ間割込み制御装置。
(付記14)
前記プロセッサ間割込み制御手段は、各複数のプロセッサによって割込みの発生を示す割込み発生信号を受信し、前記送信先プロセッサに対応する前記割込み要因格納レジスタの該割込みの割込み要因に対応するビットを設定することを特徴とする付記13記載のプロセッサ間割込み制御装置。
(付記15)
前記割込み要因は、割込みを発生させた前記送信元プロセッサを示し、該送信元プロセッサ毎にビットが定義されていることを特徴とする付記14記載のプロセッサ間割込み制御装置。
(付記16)
複数のプロセッサ間でデータ転送を行うプロセッサ間通信方法であって、
前記複数のプロセッサに対応する送信バッファへ、各プロセッサからの送信データを一時的に格納する送信データ格納手順と、
前記データ転送を制御する通信制御手順とを有し、
前記通信制御手順は、送信元プロセッサからの前記送信データを対応する前記送信バッファへの格納に関する処理をした後、該送信データに係る送信ステータスを、該送信元プロセッサとの間に設けられた送信ステータスレジスタへ書き込むことを特徴とするプロセッサ間通信方法。
(付記17)
前記通信制御手順は、各複数のプロセッサとの間に設けられた該プロセッサによって送信データを書き込み可能な送信データレジスタから該送信データを読み込んで該送信元プロセッサに対応する前記送信バッファへ格納することを特徴とする付記16記載のプロセッサ間通信方法。
(付記18)
複数のプロセッサ間でデータ転送を行うプロセッサ間通信方法であって、
前記複数のプロセッサに対応する受信バッファへ、各プロセッサへの受信データを一時的に格納する受信データ格納手順と、
前記データ転送を制御する通信制御手順とを有し、
前記通信制御手順は、前記受信バッファに格納されている前記受信データを受信すべき送信先プロセッサへ転送する処理をした後、該受信データに係る受信ステータスを、該送信先プロセッサとの間に設けられた受信ステータスレジスタへ書き込むことを特徴とするプロセッサ間通信方法。
(付記19)
前記通信制御手順は、各複数のプロセッサとの間に設けられた該プロセッサによって読み込み可能な受信データレジスタへ受信データを書き込むことを特徴とする付記18記載のプロセッサ間通信方法。
(付記20)
複数のプロセッサを備えた並列処理を実行可能とする情報処理装置であって、
前記複数のプロセッサに対応させて、各プロセッサからの送信データを一時的に格納する複数の送信バッファと、
前記複数のプロセッサに対応させて、各プロセッサへの受信データを一時的に格納する複数の受信バッファと、
前記データ転送を制御する通信コントローラとを有し、
前記通信コントローラは、送信元プロセッサからの前記送信データを対応する前記送信バッファへの格納に関する処理をした後、該送信データに係る送信ステータスを、該送信元プロセッサとの間に設けられた送信ステータスレジスタへ書き込み、
また、前記通信コントローラは、前記受信バッファに格納されている前記受信データを受信すべき送信先プロセッサへ転送する処理をした後、該受信データに係る受信ステータスを、該送信先プロセッサとの間に設けられた受信ステータスレジスタへ書き込むことを特徴とする情報処理装置。
30 バス
100、101、102 プロセッサ
200 プロセッサ間通信用特殊レジスタ
201、211、221 送信元プロセッサ(レジスタ)
202,212,222 送信データサイズ(レジスタ)
203,213,223 送信ステータス(レジスタ)
204、214、224 送信データ(レジスタ)
205、215、225 送信元プロセッサ(レジスタ)
206、216、226 受信データサイズ(レジスタ)
207、217、227 受信データ(レジスタ)
208、218.228 受信ステータス(レジスタ)
Claims (5)
- 複数のプロセッサ間でデータ転送を行うプロセッサ間通信装置におけるプロセッサ間通信方法であって、
前記プロセッサ間通信装置は、
前記複数のプロセッサに対応させて、各プロセッサからの送信データを一時的に格納する複数の送信バッファと、
前記複数のプロセッサに対応させて、各プロセッサへの受信データを一時的に格納する複数の受信バッファと、
前記データ転送を制御する通信コントローラとを有し、
送信元プロセッサからの前記送信データを対応する前記送信バッファに書き込み、
前記送信バッファから前記送信データを読み出して、前記送信データを対応する前記受信バッファに書き込み、前記受信バッファから前記送信データを読み出して送信先プロセッサとの間に設けられた受信データレジスタに書き込み、
前記受信バッファが空である場合に、ダミー受信データと前記受信バッファが空であることにより前記受信データレジスタへの書き込みにエラーが発生したことを示す受信エラー情報とを、前記受信データレジスタと、前記送信先プロセッサとの間に設けられた受信ステータスレジスタとに夫々書き込むことで、該受信データレジスタから該ダミー受信データを読み込んだ後、前記受信ステータスレジスタに格納される前記受信エラー情報に基づいて受信エラーの発生を判断すること
を特徴とするプロセッサ間通信方法。 - 前記送信元プロセッサとの間に設けられた該送信元プロセッサによって送信データを書き込み可能な送信データレジスタから該送信データを読み込んで該送信元プロセッサに対応する前記送信バッファへ格納することを特徴とする請求項1記載のプロセッサ間通信方法。
- 前記送信元プロセッサとの間に設けられた該送信元プロセッサによって送信先プロセッサを識別する送信先プロセッサ識別情報を書き込み可能な送信先プロセッサレジスタから該送信先プロセッサ識別情報を読み込み、該送信先プロセッサ識別情報に対応する前記受信バッファへ前記送信データを前記受信データとして格納することを特徴とする請求項1又は2項記載のプロセッサ間通信方法。
- 前記送信元プロセッサとの間に設けられた該送信元プロセッサによって送信データサイズを書き込み可能な送信データサイズレジスタから該送信データサイズを読み込むことを特徴とする請求項1乃至3のいずれか一項記載のプロセッサ間通信方法。
- 前記受信バッファに格納されている前記受信データを受信すべき送信先プロセッサへ転送する処理をした後、該受信データに係る受信ステータスを、該送信先プロセッサとの間に設けられた所定の受信ステータスレジスタへ書き込むことを特徴とする請求項1記載のプロセッサ間通信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005011638A JP5093986B2 (ja) | 2005-01-19 | 2005-01-19 | プロセッサ間通信方法及びプロセッサ間通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005011638A JP5093986B2 (ja) | 2005-01-19 | 2005-01-19 | プロセッサ間通信方法及びプロセッサ間通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006201946A JP2006201946A (ja) | 2006-08-03 |
JP5093986B2 true JP5093986B2 (ja) | 2012-12-12 |
Family
ID=36959903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005011638A Expired - Fee Related JP5093986B2 (ja) | 2005-01-19 | 2005-01-19 | プロセッサ間通信方法及びプロセッサ間通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5093986B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2567465B (en) * | 2017-10-12 | 2020-09-02 | Advanced Risc Mach Ltd | Message passing in a data processing system |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0792791B2 (ja) * | 1981-04-01 | 1995-10-09 | テラデータ・コーポレーション | マルチプロセッサ・システムにおけるメッセージ通信制御システム |
JPS6375962A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | マルチプロセツサ通信装置 |
JPS6386060A (ja) * | 1986-09-30 | 1988-04-16 | Matsushita Electric Ind Co Ltd | プロセツサ間通信方法 |
JPH01243797A (ja) * | 1988-03-25 | 1989-09-28 | Hitachi Ltd | プロセッサ間通信方式 |
JPH01292559A (ja) * | 1988-05-20 | 1989-11-24 | Fujitsu Ltd | 並列計算機メッセージ処理方式及びデータ転送方式 |
JPH05250332A (ja) * | 1992-03-05 | 1993-09-28 | Juki Corp | 電子機器 |
JPH05324568A (ja) * | 1992-05-15 | 1993-12-07 | Fujitsu Ltd | プロセッサ間通信方式 |
JPH05346907A (ja) * | 1992-06-15 | 1993-12-27 | Nec Corp | マルチプロセッサ間通信方式 |
EP0640929A3 (en) * | 1993-08-30 | 1995-11-29 | Advanced Micro Devices Inc | Interprocessor communication via a post MEV. |
JPH07271744A (ja) * | 1994-03-31 | 1995-10-20 | Matsushita Electric Ind Co Ltd | 並列計算機 |
JP2737724B2 (ja) * | 1995-10-09 | 1998-04-08 | 日本電気株式会社 | プロセッサ間nmi通信装置およびシステムバスコントローラ |
JPH09179840A (ja) * | 1995-12-22 | 1997-07-11 | Fujitsu Ltd | 並列計算機におけるプロセッサ間結合網 |
JP3483738B2 (ja) * | 1997-07-30 | 2004-01-06 | 松下電器産業株式会社 | データ通信装置 |
US6697359B1 (en) * | 1999-07-02 | 2004-02-24 | Ancor Communications, Inc. | High performance switch fabric element and switch systems |
JP3607554B2 (ja) * | 2000-02-15 | 2005-01-05 | 埼玉日本電気株式会社 | 無線送受信装置 |
JP2002027025A (ja) * | 2000-07-04 | 2002-01-25 | Nec Corp | データ伝送システム |
JP2003141094A (ja) * | 2001-10-30 | 2003-05-16 | Mitsubishi Electric Corp | プロセッサ間データ通信装置 |
JP2003224546A (ja) * | 2002-01-29 | 2003-08-08 | Sony Corp | 通信システム、データ受信方法およびデータ通信端末 |
-
2005
- 2005-01-19 JP JP2005011638A patent/JP5093986B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006201946A (ja) | 2006-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8588228B1 (en) | Nonvolatile memory controller with host controller interface for retrieving and dispatching nonvolatile memory commands in a distributed manner | |
EP1750202A1 (en) | Combining packets for a packetized bus | |
US8200875B2 (en) | Processing and forwarding of message-signaled interrupts | |
US20070220361A1 (en) | Method and apparatus for guaranteeing memory bandwidth for trace data | |
US6839777B1 (en) | System and method for transferring data over a communication medium using data transfer links | |
CN111159075B (zh) | 数据传输方法和数据传输装置 | |
WO2020000482A1 (zh) | 一种基于NVMe的数据读取方法、装置及系统 | |
US8250260B2 (en) | Method, arrangement, data processing program and computer program product for exchanging message data in a distributed computer system | |
JP2006338538A (ja) | ストリームプロセッサ | |
US8046503B2 (en) | DMA controller, system on chip comprising such a DMA controller, method of interchanging data via such a DMA controller | |
US20070260754A1 (en) | Hardware Assisted Exception for Software Miss Handling of an I/O Address Translation Cache Miss | |
US10114774B2 (en) | Data transfer method, parallel processing device, and recording medium | |
US20120096195A1 (en) | Data transfer device and data transfer method | |
JP2009301101A (ja) | プロセッサ間通信システム、プロセッサ、プロセッサ間通信方法、および、通信方法 | |
JP5093986B2 (ja) | プロセッサ間通信方法及びプロセッサ間通信装置 | |
CN117075819A (zh) | 命令处理方法、装置、存储介质及存储设备 | |
US8909823B2 (en) | Data processing device, chain and method, and corresponding recording medium for dividing a main buffer memory into used space and free space | |
US10621082B2 (en) | Information processing device that guarantees consistency in access spaces | |
JPWO2004046926A1 (ja) | イベント通知方法、デバイス及びプロセッサシステム | |
US20060129714A1 (en) | Method and apparatus for transferring data | |
JP2005216317A (ja) | キュー装置 | |
JP2005301714A (ja) | マルチcpuシステム、そのデータ転送方法、及びそのプログラム | |
JP5587530B2 (ja) | エンジン・プロセッサ連携システム及び連携方法 | |
US8533565B2 (en) | Cache controller and cache controlling method | |
CN117539544B (zh) | 基于risc-v指令集的中断控制架构及控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110408 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120918 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |