CN115344245A - 加速比较函式执行的方法及加速比较函式执行的系统 - Google Patents

Abstract

本申请提供了一种加速比较函式的系统和加速比较函式执行的方法，所述加速比较函式执行的方法包含输入第一数据及第二数据；将第一数据及第二数据缓存于至少一个存储器中；取得第一数据的第一位址；取得第二数据的第二位址；产生比较函式对应的代码，以将代码、第一位址及第二位址组成指令信号；将指令信号由进阶可扩展界面传送至总线电路；依据第一位址及第二位址，将第一数据及第二数据读取，以利用加速器将第一数据及该第二数据进行比较；以及产生第一数据及第二数据的比较结果，以传至进阶可扩展界面。

Description

加速比较函式执行的方法及加速比较函式执行的系统

技术领域

本公开描述一种加速比较函式执行的方法及加速比较函式执行的系统，特别涉及一种引入额外硬件以用于加速比较函式执行的方法及加速比较函式执行的系统。

背景技术

随着科技日新月异，程序语言以及自动化程序技术已经在日常生活中随处可见。程序语言内有函数库，内部有许多不同的函数可以执行许多不同功能。例如，C语言内部具有许多比较字串的函数，如strcmp、strchr、strlen以及strstr等等。

对于需要执行strcmp、strchr、strlen以及strstr这些功能性函数而言，编译器(Compiler)会先将这些功能性函数连结至C语言的函数库。接着，在函数库中，处理器会将来源地址(Source Address)的字串读回，再将目的地址(Destination Address)的字串读回。并且，处理器会按照位元组(Byte，字节)以及字元组(Word)的宽度，逐一对字串的内容进行比较。

上述的传统执行strcmp、strchr、strlen以及strstr这些功能性函数的方法，需要大量的时间对存储器进行存取、且需要大量的频宽进行传输。因此，对于处理器而言，会占用处理器较多的处理时间以及资源。

发明内容

本公开的一实施例提出一种加速比较函式执行的方法。加速比较函式执行的方法包含输入第一数据及第二数据，将第一数据及第二数据缓存于至少一个存储器中，取得第一数据的第一位址，取得第二数据的第二位址，产生比较函式对应的代码，以将代码、第一位址及第二位址组成指令信号，将指令信号由进阶可扩展界面传送至总线电路，依据第一位址及第二位址，将第一数据及第二数据读取，以利用加速器将第一数据及第二数据进行比较，以及产生第一数据及第二数据的比较结果，以传至进阶可扩展界面。

本公开的另一实施例提出一种加速比较函式的系统。加速比较函式的系统包含处理器、总线电路以及至少一个存储器。处理器包含进阶可扩展界面，用以接收数据及产生指令信号。总线电路连结于进阶可扩展界面，用以接收指令信号。至少一个存储器连结于总线电路，用以缓存数据。第一数据及第二数据被输入至进阶可扩展界面后，至少一个存储器缓存第一数据及第二数据。处理器取得第一数据的第一位址及第二数据的第二位址，产生比较函式对应的代码，以将代码、第一位址及第二位址组成指令信号。处理器将指令信号由进阶可扩展界面传送至总线电路。第一数据及第二数据依据第一位址及第二位址被读取后，加速器将第一数据及第二数据进行比较，以产生第一数据及第二数据的比较结果至进阶可扩展界面。

附图说明

图1为本公开的加速比较函式的系统的第一实施例的方框图。

图2为本公开的加速比较函式的系统的第二实施例的方框图。

图3为本公开的加速比较函式的系统的第三实施例的方框图。

图4为本公开的加速比较函式的系统的第四实施例的方框图。

图5为本公开的加速比较函式的系统的第五实施例的方框图。

图6为本公开的加速比较函式的系统，执行加速比较函式的方法的流程图。

符号说明

100、200、300、400、500：加速比较函式执行的系统

10：处理器

11：总线电路

12：存储器控制器

12a’：查询表

13：第一存储器

14：第二存储器

15：第三存储器

16：周边设备

10a：进阶可扩展界面

10b：写入主界面

10c：读取主界面

10d：内部加速器

10e：存储器映射单元10e

P：查询端口

11a、12a：加速器

S601至S608：步骤

具体实施方式

图1为本公开的加速比较函式的系统100的第一实施例的方框图。本公开的加速比较函式的系统可有多种实施例的变化，目的为加速程序语言中比较函数的执行速度、并简单化指令以及缓和处理器的占用比，细节于以下详述。加速比较函式的系统100中可包含处理器10、总线电路11以及至少一个存储器(如第一存储器13以及第二存储器14)。处理器10包含进阶可扩展界面(Advanced Extensible Interface)10a，用以接收数据及产生指令信号。进阶可扩展界面内有写入主界面10b，用以与总线电路11沟通。总线电路11连结于进阶可扩展界面10a，用以接收指令信号。至少一个存储器(如第一存储器13以及第二存储器14)，可以通过存储器控制器12连结于总线电路11，用以缓存数据。例如，第一数据可缓存于第一存储器13。第二数据可缓存于第二存储器14。第一存储器13与第二存储器14可以为同一存储器的两个不同的存储区块，也可为不同的两个存储器。存储器控制器12内可包含加速器(Accelerator)12a。加速器12a可用于将第一存储器13内存的第一数据及第二存储器14内存的第二数据进行比较。于此，第一数据以及第二数据可为字串数据或是任何形式的数字数据。程序语言中的比较函数，可为C语言中的比较字串的函数，如strcmp、strchr、strlen以及strstr等等的功能函数。

在加速比较函式的系统100中，第一数据及第二数据可分别缓存于第一存储器13以及第二存储器14中。在第一数据及第二数据通过处理器10被传输至进阶可扩展界面10a后，处理器10可取得第一数据的第一位址及第二数据的第二位址。处理器10也可以产生比较函式对应的代码。处理器10可将代码、第一位址(如第一字串的位址)及第二位址(如第二字串的位址)组成指令信号(Function Command Instruction)。处理器10可将指令信号由进阶可扩展界面10a传送至总线电路11。接着，在第一数据及第二数据依据第一位址及第二位址被读取后，加速器12a可以将第一数据及第二数据进行比较，以产生第一数据及第二数据的比较结果至进阶可扩展界面10a。

在加速比较函式的系统100中，包含以下观念：处理器10的扩展指令以及依据扩展指令的扩展逻辑，以及总线电路11或是存储器控制器12的扩展部分。利用处理器10、总线电路11以及存储器控制器12的协议，可以协同完成如strcmp、strchr、strlen以及strstr等等的功能函数。并且，在处理器10的部分，可以扩展出如strcmp、strchr、strlen以及strstr等等的功能函数的指令。当处理器10执行特殊指令的时候，会按照预设的暂存器内容，发出可以控制总线电路11的指令信号。例如，对于进阶可扩展界面10a而言，处理器10可以产生特殊的指令类型，以请求总线电路11执行strcmp、strchr、strlen以及strstr等等的功能函数。并且，在总线电路11或是存储器控制器12接收到特殊协议请求后，会协同执行如strcmp、strchr、strlen以及strstr等等的功能函数，最后返回完成后的值至处理器10，或是发出中断提醒至处理器10。因此，加速比较函式的系统100具有以下优点。第一、由于引入了额外的硬件(如总线电路11、存储器控制器12、加速器12a等等)辅助处理器10执行strcmp、strchr、strlen以及strstr等等的功能函数，故处理器10的资源不会被大量占用，可以降低处理器10的负担以处理其他程序。第二、由于比较函式有其特殊的代码，因此其指令可以简单化。第三、数据存取的路径是在存储器控制器12以及至少一个存储器之间进行。将比较结果返回至处理器10的路径(存储器控制器12通过总线电路11至处理器10)仅需要少量频宽。上述任何合理的技术变更或是硬件置换都属于本公开的范围。

图2为本公开的加速比较函式的系统200的第二实施例的方框图。在加速比较函式的系统200中，第一数据缓存于第三存储器15。第二数据缓存于周边设备16。并且，加速器11a可在总线电路11中。第三存储器15及周边设备16可耦接于总线电路11。并且，加速器11a可将第三存储器15内存的第一数据及周边设备16内存的第二数据进行比较。在加速比较函式的系统200中，总线电路11可以对周边设备16内所存的第二数据进行存取。总线电路11也可通过存储器控制器12，与第三存储器15内存的第一数据进行存取。因此，加速器11a可设置于总线电路11内，以执行如strcmp、strchr、strlen以及strstr等等的功能函数。最终，比较结果会由总线电路11传送至处理器10。因此，加速比较函式的系统200可视为处理器10带有扩展总线电路11协定(Bus Protocol)的实施例。类似地，加速比较函式的系统200具有以下优点。第一、由于引入了额外的硬件(如总线电路11、存储器控制器12、加速器11a等等)辅助处理器10执行strcmp、strchr、strlen以及strstr等等的功能函数，故处理器10的资源不会被大量占用，可以降低理器10的负担以处理其他程序。第二、由于比较函式有其特殊的代码，因此其指令可以简单化。第三、数据存取的路径是在总线电路11以及至少一个存储器之间进行。将比较结果返回至处理器10的路径(总线电路11至处理器10)仅需要少量频宽。应理解，前述任何合理的技术变更或是硬件置换都属于本公开的范围。

图3为本公开的加速比较函式的系统300的第三实施例的方框图。加速比较函式的系统300的方框图类似于加速比较函式的系统200的方框图。差别在于在加速比较函式的系统300中，进阶可扩展界面10a还包含读取主界面10c。进阶可扩展界面10a内的读取主界面10c也与总线电路11连结。因此，进阶可扩展界面10a内的读取主界面10c也可以与总线电路11双向通信。例如，进阶可扩展界面10a内的读取主界面10c可以传送至指令信号至总线电路11。并且，总线电路11也可以将比较结果传送回处理器10。换句话说，在加速比较函式的系统300中，除了利用写入使用者(awuser)通道以使进阶可扩展界面10a内的写入主界面10b与总线电路11沟通外，也可以利用读取使用者(aruser)通道，以使进阶可扩展界面10a内的读取主界面10c与总线电路11沟通。因此，awuser与aruser的操作模式是类似的。进阶可扩展界面10a可以同时支持awuser与aruser的指令集。

图4为本公开的加速比较函式的系统400的第四实施例的方框图。加速比较函式的系统400还可以引入内部加速器10d、存储器映射单元10e以及查询端口P。处理器10可以利用内部加速器10d，驱动存储器映射单元(Memory Mapping Unit)10e，以将第一位址及第二位址由两个虚拟位址(Virtual Address)格式转换为两个实体位址(Physical Address)的格式。应当理解的是，两个实体位址格式的第一位址及第二位址会以多个固定位元的分页长度进行分割。举例而言，处理器10可以设定4K位元组为一个分页长度。多个分页为相邻。因此，当实体位址的长度若不是恰好为4K位元组的整数倍，则实体位址的长度可能会超过某个分页的界线(Boundary)。因此，实体位址的存储器坐标可能会有所偏移。因此，为了让总线电路11或是存储器控制器12方便查找正确的两个实体位址的分页位置，总线电路11与存储器映射单元10e之间可以引入查询端口P。因此，在加速比较函式的系统400中，处理器10可以利用查询端口P，以使总线电路11同步地存取存储器映射单元10e所产生的两个实体位址格式的第一位址及第二位址。因此，总线电路11内的加速器(未示出)或是存储器控制器12内的加速器(未示出)可以依据第一位址及第二位址，取得第一数据及第二数据。之后的程序类似于前述实施例的模式，故于此将不在赘述。

图5为本公开的加速比较函式的系统500的第五实施例的方框图。加速比较函式的系统500的架构类似于加速比较函式的系统400。不同之处在于在加速比较函式的系统500中，存储器控制器12可包含查询表12a’。如前述提及，处理器10可以利用内部加速器10d，驱动存储器映射单元10e，以将第一位址及第二位址由两个虚拟位址格式转换为两个实体位址格式。因此，为了让存储器控制器12方便查找正确的两个实体位址的分页位置，存储器控制器12内部可以包含查询表12a’。因此，利用存储器控制器12内的查询表12a’，依据两个实体位址格式的第一位址及第二位址，在总线电路11内的加速器(未示出)或是在存储器控制器内的加速器(未示出)可以读取以及比较第一数据及第二数据。最终，总线电路11可以将比较结果回传至处理器10。

在本公开的加速比较函式的系统中，可以利用总线电路11或是存储器控制器12来辅助处理器10执行诸如strcmp、strchr、strlen以及strstr等等的功能函数。在实际的程序运行流程中，首先，处理器10可以接收命令，并判断是否为比较函数(如判断是否为strcmp函数)。若否，则继续接收命令，若是，则等待相应的写入数据(如字串数据)，或是搜集所有需要的信息。接着，读取两个字串的值，并进行比较(此步骤为外部电路完成，例如总线电路11内的加速器或是存储器控制器12内的加速器)。最终，在完成所有的字符比较后，产生比较结果，并通过总线电路11传送至处理器10。换句话说，由于本公开的加速比较函式的系统多了诸如总线电路11或是存储器控制器12等硬件，而总线电路11或是存储器控制器12等硬件可以辅助处理器10处理两个字串数据进行比较的功能函数。因此，对于处理器10而言的负担可以缓和，且占用比也可以降低。处理器10有更多的资源可以执行其他程序。

在实际的程序语言操作中，为了方便理解，以下以两个字串的比较函数(strcmp)的例子进行说明。变数宣告如下：

rs1：表示第一字串的位址

rs2：表示第二字串的位址

rs3：表示第一字串的长度

当处理器10执行到诸如进阶精简指令集计算机-第五(RISC-V)架构的指令时，可以将指令中所包含的信息转换为总线电路11上的指令。对于进阶可扩展界面(AdvancedExtensible Interface)的总线而言，有几种实现方式。第一种实现方式：处理器10执行到特殊指令时，发出包含awaddr＝source address(rs1内容，即第一字串的位址)、awlen＝burst length(第一字串的长度)，以及awsize＝1(byte)的写指令。同时将awvalid＝1的指令发送给总线电路11，也发出写入数据通道的信息。写入数据通道的信息包含wdata(rs2中的内容，即第二字串的位址)、wstrb(位元组的遮罩位元)，识别码等等。如同前述实施例，写指令也可以为读指令(Read Command)，由其他信号来扩展以及传送其他信息，例如传递第二字串的位址等等。命令发送的时间上，可以由处理器10决定。处理器10如果能发送命令且总线电路11是闲置状态，则可以立刻发出，否则可以等待到处理器10可发送为止。处理器10可以先执行其他的进阶可扩展界面指令，而不用卡住等待strcmp命令的返回。并且，如果是进阶可扩展界面的写入模式，则总线电路11可返回比较结果的信息至处理器10。总线电路11收到写命令及写数据后，可以存储两个地址以及长度。总线电路11可发出两条读命令给从属装置(slave device，例如存储器控制器12)。如果两个字串不对应于同一从属装置，则总线电路11也可以先后按序发出两条读命令，以等待两个数据回来而进行比较。总线电路11在完成整个strcmp函数的期间内，若字串长度大于可接受的最大长度，则拆分成多次传输发出。处理器10会记录当前传输的来源以及目的位址的数据，直到所有数据都传输完为止。第二种实现方式：处理器10的扩展部分以及进阶可扩展界面10a的扩展部分相同。而实现strcmp/strchr/strlen/strstr功能函数的具体操作由从属装置(例如存储器控制器12)来完成。这种方式的限制在于strcmp/strchr/strlen/strstr的所有数据的位置在相同装置之下的情况(例如存储器控制器12之下的第一存储器13以及第二存储器14)。假设从属装置为存储器控制器12。存储器控制器12在收到特殊命令及字串数据之后，可存储两个地址以及长度。随后，发出读命令给至少一个存储器，以等待两个数据回来而进行比较。第三种实现方式：处理器10不做修改，而直接由总线电路11或是存储器控制器12完成。处理器10设定操作的开始和地址，以及获取操作结束的标志。例如，假设总线电路11有多个暂存器(未示出)来存储数据以及控制数据。处理器10可设定总线电路11内的第一暂存器指向第一字串的位址。处理器10可设定总线电路11内的第二暂存器指向第二字串的位址。处理器10可设定总线电路11内的第三暂存器指向字串长度。然而，若是字串结束是由总线电路11判断，则第三暂存器可以省略。处理器10可设定总线电路11内的第四暂存器为启动控制。在第四暂存器的启动控制致能后，处理器10可读取第五暂存器的状态信息。假设总线电路11操作完成后，会回传一个数值“1”至处理器。处理器10读取数值“1”后，即可判断函数操作已经完成。在本公开中，比较函式可为C语言的字串比较的函式，且指令信号可为对应比较函式的处理器的扩展指令。上述的任何合理的操作变化或是硬件置换都属于本公开的范围。

图6为本公开的加速比较函式的系统100～500，执行加速比较函式的方法的流程图。加速比较函式的方法的流程包含步骤S601～S608。任何合理的技术变更都属于本公开的范围。步骤S601～S608说明如下：

步骤S601：输入第一数据及第二数据；

步骤S602：将第一数据及第二数据缓存于至少一个存储器中；

步骤S603：取得第一数据的第一位址；

步骤S604：取得第二数据的第二位址；

步骤S605：产生比较函式对应的代码，以将代码、第一位址及第二位址组成指令信号；

步骤S606：将指令信号由进阶可扩展界面10a传送至总线电路11；

步骤S607：依据第一位址及第二位址读取第一数据及第二数据，以利用加速器11a或12a比较第一数据及第二数据；步骤S608：产生第一数据及第二数据的比较结果，以传至进阶可扩展界面10a。

步骤S601～S608的细节已于前文中描述，故于此将不再赘述。在本公开的加速比较函式的系统中，引入了处理器10的特殊扩展指令(总线电路11及/或是存储器控制器12)，以及额外的硬件设备。因此，当处理器10要执行如strcmp/strchr/strlen/strstr功能函数时，处理器10可以使用特殊扩展指令呼叫总线电路11及/或是存储器控制器12以协助处理器10处理字串的比较的操作。因此，故对于处理器10而言，不会占用处理器10较多的处理时间以及资源，也不会花费额外的快取存储器。处理器10有更多的资源以及闲置时间来处理其他程序。

综上所述，本公开描述一种加速比较函式执行的方法及加速比较函式执行的系统。加速比较函式执行的系统可针对特定程序语言(例如C语言)中，诸如strcmp/strchr/strlen/strstr功能函数进行快速且高效能的运行。由于本公开的加速比较函式的系统多了诸如总线电路或是存储器控制器等硬件，而总线电路或是存储器控制器等硬件可以辅助处理器处理两个字串数据进行比较的功能函数。因此，对于处理器而言的负担可以缓和，且占用比也可以降低。处理器有更多的资源可以执行其他程序。并且，本公开的加速比较函式的系统仅需要少量频宽即可实现功能函数的进行。因此，本公开的加速比较函式的系统，具有加速程序语言中比较函数的执行速度、并简单化指令以及缓和处理器的占用比的技术效果。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种加速一比较函式执行的方法，包含：

输入一第一数据及一第二数据；

将该第一数据及该第二数据缓存于至少一个存储器中；

取得该第一数据的一第一位址；

取得该第二数据的一第二位址；

产生该比较函式对应的一代码，以将该代码、该第一位址及该第二位址组成一指令信号；

将该指令信号由一进阶可扩展界面传送至一总线电路；

依据该第一位址及该第二位址读取该第一数据及该第二数据，以利用一加速器比较该第一数据及该第二数据；及

产生该第一数据及该第二数据的一比较结果，以传至该进阶可扩展界面。

2.如权利要求1所述的方法，其中将该第一数据及该第二数据缓存于该至少一个存储器中，为将该第一数据缓存于该至少一个存储器中的一第一存储器，且将该第二数据缓存于该至少一个存储器中的一第二存储器。

3.如权利要求2所述的方法，其中该加速器在一存储器控制器中，该第一存储器及该第二存储器耦接于该存储器控制器，且利用该加速器比较该第一数据及该第二数据，为该加速器将该第一存储器内存的该第一数据及该第二存储器内存的该第二数据进行比较。

4.如权利要求3所述的方法，还包含：

将该比较结果由该存储器控制器传送至该总线电路，以使该总线电路将该比较结果传送至该进阶可扩展界面。

5.如权利要求1所述的方法，其中将该第一数据及该第二数据缓存于该至少一个存储器中，为将该第一数据缓存于该至少一个存储器中的一第三存储器，且将该第二数据缓存于一周边设备。

6.如权利要求5所述的方法，其中该加速器在该总线电路中，该第三存储器及该周边设备耦接于该总线电路，且利用该加速器比较该第一数据及该第二数据，为该加速器将该第三存储器内存的该第一数据及该周边设备内存的该第二数据进行比较。

7.如权利要求1所述的方法，还包含：

利用一内部加速器驱动一存储器映射单元，以将该第一位址及该第二位址由两个虚拟位址格式转换为两个实体位址格式；及

利用一查询端口，以将该总线电路同步地存取该存储器映射单元产生的该两个实体位址格式的该第一位址及该第二位址；

其中该两个实体位址格式的该第一位址及该第二位址是以多个固定位元的分页长度进行分割。

8.如权利要求1所述的方法，还包含：

利用一内部加速器驱动一存储器映射单元，以将该第一位址及该第二位址由两个虚拟位址格式转换为两个实体位址格式；及

利用一耦接于该总线电路的一存储器控制器内的一查询表，依据该两个实体位址格式的该第一位址及该第二位址，读取该第一数据及该第二数据。

9.如权利要求1所述的方法，其中该比较函式为一C语言的字串比较的函式，且该指令信号为对应于该比较函式的一处理器的扩展指令。

10.一种加速一比较函式的系统，包含：

一处理器，包含一进阶可扩展界面，用以接收数据及产生一指令信号；

一总线电路，连结于该进阶可扩展界面，用以接收该指令信号；及

至少一个存储器，连结于该总线电路，用以缓存数据；

其中第一数据及第二数据被输入至该进阶可扩展界面后，该至少一个存储器缓存该第一数据及第二数据，该处理器取得该第一数据的一第一位址及该第二数据的一第二位址，产生该比较函式对应的一代码，以将该代码、该第一位址及该第二位址组成一指令信号，该处理器将该指令信号由该进阶可扩展界面传送至该总线电路，且该第一数据及该第二数据依据该第一位址及该第二位址被读取后，一加速器比较该第一数据及该第二数据，以产生该第一数据及该第二数据的一比较结果至该进阶可扩展界面。

Images